JP7415831B2 - 炭化ケイ素半導体エピタキシャル基板の製造方法 - Google Patents

炭化ケイ素半導体エピタキシャル基板の製造方法 Download PDF

Info

Publication number
JP7415831B2
JP7415831B2 JP2020117557A JP2020117557A JP7415831B2 JP 7415831 B2 JP7415831 B2 JP 7415831B2 JP 2020117557 A JP2020117557 A JP 2020117557A JP 2020117557 A JP2020117557 A JP 2020117557A JP 7415831 B2 JP7415831 B2 JP 7415831B2
Authority
JP
Japan
Prior art keywords
silicon carbide
epitaxial layer
epitaxial
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020117557A
Other languages
English (en)
Other versions
JP2022014989A (ja
Inventor
俊之 大野
渊 卜
泰之 沖野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Proterial Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Proterial Ltd filed Critical Proterial Ltd
Priority to JP2020117557A priority Critical patent/JP7415831B2/ja
Publication of JP2022014989A publication Critical patent/JP2022014989A/ja
Priority to JP2023208355A priority patent/JP2024019474A/ja
Application granted granted Critical
Publication of JP7415831B2 publication Critical patent/JP7415831B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は炭化ケイ素半導体エピタキシャル基板の製造方法に利用できるものである。
従来、高周波、大電力の制御を目的として、シリコン(Si)を用いた電力用半導体素子(パワーデバイス)の開発が進められ、様々な改良により大幅な素子特性の向上が図られてきた。しかし、現在、こうした電力用半導体素子の素子性能は、ほぼシリコンの物性値から計算される理論上の限界値に近づいている。このため、素子特性をさらに向上させる目的で、新たな半導体材料を用いた電力用半導体素子が検討されている。
そのような電力用半導体素子用の半導体材料として、炭化ケイ素(SiC)が注目されている。炭化ケイ素はシリコンより一桁以上高い絶縁破壊電界を持つため、高耐圧デバイスへの適用が可能と見られるほか、耐熱性に優れるなどシリコンと比較してはるかに優れた半導体特性をもつと期待されている。
炭化ケイ素を用いて電力用半導体素子を作製する場合、炭化ケイ素単結晶基板上に炭化ケイ素単結晶薄膜を化学気相堆積法と呼ばれる方法を用いてエピタキシャル成長させ、このエピタキシャル層中に半導体素子を作り込むことが考えられる。このエピタキシャル層は、例えば、炭化ケイ素単結晶基板を加熱した状態で、ケイ素(Si)原子を供給するためのモノシラン(SiH)ガスおよび炭素(C)原子を供給するためのプロパン(C)ガスを導入することにより、炭化ケイ素単結晶基板上に成長させる。
特許文献1(米国特許第4912064号明細書)は、エピタキシャル成長の際、異相の発生を防ぐために、炭化ケイ素単結晶の(0001)結晶面を表面に対して3~12°傾けた基板を用いる方法を開示している。現在、炭化ケイ素単結晶基板上エピタキシャル層を形成する場合にはこの方法が広く採用されている。(0001)結晶面の、表面に対する傾斜角を以下ではオフセット角と称する。
また、特許文献2(特開2005-311348号公報)および非特許文献1は、炭化ケイ素単結晶基板に存在する基底面転位が、エピタキシャル層に伝播し、それにより、バイポーラ素子またはバイポーラ型の寄生ダイオードを内蔵するユニポーラ素子の信頼性が低下することを開示している。
特許文献3(特開2008-4888号公報)は、エピタキシャル成長前の炭化ケイ素単結晶基板の表面を水素エッチングまたは化学的機械研磨などにより所定の粗度値以下に平滑にし、さらに原料ガスの流量を所定の条件を満たすように設定することで、エピタキシャル層に伝播する基底面転位が減少することを開示している。
特許文献4(特開平9-321323号公報)および非特許文献2は、炭化ケイ素半導体素子の電気特性の安定性を高めるために、半導体素子を作り込むエピタキシャル層と炭化ケイ素単結晶基板との間に不純物濃度の高いエピタキシャル層を設けることを開示している。
米国特許第4912064号明細書 特開2005-311348号公報 特開2008-4888号公報 特開平9-321323号公報
マテリアルズ サイエンス フォーラム(Materials Science Forum)2007年、第600-603巻、p.1127-1130 エピワールド社の製品資料2018年10月版、[令和2年3月13日検索]、インターネット<URL:http://www.epiworld-cn.com>
特許文献3に開示されているように、エピタキシャル成長前の炭化ケイ素単結晶基板の表面粗さを平滑にし、エピタキシャル層の形成条件を設定すれば、基底面転位は一定の減少は認められる。しかし、半導体素子の良品率を高め、シリコン半導体素子に代わる電力用半導体素子として炭化ケイ素を用いるためには、基底面転位密度をさらに減少させることが必要である。
本願発明の目的は、上記の課題を解決することで、基底面転位のより少ない炭化ケイ素半導体エピタキシャル基板を製造する方法を提供することにある。
その他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態による炭化ケイ素半導体エピタキシャル基板の製造方法は、オフセット角が0°以上8°以下であり、二乗平均粗さが0.1nm以下である表面を有する炭化ケイ素単結晶基板を用意する第1工程と、化学気相堆積法により、炭化ケイ素から成る複数のエピタキシャル層を前記炭化ケイ素単結晶基板上に順次成長させる第2工程とを包含し、前記複数のエピタキシャル層の最表面の二乗平均粗さRq(nm)が、前記複数のエピタキシャル層の成長速度をV(μm/h)として、Rq(nm)<0.007×V(μm/h)+0.074の関係を満足するように、前記複数のエピタキシャル層の成長条件を設定し、前記複数のエピタキシャル層のうち、前記炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度を5×1018cm-3以上、2×1019cm-3以下に設定するものである。
代表的な実施の形態によれば、基底面転位の少ない良好な品質のエピタキシャル層を有する炭化ケイ素半導体エピタキシャル基板が得られる。この基板を用いて作製された半導体素子の信頼性および良品率は高めることができる。
実施の形態である炭化ケイ素半導体エピタキシャル基板を示す断面図である。 炭化ケイ素単結晶基板上に2層のエピタキシャル層を備えた炭化ケイ素半導体エピタキシャル基板中で、炭化ケイ素単結晶基板の基底面転位が貫通刃状転位に変換する様子を説明する断面図である。 実施の形態である炭化ケイ素半導体エピタキシャル基板の製造工程中の断面図である。 図3に続く炭化ケイ素半導体エピタキシャル基板の製造工程中の断面図である。 図4に続く炭化ケイ素半導体エピタキシャル基板の製造工程中の断面図である。 実施例1による結果を示すグラフであって、エピタキシャル成長時の窒素供給量とエピタキシャル層のドナー濃度との関係を示すグラフである。 実施例1による結果を示すグラフであって、エピタキシャル成長時の窒素供給量と炭素供給量との比と、エピタキシャル層のドナー濃度との関係を示すグラフである。 実施例2による結果を示すグラフであって、第1エピタキシャル層のドナー濃度と、第2エピタキシャル層中の基底面転位密度との関係を示すグラフである。 比較例である炭化ケイ素単結晶基板中に存在する基底面転位を説明する断面図である。 比較例である炭化ケイ素単結晶基板上に形成したエピタキシャル層中に炭化ケイ素単結晶基板の基底面転位が伸長する様子を説明する断面図である。 比較例である炭化ケイ素単結晶基板とエピタキシャル層の界面、またはエピタキシャル層中で炭化ケイ素単結晶基板の基底面転位が貫通刃状転位に変換する様子を説明する断面図である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
また、ここでは、炭化ケイ素単結晶基板を単に基板と呼ぶ場合がある。また、ここでは、半導体基板上にエピタキシャル層が形成された積層構造を有する基板を、エピタキシャル基板または炭化ケイ素半導体エピタキシャル基板と呼ぶ。
(実施の形態)
<改善の余地の詳細>
以下に、改善の余地の詳細について説明する。
本発明者らは、炭化ケイ素単結晶基板(炭化ケイ素半導体基板)上に種々の条件でエピタキシャル層を形成し、エピタキシャル層中の基底面転位密度が減少する条件について、詳細に検討を行った。その結果、特許文献3に開示されているように、エピタキシャル成長前の炭化ケイ素単結晶基板の表面を平滑化し、成長後のエピタキシャル層の表面粗さが所定の条件を満たすようにエピタキシャル層の成長速度を選定することが、基底面転位の減少に有効であることを確認した。加えて、本発明者らは、炭化ケイ素単結晶基板上に形成するエピタキシャル層を少なくとも2層とし、炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度を所定の範囲とすることが、基底面転位をさらに低減するためには重要であることを見出した。
ここで、炭化ケイ素単結晶基板およびエピタキシャル層中の基底面転位について、図9~図11を用いて説明する。
特許文献1に開示されているように、炭化ケイ素単結晶基板上にエピタキシャル層を形成する場合、(0001)結晶面(基底面と呼ぶこともある)を、炭化ケイ素単結晶基板の主面に対して傾斜させた炭化ケイ素単結晶基板を用いることが考えられる。図9に比較例として示すように、炭化ケイ素単結晶基板1は、裏面と、当該裏面の反対側の主面(表面)とを有する。炭化ケイ素単結晶基板1としては、例えば、2~8°程度の傾斜角(オフセット角)θを有する基板が用いられる。基底面転位(BPD:Basal Plane Dislocation)は線状の結晶欠陥であり、炭化ケイ素単結晶基板1中において、(0001)結晶面と平行に発生する。図9では、傾斜している(0001)結晶面が直線として見える方向からの炭化ケイ素単結晶基板1の断面を示しているため、(0001)結晶面と平行な方向に発生する基底面転位は、炭化ケイ素単結晶基板1の裏側から表側に向かって斜めの方向に延びた直線として表される。このような基底面転位の図示の仕方は、図10、図11、および、後の説明で用いる図2においても同様である。
この基底面転位には、基底面転位11で図示されるように、炭化ケイ素単結晶基板1を切り出す前の単結晶塊体中に元々存在していたものと、基底面転位12で図示されるように、単結晶塊体から平板状の炭化ケイ素単結晶基板1を切り出し、加工する際に生じたものとが存在する。炭化ケイ素単結晶基板1中に元々存在する基底面転位11の密度は、例えば100から3000cm-2程度である。(0001)結晶面は炭化ケイ素単結晶基板1の表面に対してオフセット角θだけ傾いているため、基底面転位11は炭化ケイ素単結晶基板1の裏側から表側に向かって、この傾いた(0001)結晶面に沿って貫通する。
加工により生じた基底面転位12は、炭化ケイ素単結晶基板1の表面近傍にのみ生じている。このため、基底面転位12は、エピタキシャル成長前に基板表面を水素ガスエッチングするか、または化学的機械研磨することによって、炭化ケイ素単結晶基板1の表面領域とともに除去することが可能である。
しかし、炭化ケイ素単結晶基板1の内部深くに生じている基底面転位11は、物理的に除去することは非常に困難である。このような、基底面転位を有する炭化ケイ素単結晶基板1上にエピタキシャル層を形成する場合、炭化ケイ素単結晶基板1の表面に露出した基底面転位11と、基底面転位11の周囲の原子配列の乱れとがエピタキシャル層に伝播する。
図10に比較例として示すように、炭化ケイ素単結晶基板1上に炭化ケイ素から成るエピタキシャル層4を形成した場合、基底面転位11がそのままエピタキシャル層4中に基底面転位41として伸長する場合がある。また、図11に比較例として示すように、炭化ケイ素単結晶基板1上に炭化ケイ素から成るエピタキシャル層4を形成した場合、基底面転位11が貫通刃状転位(TED:Threading Edge Dislocation)42または43に変換する場合とがある。貫通刃状転位42は、基底面転位11が炭化ケイ素単結晶基板1とエピタキシャル層4との界面4aで貫通刃状転位に変換したものである。一方、貫通刃状転位43は、基底面転位11がエピタキシャル層4中に伸長した後にエピタキシャル層4中で貫通刃状転位43に変換したものである。この場合、基底面転位11がエピタキシャル層4中で貫通刃状転位43に変換しても、エピタキシャル層4中に基底面転位44が残っている。
基底面転位と貫通刃状転位とは、互いに大きく性質が異なる。基底面転位41は、微細に観察すると数nmの間隔で2本の部分転位に分離している。当該2本の部分転位同士の間の狭い領域は、積層欠陥とよばれる面状の結晶欠陥となっている。エピタキシャル層4中で電子と正孔との再結合により所定のエネルギーが基底面転位41に付与されると、この積層欠陥の領域が徐々に(0001)結晶面と平行な面に沿って広がる。この面状に広がった積層欠陥を横切る方向に電流が流れる際の電気抵抗は、積層欠陥が存在しない箇所の電気抵抗に比べて大きい。
バイポーラ素子、または、バイポーラ型の寄生ダイオードを内蔵するユニポーラ素子が通電状態にあると、エピタキシャル層中で電子と正孔との再結合が生じる。このため、半導体素子として機能する領域に基底面転位が生じている場合、上記のように、積層欠陥が通電時間の経過とともに拡大し、半導体素子の特性が経時的に変化する。このことは、半導体素子の信頼性特性に基底面転位が大きな悪影響を及ぼすことを意味する。
一方、貫通刃状転位42は(0001)結晶面と垂直な方向の線状の欠陥である。積層欠陥を伴って部分転位に分解していることはなく安定であるため、時間が経過しても欠陥が拡大することはない。このため、貫通刃状転位42は、半導体素子の素子特性や信頼性特性に悪影響を与えることはなく、無害である。
貫通刃状転位43は、それ自体は貫通刃状転位42と同様に無害であるが、エピタキシャル層4中の基底面転位44を伴うため、基底面転位44の部分が上記のように素子の信頼性に影響を及ぼす。
したがって、エピタキシャル層4中の基底面転位41、44を減少させること、つまり、如何に多くの基底面転位11を炭化ケイ素単結晶基板1とエピタキシャル層の界面4aで貫通刃状転位42に変換させるかが、信頼性の高い半導体素子を形成するためのエピタキシャル層に求められる重要な要件となる。
以上より、炭化ケイ素半導体エピタキシャル基板には、半導体素子の信頼性を高める観点から、改善の余地が存在する。
そこで、本実施の形態では、上述した改善の余地を解決する工夫を施している。以下では、この工夫を施した本実施の形態における技術的思想として、エピタキシャル層中の基底面転位の密度を低減させる成長方法について説明する。
<炭化ケイ素半導体エピタキシャル基板の構造および製造方法>
以下、本実施の形態の炭化ケイ素半導体エピタキシャル基板の構造および製造方法について、図1~図5を用いて説明する。
特許文献3によると、基底面転位の貫通刃状転位への変換には、成長中のエピタキシャル層の平滑度およびエピタキシャル層の成長速度が深く関係している。
成長中のエピタキシャル層表面の面粗度を計測することは困難であるが、成長中のエピタキシャル層表面の面粗度は、形成したエピタキシャル層表面の面粗度に概ね比例する。このことから、特許文献3では、表面の二乗平均粗さが0.1nm以下である炭化ケイ素単結晶基板を用い、成長後のエピタキシャル層表面の二乗平均粗さRq(nm)がエピタキシャル層の成長速度をV(μm/h)として、以下の式(1)を満足するように、エピタキシャル層の成長条件を制御することにより、基底面転位密度の少ないエピタキシャル層を形成できることが開示されている。
Rq(nm)<0.007×V(μm/h)+0.074 ・・・・(1)
半導体素子を形成するために用いられる本実施の形態の炭化ケイ素半導体エピタキシャル基板は、図1に示すように、炭化ケイ素単結晶基板1の上に少なくとも2層の炭化ケイ素エピタキシャル層が積層された構成を有している。炭化ケイ素単結晶基板1に接する第1エピタキシャル層(第1炭化ケイ素エピタキシャル層)2は、比較的高いドナー濃度(不純物濃度)を有している。エピタキシャル基板では、炭化ケイ素単結晶基板上の第1エピタキシャル層の厚さを0.5μm程度とし、ドナー濃度を1×1018cm-3 程度とすることが多いと考えられる。一方、第2エピタキシャル層(第2炭化ケイ素エピタキシャル層)3の膜厚およびドナー濃度は、エピタキシャル基板上に形成する半導体素子の耐電圧の仕様に応じて適宜設計される。例えば、耐電圧1kVの素子の場合、第2エピタキシャル層3の膜厚は10μm、ドナー濃度は1×1016cm-3程度である。第2エピタキシャル層3中にpn接合などの構造を作ることによって半導体素子の機能が発現されるため、半導体素子の信頼性を高める観点から、第2エピタキシャル層3中の基底面転位を低減することが重要である。
本発明者らは、第2エピタキシャル層中の基底面転位を低減させる条件について検討する中で、特に第1エピタキシャル層のドナー濃度が、第2エピタキシャル層中の基底面転位密度に及ぼす影響について詳細に調べた。
その結果、第1エピタキシャル層のドナー濃度を1×1018cm-3より高めることが、第2エピタキシャル層中の基底面転位の低減に有効であることを見出した。特に、第1エピタキシャル層のドナー濃度を5×1018cm-3以上である場合、第2エピタキシャル層中の基底面転位の低減効果が大きいことが分かった。
以下、炭化ケイ素単結晶基板上の2層のエピタキシャ層中の基底面転位の変換について説明する。
図2では、積層したエピタキシャル層中における基底面転位の変換を図示している。炭化ケイ素単結晶基板1中の基底面転位11の大部分は、炭化ケイ素単結晶基板1と第1エピタキシャル層2との界面1aで貫通刃状転位21に変換する。変換しなかった残りの基底面転位は第1エピタキシャル層2中を進展し、その一部は第1エピタキシャル層2中で貫通刃状転位22に変換する。残りの基底面転位は第1エピタキシャル層2と第2エピタキシャル層3の界面2aに達し、その後、それらの基底面転位の一部は、界面2a付近で貫通刃状転位31に変換する。そして、残りの基底面転位は第2エピタキシャル層中を進展し、その一部の基底面転位34は第2エピタキシャル層3中で貫通刃状転位32に変換する。ただし、貫通刃状転位32に変換する前に第2エピタキシャル層3中を進展した基底面転位34はそのまま残る。貫通刃状転位に変換しなかった残りの基底面転位33は、第2エピタキシャル層の表面3aに達する。
図2では、本実施の形態のエピタキシャル基板を例に、エピタキシャル基板中に生じ得る欠陥(転位)について説明した。本実施の形態は、式(1)を満たし、かつ、第1エピタキシャル層のドナー濃度を下記のように比較的高く設定することで、第2エピタキシャル層3中の基底面転位33、34の低減を実現するものである。ここでいうドナーは、例えばN(窒素)であり、炭化ケイ素単結晶基板1、第1エピタキシャル層2および第2エピタキシャル層3は、いずれもn型の導電型を有する。
本発明者らは、実験により、図10または図11に示す比較例のように、炭化ケイ素単結晶基板1上に1層のエピタキシャル層4を形成する場合について、次のようなことを見出した。すなわち、本発明者らは、炭化ケイ素単結晶基板1とエピタキシャル層4のドナー濃度との差が大きいほど、当該差が小さい場合と比べて、炭化ケイ素単結晶基板1とエピタキシャル層との界面1aにおいて基底面転位11が貫通刃状転位42に変換する割合(変換率)が大きくなることを見出した。
通常、炭化ケイ素単結晶基板1のドナー濃度は5×1018cm-3程度に設定されることが多いと考えられる。図2に示すエピタキシャル基板おいて、第1エピタキシャル層2のドナー濃度を1×1018cm-3から2×1019cm-3 程度に変えたとしても、第1エピタキシャル層2のドナー濃度と炭化ケイ素単結晶基板1のドナー濃度との濃度差はさほど変わらない。よって、炭化ケイ素単結晶基板1とエピタキシャル層の界面1aにおける基底面転位11から貫通刃状転位21への変換率は、第1エピタキシャル層2のドナー濃度によって大きくは変わらないと考えられる。一方、第2エピタキシャル層3のドナー濃度は、通常、3×1015cm-3から1×1016cm-3程度に設定されることが多いと考えられる。このため、第1エピタキシャル層2のドナー濃度が1×1018cm-3から増大すると、第1エピタキシャル層2と第2エピタキシャル層3との界面2aにおけるドナー濃度差(第1エピタキシャル層2と第2エピタキシャル層3とのドナー濃度差)は大きく増大する。その結果、界面2aにおける基底面転位から貫通刃状転位への変換率は大きくなることが予想される。すなわち、図2における貫通刃状転位31が増大する。その結果、基底面転位33となるケースと、基底面転位34から貫通刃状転位32となるケースが減少して、第2エピタキシャル層3中の基底面転位33と基底面転位34との和は減少する。
このように、第1エピタキシャル層2と第2エピタキシャル層3との界面2aにおける基底面転位から貫通刃状転位への変換率は、第1エピタキシャル層2のドナー濃度が高いほど大きくなることが予想される。ただし、第1エピタキシャル層2のドナー濃度が2×1019cm-3を超えると、第1エピタキシャル層2中に積層欠陥が発生し易くなって好ましくない。したがって、第1エピタキシャル層2のドナー濃度は、5×1018cm-3以上、2×1019cm-3以下とすることが望ましい。
第1エピタキシャル層2と第2エピタキシャル層3との界面2aにおける基底面転位から貫通刃状転位への変換率を高める観点から、第1エピタキシャル層2のドナー濃度を8×1018cm-3以上、2×1019cm-3以下とすることは、より望ましい。また、同じ観点から、第1エピタキシャル層2のドナー濃度を1×1019cm-3以上、2×1019cm-3以下とすることは、さらに望ましい。
また、第1エピタキシャル層2の厚さを厚くすることは、第1エピタキシャル層2中で貫通刃状転位22(図2参照)に変換する機会を増やすことになるため、これも第2エピタキシャル層3中の基底面転位密度の低減には有効である。しかし、一方では、第1エピタキシャル層2を厚くすると第1エピタキシャル層2の成長に要する時間が長くなり、成長中の第1エピタキシャル層2の表面に成長炉の内壁から剥離物が落下して欠陥が発生するリスクが増大する。また、製造コストが増すという問題も生じる。このような観点から、第1エピタキシャル層2には適当な厚さの上限が考えられる。発明者らの実験からは、第1エピタキシャル層2の厚さは、10μmもあれば転位変換の効果は十分得られる。したがって、第1エピタキシャル層2の厚さを10μm以下とすることで、第1エピタキシャル層2の表面に成長炉の内壁から剥離物が落下して欠陥が発生する可能性を抑え、かつ、製造コストを低減することができる。なお、第1エピタキシャル層2の厚さは3μm以上であることが好ましい。
さらに、炭化ケイ素単結晶基板1として、それに含まれる基底面転位11が少ないものを選定することも、第2エピタキシャル層3中の基底面転位密度の低減には有効である。
炭化ケイ素単結晶基板1と第1エピタキシャル層2との界面1aにおける基底面転位11から貫通刃状転位21への変換率を高めるためには、炭化ケイ素単結晶基板1のオフセット角を小さくすることが望ましい。(0001)結晶面が傾斜した炭化ケイ素単結晶基板の表面は(0001)結晶面から成るテラスとそのエッジから成るステップ構造を有する。当該オフセット角は、例えば0°以上8°以下の範囲である。
ここで、オフセット角が2°未満の場合には、このテラス部が広くなりすぎて、テラス部でエピタキシャル層とは異なる構造の炭化ケイ素(3C-SiC)が成長し、これがエピタキシャル層に混入すると結晶欠陥となる虞がある。また、オフセット角が5°より大きい場合は、炭化ケイ素単結晶基板1と第1エピタキシャル層2の界面1aにおける変換率が低くなって、第1エピタキシャル層2中の基底面転位密度が増大する虞がある。したがって、炭化ケイ素単結晶基板1のオフセット角は2°以上5°以下の範囲が特に望ましい。
以下、本実施の形態による炭化ケイ素半導体エピタキシャル基板の製造方法を詳細に説明する。
まず、図3に示すように炭化ケイ素単結晶基板1を用意する。炭化ケイ素単結晶基板1を構成する炭化ケイ素単結晶は4H-SiCであることが好ましい。炭化ケイ素単結晶基板1の表面を(0001)結晶面とすると、一方の表面は最表面にケイ素原子が露出している(0001)Si面となり。これと平行な他方の表面は炭素原子が露出している(000-1)C面となる。どちらの表面を主面として用いても、その上に炭化ケイ素エピタキシャル層を形成することは可能であるが、その最適な形成条件は異なる可能性がある。以下では、(0001)Si面を成長表面とした場合について述べる。(0001)Si面の基板表面に対するオフセット角は0°から8°の範囲とする。このオフセット角のより好ましい範囲は、2°以上5°以下である。
炭化ケイ素単結晶基板1は、公知の方法を用いて単結晶炭化ケイ素の塊体から切り出すか、市販のウエハを購入してもよい。ここで用意するウエハは、例えば、6インチの直径および350μmから400μm程度の厚さを備えた円板状の炭化ケイ素単結晶基板である。
炭化ケイ素単結晶基板1は、公知の手順によって、表面に生じた加工変質層が除去され、基板表面および裏面の面粗度が所定の値になるまで機械的研磨が施される。さらに、エピタキシャル成長を行う炭化ケイ素単結晶基板1の表面5は、ダイヤモンドなどの砥粒により面粗度RMSが0.2~2nmになるまで鏡面研磨される。ここで、面粗度RMSは、原子間力顕微鏡(AFM:Atomic Force Microscope)にて試料の10μmのエリアの二乗平均粗さを測定した値をいう。市販ウエハを用いる場合はここまでの工程を省略できる可能性がある。
機械的研磨の後、化学的機械研磨または反応性イオンエッチングなどにより、表面5をさらに平滑にし、面粗度RMSを0.1nm以下にする。
表面5の面粗度RMSが0.1nmを超えると、炭化ケイ素単結晶基板1の表面5近傍のみに存在する基底面転位が除去しきれず残存する可能性がある。また、エピタキシャル層の成長条件をどのように制御しても第2エピタキシャル層の表面の面粗度が十分に小さくならず、式(1)の条件を満足させることができなくなる。
表面5の面粗度RMSは、より好ましくは、0.05nm以下である。表面5の面粗度RMSが小さいほど、式(1)を満たすエピタキシャル層の成長条件の幅が広くなり、プロセスマージンが大きくなる。このため、より安定して高品質の炭化ケイ素半導体エピタキシャル基板を製造することが可能となる。
次に、図4に示すように、エピタキシャル成長法により、炭化ケイ素単結晶基板1上に第1エピタキシャル層2を形成する。
エピタキシャル成長は、化学気相堆積法により行う。具体的には、炭化ケイ素単結晶基板1をエピタキシャル成長を行う成長炉内に設置し、水素ガスを供給して炉内の圧力を10kPa以上30kPa以下に保ちつつ、炭化ケイ素単結晶基板1を1500℃以上1700℃以下に加熱する。水素ガスの総流量は100slm以上170slm以下程度が好ましい。
所定の温度に到達後、炭化ケイ素単結晶基板1を当該温度で保持し、原料ガスを供給する。原料ガスの供給の開始とともに第1エピタキシャル層2の成長が開始されるが、第1エピタキシャル層2を成長させる前に炭化ケイ素単結晶基板1の表面5(図3参照)を水素エッチングしてもよい。水素エッチングは、例えばエピタキシャル成長炉内において、上記水素雰囲気下で炭化ケイ素単結晶基板1を一定の温度に保持することによって行うことができる。水素ガス中にはプロパン(C)などの炭化水素または塩化水素(HCl)などのハロゲン化水素ガスが含まれていてもよい。これにより、基板表面の加工変質層を除去し、加工により基板表面に導入された基底面転位を除去でき、エピタキシャル層に伝播する基底面転位を減少させることができる。水素エッチングは1300℃以上1700℃以下の温度で行うことが好ましい。水素エッチングの温度が1300℃未満の場合、加工変質層を除去しきれず、基板表面に加工により導入された基底面転位が残る虞がある。加工変質層を除去するためには、当該温度は1700℃で十分であり、これを超える温度はかえって基板表面の平坦性を損なわせる恐れがある。水素エッチングに要する時間は、1分以上15分以下程度でよい。
原料ガスには、例えば、ケイ素原子の供給源としてモノシラン(SiH)ガスを用い、炭素原子の供給源としてプロパン(C)ガスを用いる。また、エピタキシャル層のドナー濃度の制御のために窒素(N)ガスを原料ガスと同時に供給する。原料ガスには、塩化水素(HCl)などのハロゲン化水素ガスが含まれていてもよい。
原料ガスの供給比(原料ガス中の炭素原子のケイ素原子に対する比、C/Si比で表される)および原料ガスの供給量を制御することにより、式(1)を満足するように、エピタキシャル層を成長させる。式(1)のエピタキシャル層の表面の二乗平均粗さRqもエピタキシャル層の成長速度Vも、エピタキシャル層を形成した後に測定可能な特性である。このため、あらかじめ、C/Si比および原料ガスの供給量をパラメータとしてエピタキシャル層を成長させる実験を行い、得られたエピタキシャル層の表面の二乗平均粗さRqおよび成長速度を測定後、式(1)を満たす場合のC/Si比および原料ガスの供給量を求める。そして、得られたC/Si比および原料ガス供給量をエピタキシャル成長の条件として用いて、エピタキシャル成長を行う。エピタキシャル層の膜厚若しくはドナー濃度の均一性、または、エピタキシャル層表面の形態欠陥発生の抑制などを考慮に入れると、C/Si比は1.0以上、1.4以下に設定することが好ましい。
エピタキシャル層のドナー濃度は供給する窒素流量に比例し、上記C/Si比とも相関がある。予備実験により所定のC/Si比における窒素流量とドナー濃度との関係を把握しておき、窒素の供給量を設定する。
本発明者らの実験の結果によると、第1エピタキシャル層2のドナー濃度を5×1018cm-3以上、2×1019cm-3以下にする場合、C/Siが1.0以上、1.4以下とした際の、供給する窒素流量(窒素供給量)と原料ガス中の炭素原子(炭素供給量)との比N/Cは、4.0以上110以下となった。
エピタキシャル層の成長速度は原料ガスの流量に比例するが、化学気相堆積装置の構造によって、比例定数が異なる。このため、原料ガス供給量の好ましい範囲は、化学気相堆積装置に依存する。予備実験より原料ガス供給量とエピタキシャル層の成長速度との関係を把握しておき、採用する成長速度を設定する。成長速度の設定値から必要な膜厚を堆積するのに必要な成長時間を割り出しておく。
図5に示すように、第1エピタキシャル層2を形成するための所定の時間が経過後、窒素流量を第2エピタキシャル層3のために必要な流量に変更することで、第2エピタキシャル層3の成長が開始される。第2エピタキシャル層3の成長に際して、原料ガスの流量およびC/Si比は、式(1)を満たす範囲内で、第1エピタキシャル層2を形成する際の条件から変更してもよい。式(1)に関し、ここでいう成長速度Vとは、第1エピタキシャル層2および第2エピタキシャル層3を含めた積層エピタキシャル層の成長速度であり、エピタキシャル層の表面(最表面)の二乗平均粗さRqとは、第2エピタキシャル層の上面の二乗平均粗さである。
また、第2エピタキシャル層3を成長させる際の条件は、第1エピタキシャル層2を成長させる際の条件として上述した条件の範囲内で、適宜変更可能である。すなわち、原料ガスとして炭素原子を含むガスおよびケイ素原子を含むガスと、エピタキシャル層のドナー濃度を制御するための窒素ガスと水素ガスとの混合ガスとを供給し、気圧を10kPa以上30kPa以下に保持する。このような条件下で、1500℃以上1700℃以下の温度に保持した炭化ケイ素単結晶基板上に第2エピタキシャル層を成長させる。また、原料ガス中の炭素原子供給量のケイ素原子供給量に対する比C/Siは、1.0以上、1.4以下に設定する。
第2エピタキシャル層3を形成するための所定の時間が経過した後、原料ガスと窒素ガスの供給を停止し、成長を止める。水素気流中、所定の圧力を保った状態で基板加熱を停止し、第1エピタキシャル層2および第2エピタキシャル層3が堆積した炭化ケイ素単結晶基板1を冷却する。以上により、炭化ケイ素単結晶基板1、第1エピタキシャル層2および第2エピタキシャル層3を含む本実施の形態の炭化ケイ素半導体エピタキシャル基板が完成する。
このようにして作製した炭化ケイ素半導体エピタキシャル基板の第2エピタキシャル層3中の基底面転位は、炭化ケイ素単結晶基板1に存在する基底面転位の0.1%以下になっている。すなわち、本実施の形態の炭化ケイ素半導体エピタキシャル基板は、優れた結晶品質の第2エピタキシャル層を備えている。このため、本実施の形態の炭化ケイ素半導体エピタキシャル基板を用いて作製された半導体素子は信頼性に優れる。
なお、このような炭化ケイ素半導体エピタキシャル基板の作製を繰り返し行うにつれて、化学気相堆積装置の成長炉の内壁には炭化ケイ素などの被膜が堆積する。この被膜はやがて剥離して、成長中のエピタキシャル層の表面に落下し、エピタキシャル層に欠陥を発生させるため、成長炉は適宜、大気開放して内壁のクリーニングを行う必要がある。クリーニングの前後において、エピタキシャル層の最適な成長条件は変わる可能性があるが、本発明者らの実験によると、その変動はさほど大きいものではなかった。クリーニングの後にドナー濃度を確認する実験を行って、窒素の供給量を微調整する程度で、クリーニング前と同様のエピタキシャル層を形成することが可能である。
<実施例1>
本発明者らは、第1エピタキシャル層2(図4参照)を形成する際の窒素供給量を設定するために、窒素供給量とドナー濃度との関係を調べた。
まず、6インチ径の4H-SiC単結晶基板を5枚用意した。いずれの基板もオフセット角度は4°である。この4枚の基板の(0001)Si面上に膜厚10μmの炭化ケイ素エピタキシャル層を成長させた。成長条件は、水素供給量120slm、成長圧力20kPa,成長温度1600℃、SiH供給量270sccm、C供給量108sccm(C/Si=1.2)である。5枚の基板に対する窒素供給量は、それぞれ0.4sccm、10sccm、100sccm、400sccm、800sccmとした。
成長後のエピタキシャル層の表面に水銀プローブを接触させ、表面(主面)と裏面との間に最大1V程度の電圧を印加して容量と電圧との相関を測定し、その結果を解析してドナー濃度を算出した。エピタキシャル層成長時の窒素供給量とエピタキシャル層のドナー濃度との関係を図6に示す。図6の横軸には、第1エピタキシャル層を成長させる際の窒素供給量を示し、図6の縦軸には、成長させた第1エピタキシャル層のドナー濃度を示している。図6では縦軸、横軸ともに対数でプロットしており、窒素供給量とドナー濃度との相関は傾きがほぼ1の直線となっている。これより、窒素供給量とドナー濃度とはほぼ比例することが分かった。
同様の相関を、SiH供給量270sccm、C供給量90sccm(C/Si=1.0)およびC供給量126sccm(C/Si=1.4)の場合についても調べた。その結果を、窒素供給量の炭素供給量に対する比(N/C)に対してプロットしたものが図7である。図7の横軸は窒素供給量の炭素供給量に対する比(N/C)であり、図7の縦軸は第1エピタキシャル層のドナー濃度である。図7から、C/Si=1.0から1.4の範囲で、ドナー濃度を5×1018cm-3から2×1019cm-3の範囲にするために必要な窒素供給量はN/C=4から110の範囲(図7に示す太い矢印の範囲)となることが分かった。
<実施例2>
6インチ径の4H-SiC単結晶基板である3枚の基板A、B、Cを用意した。いずれもオフセット角度は4°、基底面転位密度は約400cm-2である。同一の塊体から切り出したものなので、そのほかの結晶品質についても同等レベルであると考えられる。
この3枚の基板(炭化ケイ素単結晶基板)A、B、Cに化学的機械研磨を施した。加工条件は同一であり、加工後の表面の面粗度RMSはいずれも0.03nmであった。
それぞれの基板上に2層から成るエピタキシャル層を形成した。第1エピタキシャル層の厚さはいずれも3μmである。また、第1エピタキシャル層のドナー濃度は、基板Aが1×1018cm-3、基板Bが5×1018cm-3、基板Cが1×1019cm-3となるようにした。第2エピタキシャル層は基板A、B、Cのいずれも膜厚30μmとし、ドナー濃度を3×1015cm-3とした。
基板A、B、Cで異なるのは第1エピタキシャル層のドナー濃度だけであり。第1エピタキシャル層を形成する際の窒素供給量以外の成長条件はいずれの基板も同一で、下記のとおりである。すなわち、成長条件は、水素供給量120slm、成長圧力20kPa,成長温度1600℃、SiH供給量270sccm、C供給量108sccm(C/Si=1.2)とする。
実施例1の結果をもとに、第1エピタキシャル層形成時の窒素供給量は、基板Aでは100sccm(N/C=0.93)、基板Bでは500sccm(N/C=4.63)、基板Cでは1000sccm(N/C=9.26)とした。
以上の条件での成長速度は、基板A、B、Cいずれの場合も36μm/hであった。
第2エピタキシャル層を形成後、第2エピタキシャル層表面の面粗度RMSを原子間力顕微鏡にて評価した。基板Aの条件では0.288nm、基板Bの条件では0.300nm、基板Cの条件では0.295nmとなり、各基板間で大きな差はなかった。
成長速度は36μm/hであるから、0.007×36(μm/h)+0.074=0.326(nm)となる。第2エピタキシャル層の最表面粗度は、基板A、B、Cいずれの場合でも式(1)を満たしている。
ホトルミネッセンス・イメージングという方法により、エピタキシャル層中の基底面転位像を撮影し、その数を計測することによって基底面転位密度を求めた。この方法で得られる基底面転位の像はドナー濃度が低いエピタキシャル層中のものに限定される。したがって、基板および高ドナー濃度の第1エピタキシャル層中の基底面転位は観察されず、低ドナー濃度の第2エピタキシャル層中の基底面転位、すなわち、図2における基底面転位33および基底面転位34に相当するもののみが観察される。このような方法で得られた第2エピタキシャル層中の基底面転位密度と第1エピタキシャル層のドナー濃度との関係を図8に示す。図8のグラフの横軸には第1エピタキシャル層のドナー濃度を示し、縦軸には第2エピタキシャル層中の基底面転位密度を示している。
図8に示すように、第1エピタキシャル層のドナー濃度が増すにつれて、第2エピタキシャル層中の基底面転位密度は低減する。式(1)を満たし、かつ、第1エピタキシャル層のドナー濃度を5×1018cm-3以上とすることにより、第2エピタキシャル層の基底面転位密度を基板の基底面転位密度の0.1%以下とすることができる。これにより、第2エピタキシャル層3上に形成する半導体素子の安定性を向上させることができる。
以上、本発明者らによってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
1 炭化ケイ素単結晶基板
2 第1エピタキシャル層
3 第2エピタキシャル層
4 エピタキシャル層

Claims (6)

  1. オフセット角が0°以上8°以下であり、二乗平均粗さが0.1nm以下である表面を有する炭化ケイ素単結晶基板を用意する第1工程と、
    化学気相堆積法により、炭化ケイ素から成る複数のエピタキシャル層を前記炭化ケイ素単結晶基板上に順次成長させる第2工程と、
    を包含し、
    前記複数のエピタキシャル層の最表面の二乗平均粗さRq(nm)が、前記複数のエピタキシャル層の成長速度をV(μm/h)として、
    Rq(nm)<0.007×V(μm/h)+0.074
    の関係を満足するように、前記複数のエピタキシャル層の成長条件を設定し、
    前記複数のエピタキシャル層のうち、前記炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度を5×1018cm-3以上、2×1019cm-3以下に設定
    前記複数のエピタキシャル層のうち、第1エピタキシャル層上に形成された第2エピタキシャル層中の基底面転位密度の、前記炭化ケイ素単結晶基板の基底面転位密度に対する割合は、0.1%以下である、炭化ケイ素半導体エピタキシャル基板の製造方法。
  2. オフセット角が0°以上8°以下であり、二乗平均粗さが0.1nm以下である表面を有する炭化ケイ素単結晶基板を用意する第1工程と、
    化学気相堆積法により、炭化ケイ素から成る複数のエピタキシャル層を前記炭化ケイ素単結晶基板上に順次成長させる第2工程と、
    を包含し、
    前記複数のエピタキシャル層の最表面の二乗平均粗さRq(nm)が、前記複数のエピタキシャル層の成長速度をV(μm/h)として、
    Rq(nm)<0.007×V(μm/h)+0.074
    の関係を満足するように、前記複数のエピタキシャル層の成長条件を設定し、
    前記第2工程では、
    原料ガスとして炭素原子を含むガスおよびケイ素原子を含むガスと、前記複数のエピタキシャル層のドナー濃度を制御するための窒素ガスと水素ガスとの混合ガスとを供給し、気圧を10kPa以上30kPa以下に保持した条件下で、1500℃以上1700℃以下の温度に保持した前記炭化ケイ素単結晶基板上に前記複数のエピタキシャル層を成長させ、
    前記原料ガス中の炭素原子供給量のケイ素原子供給量に対する比C/Siを1.0以上、1.4以下に設定し、
    前記複数のエピタキシャル層のうち、前記炭化ケイ素単結晶基板に接する第1エピタキシャル層を形成する際には、窒素原子供給量の炭素原子供給量に対する比N/Cを4.0以上、110以下に設定する、炭化ケイ素半導体エピタキシャル基板の製造方法。
  3. 請求項1記載の炭化ケイ素半導体エピタキシャル基板の製造方法において、
    前記第1エピタキシャル層のドナー濃度を8×1018cm-3以上、2×1019cm-3以下に設定する、炭化ケイ素半導体エピタキシャル基板の製造方法。
  4. 請求項1記載の炭化ケイ素半導体エピタキシャル基板の製造方法において、
    前記炭化ケイ素単結晶基板に接する第1エピタキシャル層のドナー濃度を
    1×1019cm-3以上、2×1019cm-3以下に設定する、炭化ケイ素半導体エピタキシャル基板の製造方法。
  5. 請求項1または請求項2に記載の炭化ケイ素半導体エピタキシャル基板の製造方法において、
    前記炭化ケイ素単結晶基板に接する第1エピタキシャル層の厚さを3μm以上、10μm以下に設定する、炭化ケイ素半導体エピタキシャル基板の製造方法。
  6. 請求項2に記載の炭化ケイ素半導体エピタキシャル基板の製造方法において、
    前記複数のエピタキシャル層のうち、第1エピタキシャル層上に形成された第2エピタキシャル層中の基底面転位密度の、前記炭化ケイ素単結晶基板の基底面転位密度に対する割合は、0.1%以下である、炭化ケイ素半導体エピタキシャル基板の製造方法。
JP2020117557A 2020-07-08 2020-07-08 炭化ケイ素半導体エピタキシャル基板の製造方法 Active JP7415831B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020117557A JP7415831B2 (ja) 2020-07-08 2020-07-08 炭化ケイ素半導体エピタキシャル基板の製造方法
JP2023208355A JP2024019474A (ja) 2020-07-08 2023-12-11 炭化ケイ素半導体エピタキシャル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020117557A JP7415831B2 (ja) 2020-07-08 2020-07-08 炭化ケイ素半導体エピタキシャル基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023208355A Division JP2024019474A (ja) 2020-07-08 2023-12-11 炭化ケイ素半導体エピタキシャル基板

Publications (2)

Publication Number Publication Date
JP2022014989A JP2022014989A (ja) 2022-01-21
JP7415831B2 true JP7415831B2 (ja) 2024-01-17

Family

ID=80120608

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020117557A Active JP7415831B2 (ja) 2020-07-08 2020-07-08 炭化ケイ素半導体エピタキシャル基板の製造方法
JP2023208355A Pending JP2024019474A (ja) 2020-07-08 2023-12-11 炭化ケイ素半導体エピタキシャル基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023208355A Pending JP2024019474A (ja) 2020-07-08 2023-12-11 炭化ケイ素半導体エピタキシャル基板

Country Status (1)

Country Link
JP (2) JP7415831B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004888A (ja) 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US20120105094A1 (en) 2010-10-29 2012-05-03 Andrei Konstantinov METHOD OF MANUFACTURING A SiC BIPOLAR JUNCTION TRANSISTOR AND SiC BIPOLAR JUNCTION TRANSISTOR THEREOF
JP2017085047A (ja) 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
WO2018096684A1 (ja) 2016-11-28 2018-05-31 三菱電機株式会社 半導体ウエハ、半導体チップ、および半導体装置の製造方法
JP2019131464A (ja) 2015-12-18 2019-08-08 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008004888A (ja) 2006-06-26 2008-01-10 Hitachi Metals Ltd 炭化珪素半導体エピタキシャル基板の製造方法。
US20120105094A1 (en) 2010-10-29 2012-05-03 Andrei Konstantinov METHOD OF MANUFACTURING A SiC BIPOLAR JUNCTION TRANSISTOR AND SiC BIPOLAR JUNCTION TRANSISTOR THEREOF
JP2017085047A (ja) 2015-10-30 2017-05-18 一般財団法人電力中央研究所 エピタキシャルウェハの製造方法、エピタキシャルウェハ、半導体装置の製造方法及び半導体装置
JP2019131464A (ja) 2015-12-18 2019-08-08 富士電機株式会社 炭化珪素半導体基板、炭化珪素半導体基板の製造方法、半導体装置および半導体装置の製造方法
WO2018096684A1 (ja) 2016-11-28 2018-05-31 三菱電機株式会社 半導体ウエハ、半導体チップ、および半導体装置の製造方法

Also Published As

Publication number Publication date
JP2022014989A (ja) 2022-01-21
JP2024019474A (ja) 2024-02-09

Similar Documents

Publication Publication Date Title
JP6762484B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP5955463B2 (ja) SiCエピタキシャル膜を有するSiC基板
JP4946202B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法。
US7081420B2 (en) Method for preparing SiC crystal and SiC crystal
Srivastava et al. Graphene formed on SiC under various environments: comparison of Si-face and C-face
CN103765559B (zh) SiC外延晶片及其制造方法
JP5268354B2 (ja) 低減されたニンジン状欠陥を有する単結晶エピタキシャル炭化珪素層構造およびその製造方法
JP5445694B2 (ja) エピタキシャル炭化珪素単結晶基板の製造方法
JP7278550B2 (ja) SiC半導体基板及びその製造方法及びその製造装置
JP4946264B2 (ja) 炭化珪素半導体エピタキシャル基板の製造方法
EP3211657A2 (en) Method for manufacturing diamond substrate, diamond substrate, and freestanding diamond substrate
TW201311946A (zh) 碳化矽磊晶成長之方法
JP2006321696A (ja) 炭化珪素単結晶の製造方法
US10100435B2 (en) Method for manufacturing diamond substrate
WO2016133089A1 (ja) エピタキシャル炭化珪素単結晶ウエハの製造方法及びエピタキシャル炭化珪素単結晶ウエハ
US10774444B2 (en) Method for producing SiC epitaxial wafer including forming epitaxial layer under different conditions
JP2006032655A (ja) 炭化珪素基板の製造方法
JP6248532B2 (ja) 3C−SiCエピタキシャル層の製造方法、3C−SiCエピタキシャル基板および半導体装置
JP6832240B2 (ja) SiCエピタキシャルウェハ及びその製造方法
JP7415831B2 (ja) 炭化ケイ素半導体エピタキシャル基板の製造方法
JP6052465B2 (ja) エピタキシャル炭化珪素ウエハの製造方法
JP4822167B2 (ja) ダイヤモンド半導体の製造方法及びダイヤモンド半導体
JP4311217B2 (ja) 3C−SiC結晶の成長方法
WO2013150587A1 (ja) 単結晶SiCエピタキシャル基板の製造方法および単結晶SiCエピタキシャル基板
JP2015078094A (ja) SiC層の形成方法、3C−SiCエピタキシャル基板の製造方法、および3C−SiCエピタキシャル基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7415831

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150