TWI587404B - 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法 - Google Patents
具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法 Download PDFInfo
- Publication number
- TWI587404B TWI587404B TW105118029A TW105118029A TWI587404B TW I587404 B TWI587404 B TW I587404B TW 105118029 A TW105118029 A TW 105118029A TW 105118029 A TW105118029 A TW 105118029A TW I587404 B TWI587404 B TW I587404B
- Authority
- TW
- Taiwan
- Prior art keywords
- forming
- drift region
- layer
- field effect
- fin structure
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 62
- 230000005669 field effect Effects 0.000 title claims description 59
- 239000004065 semiconductor Substances 0.000 claims description 83
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000002184 metal Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 23
- 239000010408 film Substances 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 14
- 238000000231 atomic layer deposition Methods 0.000 claims description 13
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 11
- 229910052732 germanium Inorganic materials 0.000 claims description 10
- 239000007943 implant Substances 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 239000010409 thin film Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 5
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 125000006850 spacer group Chemical group 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 3
- 229910000420 cerium oxide Inorganic materials 0.000 claims description 2
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 2
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 claims description 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 3
- 238000001312 dry etching Methods 0.000 claims 1
- 239000000463 material Substances 0.000 description 10
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 7
- 229910002601 GaN Inorganic materials 0.000 description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- CETPSERCERDGAM-UHFFFAOYSA-N ceric oxide Chemical compound O=[Ce]=O CETPSERCERDGAM-UHFFFAOYSA-N 0.000 description 1
- 229910000422 cerium(IV) oxide Inorganic materials 0.000 description 1
- RZVXOCDCIIFGGH-UHFFFAOYSA-N chromium gold Chemical compound [Cr].[Au] RZVXOCDCIIFGGH-UHFFFAOYSA-N 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- MSNOMDLPLDYDME-UHFFFAOYSA-N gold nickel Chemical compound [Ni].[Au] MSNOMDLPLDYDME-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本發明涉及半導體製造領域，尤其涉及一種具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法。
作為第三代半導體材料的典型代表寬能隙半導體，氮化鎵(GaN)具有許多矽(Si)材料所不具備的優異性能。氮化鎵是高頻、高壓、高溫和大功率應用的優良半導體材料，在民用和軍事領域具有廣泛的應用潛力。隨著氮化鎵技術的進步，特別是大直徑矽基氮化鎵磊晶技術的逐步成熟並商用化氮化鎵功率半導體技術有望成為高性能低功耗技術解決方案，從而氮化鎵的功率元件受到國際著名半導體廠商和研究單位的關注。
與傳統的金屬氧化物半導體場效電晶體(後稱MOSFET)不同，無接面場效應電晶體(Junctionless Transistor，簡稱JLT)由源極、通道、汲極，閘極氧化層及閘極組成，從源極至通道和汲極，其雜質摻雜類型相同，沒有PN接面，屬於多數載子導電的元件。通過閘極偏壓使元件通道內的多數載子累積或耗盡，從而可以調製通道電導進而控制通道電流。當閘極偏壓大到將通道靠近汲極某一截面處的載子耗盡掉，在這種情況下，元件通道電阻變成准無限大，元件處於關閉狀態。由於避開了不完整的閘極氧化層與半導體通道介面，載子受到介面散射影響有限，提高了載子遷移率。此外，無接面場效應電晶體屬於多數載子導電元件，元件反應速度快，且沿通道方向，靠近汲極的電場強度比常規反型通道的MOSFET要來得低，因此，元件的性能及可靠性得以大大提高。
本發明的目的在於提供一種具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法，能夠獲得具有高遷移率的高壓無接面場效應元件。
為了實現上述目的，本發明提出了一種具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，包括步驟：提供一基板，在該基板的一表面形成具有一鰭狀結構的一緩衝層；在該緩衝層及該鰭狀結構表面上沉積一半導體通道層；在該鰭狀結構兩側的該半導體通道層上形成一漂移區；在該鰭狀結構表面上該半導體通道層中形成漸變的多個注入雜質；在該漂移區及暴露出的該半導體通道層上形成一介電層；在該鰭狀結構兩側的該介電層表面形成一金屬閘極，該金屬閘極高度低於該鰭狀結構的高度；在該鰭狀結構兩側暴露出的該介電層表面及該金屬閘極的兩側形成一側牆；依次蝕刻位於該鰭狀結構及該緩衝層表面暴露出的該介電層和該漂移區，暴露出源汲區域的該半導體通道層；在該暴露出的源汲區域的該半導體通道層內進行摻雜，形成一源極和一汲極；及在該源極和汲極上形成一源汲電極。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，在該鰭狀結構表面上半導體通道層中形成漸變的注入雜質的步驟包括：在該漂移區及暴露出的半導體通道層上形成α-Si薄膜；對該α-Si薄膜進行高溫退火處理，使部分α-Si漸變注入在該半導體通道層的表面；去除剩餘的α-Si薄膜。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該高溫退火的溫度範圍為攝氏1000度~2000度。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該α-Si在該半導體通道層內的濃度由外及內呈遞減趨勢。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該α-Si薄膜採用原子層沉積(Atomic layer deposition，簡稱ALD)、LPCVD或有機金屬化學氣相沉積法(Metal-organic Chemical Vapor Deposition，簡稱MOCVD)技術形成。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該具有鰭狀結構的緩衝層的形成步驟可包括：在該基板上形成該緩衝層；在該緩衝層表面形成圖案化的光阻；以該圖案化的光阻作為光罩，乾式蝕刻該緩衝層，形成鰭狀結構。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該緩衝層的材質可為氮化鋁(AlN)。
進一步的，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該緩衝層可採用MOCVD、ALD或者分子束磊晶(Molecular Beam Epitaxy，簡稱MBE)技術形成。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該半導體通道層的材質可為N-型氮化鎵(GaN)。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該漂移區的材質可為氧化矽或者氮化矽。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該漂移區的形成步驟可包括：在該半導體通道層表面形成一層薄膜層；採用化學機械研磨及回蝕(Etch back)技術處理該薄膜層，保留位於該鰭狀結構兩側的半導體通道層表面的薄膜層，形成漂移區。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該薄膜層可採用ALD、化學氣相沉積(Chemical Vapor Deposition，簡稱CVD)、MOCVD或物理氣相沉積(Physical Vapor Deposition，簡稱PVD)技術形成。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該介電層的材質可為二氧化矽、氧化鋁、氧化鋯或氧化鉿。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該金屬閘極的材質可為鎳金(NiAu)或鉻金(CrAu)。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該側牆的材質可為氮化矽。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，可採用選擇性蝕刻技術依次蝕刻位於鰭狀結構及緩衝層表面暴露出的介電層，暴露出源汲區域的該半導體通道層。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，可採用離子注入或離子擴散技術對該半導體通道層進行N+離子注入，形成源極和汲極。
進一步地，在前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法中，該源極和汲極的注入可為矽原子。
在本發明中，還提出了一種具有漂移區和漸變通道的高壓無接面場效應元件，採用如上文前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法形成，包括：一基板、一設有一鰭狀結構的緩衝層、一具有漸變注入雜質的半導體通道層、一漂移區、一介電層、一金屬閘極、一側牆、一源極、一汲極及一源汲極電極。該設有鰭狀結構的緩衝層形成在該基板上，該具有漸變注入雜質的半導體通道層形成在該緩衝層表面，該漂移區形成在位於該鰭狀結構兩側的該半導體通道層上，該介電層形成在該漂移區及該鰭狀結構表面的該半導體通道層上，暴露出該鰭狀結構頂部暴露出的該半導體通道層，該金屬閘極形成在位於該鰭狀結構兩側的該介電層上，該側牆形成在該鰭狀結構兩側暴露出的該介電層表面及該金屬閘極的兩側，該源極形成在該半導體通道層內並位於該金屬閘極的兩側，
該汲極形成在該鰭狀結構頂部的該半導體通道層內，該源汲極電極形成在該源極和該汲極上。
與現有技術相比，本發明的功效包括但不限於：提出了一種具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，在半導體通道層上和介電層之間形成有漂移區，能夠使形成的高壓無接面場效應元件具有較高的崩潰電壓，並且在半導體通道層表面形成有漸變的注入雜質，能夠使元件的開啟速率更快，此外，形成的高壓無接面場效應元件具有高遷移率，具有較好的性能及可靠性。
S100,S200,S300,S400,S500,S600,S700,S800,S900,S1000‧‧‧步驟
100‧‧‧基板
200‧‧‧緩衝層
210‧‧‧鰭形結構
300‧‧‧半導體通道層
310‧‧‧源極
320‧‧‧汲極
400‧‧‧薄膜層
410‧‧‧漂移區
500‧‧‧α-Si薄膜
510‧‧‧漸變的注入雜質
600‧‧‧介電層
700‧‧‧金屬閘極
800‧‧‧側牆
900‧‧‧源汲電極
本發明所附圖示說明如下：圖1為本發明一實施例中具有漂移區和漸變通道的高壓無接面場效應元件的形成方法的流程圖；圖2至圖11為本發明一實施例中形成具有漂移區和漸變通道的高壓無接面場效應元件過程中的剖面示意圖。
下面將結合示意圖對本發明的具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法進行更詳細的描述，其中表示了本發明的優選實施例，應該理解本領域技術人員可以修改在此描述的本發明，而仍然實現本發明的有利效果。因此，下列描述應當被理解為對於本領域技術人員的廣泛知道，而並不作為對本發明的限制。
為了清楚，不描述實際實施例的全部特徵。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發明由於不必要的細節而混亂。應當認為在任何實際實施例的開發中，必須做出大量實施細節以實現開發者的特定目標，例如按照有關系統或有關商業的限制，由一個實施
例改變為另一個實施例。另外，應當認為這種開發工作可能是複雜和耗費時間的，但是對於本領域技術人員來說僅僅是常規工作。
在下列段落中參照附圖以舉例方式更具體地描述本發明。根據下面說明和權利要求書，本發明的優點和特徵將更清楚。需說明的是，附圖均採用非常簡化的形式且均使用非精准的比例，僅用以方便、明晰地輔助說明本發明實施例的目的。
請參考圖1，在本發明中，提出了一種具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，包括步驟：S100：提供基板，在該基板的表面形成具有鰭狀結構的緩衝層；S200：在該緩衝層及鰭狀結構表面上沉積半導體通道層；S300：在該鰭狀結構兩側的半導體通道層上形成漂移區；S400：在該鰭狀結構表面上半導體通道層中形成漸變的注入雜質；S500：在該漂移區及暴露出的半導體通道層上形成介電層；S600：在該鰭狀結構兩側的介電層表面形成金屬閘極，該金屬閘極高度低於該鰭狀結構的高度；S700：在鰭狀結構兩側暴露出的介電層表面及金屬閘極的兩側形成側牆；S800：依次蝕刻位於鰭狀結構及緩衝層表面暴露出的介電層和漂移區，暴露出源汲區域的該半導體通道層；S900：在暴露出的源汲區域的半導體通道層內進行摻雜，形成源極和汲極；S1000：在該源極和汲極上形成源汲電極。
具體的，請參考圖2，在步驟S100中，該基板100可以為矽基板、藍寶石基板或者SiC基板等，其還可以是設有Σ型凹槽等圖形的基板。
在該基板100表面形成緩衝層200；該緩衝層200材質為AlN，其厚度範圍是100nm~5000nm，例如是3000nm。該緩衝層200可以採用有機金屬化學氣相沉積法(Metal-organic Chemical Vapor Deposition，簡稱MOCVD)、原子層沉積(Atomic layer deposition，簡稱ALD)或者分子束磊晶(Molecular Beam Epitaxy，簡稱MBE)技術等形成。
接著，在該緩衝層200上形成鰭形結構210，其形成步驟包括：在該基板上形成該緩衝層；在該緩衝層表面形成圖案化的光阻；以該圖案化的光阻作為光罩，乾式蝕刻該緩衝層，形成鰭狀結構(Fin)210。
接著，請參考圖3，在該緩衝層200及鰭狀結構210表面上沉積半導體通道層300，其中，該半導體通道層300材質為N-型GaN，在本實施例中，其厚度範圍是1nm~100nm，例如是50nm。該半導體通道層300採用磊晶生長技術形成。
請繼續參考圖3，在該半導體通道層300上形成薄膜層400，採用化學機械研磨(CMP)及回蝕(Etch back)技術處理該薄膜層400，保留位於該鰭狀結構210兩側的半導體通道層300表面的薄膜層400，形成漂移區410，如圖4所示，該薄膜層400採用ALD、化學氣相沉積(Chemical Vapor Deposition，簡稱CVD)、MOCVD或物理氣相沉積(Physical Vapor Deposition，簡稱PVD)技術形成，該薄膜層400的材質可以為氮化矽或者氧化矽，其厚度可以根據具體的需要來決定，在此不作限定。
接著，請參考圖5，在該漂移區410及暴露出的半導體通道層300上形成非晶矽(α-Si)薄膜500，接著，請參考圖6，對該α-Si薄膜500進行高溫退火處理，使部分α-Si漸變注入在該半導體通道層300的表面，形成漸變的注入雜質510，然後去除剩餘的α-Si薄膜500；其中，該高溫退火的溫度範圍為攝氏1000度~2000度，例如是攝氏1500度，該α-Si在該半導體通道層300內的濃度由外及內呈遞減趨勢，該α-Si薄膜500採用ALD、LPCVD或MOCVD等技術形成。
請參考圖7，在該漂移區410及暴露出的半導體通道層300表面形成介電層600，該介電層600的材質為二氧化矽、氧化鋁、氧化鋯或氧化鉿，其厚度範圍是1nm~5nm，例如是3nm。該介電層600可以採用CVD、MOCVD、ALD或MBE等技術形成。
接著，請繼續參考圖7，在該鰭狀結構兩側的介電層600表面形成金屬閘極700，該金屬閘極700高度低於該鰭狀結構210的高度；其中，該金屬閘極700的材質為NiAu或CrAu等，其可以採用PVD、MOCVD、ALD或MBE技術形成。
請參考圖8，在鰭狀結構210兩側暴露出的介電層600表面及金屬閘極700的兩側形成側牆800；該側牆800的材質為氮化矽。
接著，請參考圖9，蝕刻位於鰭狀結構210及緩衝層200表面暴露出的介電層600及漂移區410，暴露出源汲區域的該半導體通道層300；其中，採用選擇性蝕刻技術進行蝕刻，去除該部分介電層600，暴露出位於鰭狀結構210頂部的半導體通道層300，後續作為汲極，以及位於金屬閘極700兩側緩衝層200上的半導體通道層300，後續作為源極。
接著，請參考圖10，採用離子注入或離子擴散技術對該半導體通道層300進行N+離子注入，形成源極310和汲極320，其中，注入的N+離子為Si原子。
接著，請參考圖11，在該源極310和汲極320上形成源汲電極900。
在本實施例的另一方面還提出了一種具有漂移區和漸變通道的高壓無接面場效應元件，採用如上文前述具有漂移區和漸變通道的高壓無接面場效應元件的形成方法形成，包括：基板100、設有鰭狀結構210的緩衝層200、半導體通道層300、漂移區410、介電層600、金屬閘極700、側牆800、源極310、汲極320及源汲極電極900，其中，該設有鰭狀結構的緩衝層200形成在該基板100上，該半導體通道層300形成在該緩衝層200表面，該漂移區410形成在位於該鰭狀結構210兩側的該半導體通道層300上，該介電層600形成在該漂移區410及鰭狀結構210表面的半導體通道層300上，暴露出鰭狀結構210頂部暴露出的半導體通道層300，該金屬閘極700形成在位於鰭狀結構210兩側的介電層600上，該側牆800形成在鰭狀
結構210兩側暴露出的介電層600表面及金屬閘極700的兩側，該源極310形成在該半導體通道層300內並位於金屬閘極700的兩側，該汲極320形成在鰭狀結構210頂部的半導體通道層300內，該源汲極電極900形成在該源極310和汲極320上。
綜上，在本發明實施例提供的具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法中，提出了一種具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，在半導體通道層上和介電層之間形成有漂移區，能夠使形成的高壓無接面場效應元件具有較高的崩潰電壓，並且在半導體通道層表面形成有漸變的注入雜質，能夠使元件的開啟速率更快，此外，形成的高壓無接面場效應元件具有高遷移率，具有較好的性能及可靠性。
上述僅為本發明的優選實施例而已，並不對本發明起到任何限制作用。任何所屬技術領域的技術人員，在不脫離本發明的技術方案的範圍內，對本發明揭露的技術方案和技術內容做任何形式的等同替換或修改等變動，均屬未脫離本發明的技術方案的內容，仍屬於本發明的保護範圍之內。
S100,S200,S300,S400,S500,S600,S700,S800,S900,S1000‧‧‧步驟
Claims (19)
- 一種具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，包括：提供一基板，在該基板的一表面形成具有一鰭狀結構的一緩衝層；在該緩衝層及該鰭狀結構表面上沉積一半導體通道層；在該鰭狀結構兩側的該半導體通道層上形成一漂移區；在該鰭狀結構表面上該半導體通道層中形成漸變的多個注入雜質；在該漂移區及暴露出的該半導體通道層上形成一介電層；在該鰭狀結構兩側的該介電層表面形成一金屬閘極，該金屬閘極高度低於該鰭狀結構的高度；在該鰭狀結構兩側暴露出的該介電層表面及該金屬閘極的兩側形成一側牆；依次蝕刻位於該鰭狀結構及該緩衝層表面暴露出的該介電層和該漂移區，暴露出源汲區域的該半導體通道層；在該暴露出的源汲區域的該半導體通道層內進行摻雜，形成一源極和一汲極；及在該源極和汲極上形成一源汲電極。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，在該鰭狀結構表面上半導體通道層中形成漸變的注入雜質的步驟包括：在該漂移區及該暴露出的半導體通道層上形成一非晶矽(α-Si)薄膜；對該α-Si薄膜進行一高溫退火處理，使部分α-Si漸變注入在該半導體通道層的表面；去除剩餘的α-Si薄膜。
- 如申請專利範圍第2項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該高溫退火的溫度範圍為攝氏1000度~攝氏2000度。
- 如申請專利範圍第2項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該α-Si在該半導體通道層內的濃度由外而內呈遞減趨勢。
- 如申請專利範圍第2項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該α-Si薄膜採用ALD、LPCVD或MOCVD技術形成。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該具有鰭狀結構的該緩衝層的形成步驟包括：在該基板上形成該緩衝層；在該緩衝層表面形成一圖案化的光阻；以該圖案化的光阻作為一光罩，乾式蝕刻該緩衝層，形成該鰭狀結構。
- 如申請專利範圍第6項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該緩衝層的材質為AlN。
- 如申請專利範圍第6項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該緩衝層採用MOCVD、ALD或者MBE技術形成。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該半導體通道層的材質為N-型GaN。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該漂移區的材質為氧化矽或者氮化矽。
- 如申請專利範圍第10項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該漂移區的形成步驟包括：在該半導體通道層表面形成一層薄膜層；採用化學機械研磨及回蝕技術處理該薄膜層，保留位於該鰭狀結構兩側的半導體通道層表面的該薄膜層，形成該漂移區。
- 如申請專利範圍第11項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該薄膜層採用ALD、CVD、MOCVD或PVD技術形成。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該介電層的材質為二氧化矽、氧化鋁、氧化鋯或氧化鉿。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該金屬閘極的材質為NiAu或CrAu。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該側牆的材質為氮化矽。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，採用選擇性蝕刻技術依次蝕刻位於該鰭狀結構及該緩衝層表面暴露出的該介電層，暴露出該源汲區域的該半導體通道層。
- 如申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，採用離子注入或離子擴散技術對該半導體通道層進行N+離子注入，形成該源極和該汲極。
- 如申請專利範圍第17項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法，其中，該源極和該汲極的注入為矽原子。
- 一種具有漂移區和漸變通道的高壓無接面場效應元件，採用申請專利範圍第1項所述的具有漂移區和漸變通道的高壓無接面場效應元件的形成方法形成，其中，包括：一基板、一設有一鰭狀結構的緩衝層、一具有漸變注入雜質的半導體通道層、一漂移區、一介電層、一金屬閘極、一側牆、一源極、一汲極及一源汲極電極，其中，該設有鰭狀結構的緩衝層形成在該基板上，該具有漸變注入雜質的半導體通道層形成在該緩衝層表面，該漂移區形成在位於該鰭狀結構兩側的該半導體通道層上，該介電層形成在該漂移區及該鰭狀結構表面的該半導體通道層上，暴露出該鰭狀結構頂部暴露出的該半導體通道層，該金屬閘極形成在位於該鰭狀結構兩側的該介電層上，該側牆形成在該鰭狀結構兩側暴露出的該介電層表面及該金屬閘極的兩側，該源極形成在該半導體通道層內並位於該金屬閘極的兩側，該汲極形成在該鰭狀結構頂部的該半導體通道層內，該源汲極電極形成在該源極和該汲極上。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510924724.XA CN106876447B (zh) | 2015-12-11 | 2015-12-11 | 具有渐变沟道的高压无结场效应器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI587404B true TWI587404B (zh) | 2017-06-11 |
| TW201721753A TW201721753A (zh) | 2017-06-16 |
Family
ID=59177563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW105118029A TWI587404B (zh) | 2015-12-11 | 2016-06-07 | 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106876447B (zh) |
| TW (1) | TWI587404B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20190172920A1 (en) * | 2017-12-06 | 2019-06-06 | Nanya Technology Corporation | Junctionless transistor device and method for preparing the same |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120126197A1 (en) * | 2010-11-19 | 2012-05-24 | National Chiao Tung University | Structure and process of basic complementary logic gate made by junctionless transistors |
| US20120305893A1 (en) * | 2010-02-19 | 2012-12-06 | University College Cork-National University of Ireland ,Cork | Transistor device |
| TW201434157A (zh) * | 2013-02-25 | 2014-09-01 | Taiwan Semiconductor Mfg | 半導體元件與其形成方法 |
| TW201438233A (zh) * | 2013-03-28 | 2014-10-01 | Nat Univ Tsing Hua | 具反極性結構的無接面電晶體 |
| TWI481033B (zh) * | 2011-01-21 | 2015-04-11 | Taiwan Semiconductor Mfg Co Ltd | 半導體裝置及其製造方法及鰭式場效電晶體裝置 |
| TW201523882A (zh) * | 2013-08-16 | 2015-06-16 | Conversant Intellectual Property Man Inc | 用於無接面細胞電晶體之堆疊記憶體陣列的結構和製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103137686B (zh) * | 2011-11-24 | 2016-01-06 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN103943498B (zh) * | 2013-01-22 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | 三维量子阱晶体管及其形成方法 |
| CN104425591B (zh) * | 2013-08-20 | 2017-06-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104979197B (zh) * | 2014-04-02 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
-
2015
- 2015-12-11 CN CN201510924724.XA patent/CN106876447B/zh active Active
-
2016
- 2016-06-07 TW TW105118029A patent/TWI587404B/zh active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120305893A1 (en) * | 2010-02-19 | 2012-12-06 | University College Cork-National University of Ireland ,Cork | Transistor device |
| US20120126197A1 (en) * | 2010-11-19 | 2012-05-24 | National Chiao Tung University | Structure and process of basic complementary logic gate made by junctionless transistors |
| TWI481033B (zh) * | 2011-01-21 | 2015-04-11 | Taiwan Semiconductor Mfg Co Ltd | 半導體裝置及其製造方法及鰭式場效電晶體裝置 |
| TW201434157A (zh) * | 2013-02-25 | 2014-09-01 | Taiwan Semiconductor Mfg | 半導體元件與其形成方法 |
| TW201438233A (zh) * | 2013-03-28 | 2014-10-01 | Nat Univ Tsing Hua | 具反極性結構的無接面電晶體 |
| TW201523882A (zh) * | 2013-08-16 | 2015-06-16 | Conversant Intellectual Property Man Inc | 用於無接面細胞電晶體之堆疊記憶體陣列的結構和製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106876447A (zh) | 2017-06-20 |
| TW201721753A (zh) | 2017-06-16 |
| CN106876447B (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11749724B2 (en) | Semiconductor device and method of forming the same | |
| CN103094335B (zh) | 高电子迁移率晶体管及其形成方法 | |
| CN103066121B (zh) | 晶体管及其制造方法 | |
| US20100283083A1 (en) | Normally-off field effect transistor using III-nitride semiconductor and method for manufacturing such transistor | |
| US20070123003A1 (en) | Dielectric interface for group III-V semiconductor device | |
| TWI408754B (zh) | 使用選擇式磊晶成長製造橫向接面場效電晶體的方法 | |
| TWI578531B (zh) | 量子阱元件及其形成方法 | |
| WO2013096062A1 (en) | Method and system for a gallium nitride vertical jfet with self-aligned source and gate | |
| CN111384178B (zh) | 半导体器件以及用于制造此类半导体器件的方法 | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| WO2018045175A1 (en) | Normally-off gallium oxide based vertical transistors with p-type algan blocking layers | |
| US20190019873A1 (en) | Gate switching device and method manufacturing the same | |
| KR102523769B1 (ko) | 수직 나노와이어 mosfet의 제조에서의 수직 게이트-라스트 공정을 위한 방법 | |
| CN111415987B (zh) | 结合二次外延及自对准工艺的氮化镓器件结构及制备方法 | |
| US9105663B1 (en) | FinFET with silicon germanium stressor and method of forming | |
| TWI588944B (zh) | 具有漂移區的高壓無接面場效元件及其製造方法 | |
| TWI587404B (zh) | 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法 | |
| US8558242B2 (en) | Vertical GaN-based metal insulator semiconductor FET | |
| JP2009246205A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP6447231B2 (ja) | 半導体装置およびその製造方法 | |
| KR101545393B1 (ko) | 게르마늄 캡에 의한 SiGe 표면 패시베이션 | |
| TWI628747B (zh) | 互補式金屬氧化物半導體元件的製造方法 | |
| TWI565007B (zh) | 高壓無接面場效應元件及其形成方法 | |
| CN106876460B (zh) | 具有不对称结构的晶体管的形成方法 | |
| US20230361181A1 (en) | Semiconductor Device and Method of Forming the Same |