TW201438233A - 具反極性結構的無接面電晶體 - Google Patents

具反極性結構的無接面電晶體 Download PDF

Info

Publication number
TW201438233A
TW201438233A TW102111119A TW102111119A TW201438233A TW 201438233 A TW201438233 A TW 201438233A TW 102111119 A TW102111119 A TW 102111119A TW 102111119 A TW102111119 A TW 102111119A TW 201438233 A TW201438233 A TW 201438233A
Authority
TW
Taiwan
Prior art keywords
substrate
polarity
gate
reverse polarity
transistor
Prior art date
Application number
TW102111119A
Other languages
English (en)
Other versions
TWI531066B (zh
Inventor
Yung-Chun Wu
Ming-Hung Han
Hung-Bin Chen
Original Assignee
Nat Univ Tsing Hua
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nat Univ Tsing Hua filed Critical Nat Univ Tsing Hua
Priority to TW102111119A priority Critical patent/TWI531066B/zh
Priority to US14/146,320 priority patent/US9287361B2/en
Publication of TW201438233A publication Critical patent/TW201438233A/zh
Application granted granted Critical
Publication of TWI531066B publication Critical patent/TWI531066B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

一種具反極性結構的無接面電晶體，包含有一基材、一半導體本體、一閘極以及一閘極絕緣層。該基材具有一第一極性；該半導體本體設置於該基材上，並包含一汲極端、一源極端以及一連接於該汲極端與該源極端之間的通道段；該閘極罩覆於該通道段遠離該基材一側；而該閘極絕緣層設置於該閘極與該通道段之間，其中，該半導體本體具有一與該第一極性相反的第二極性。據此，本發明藉由該半導體本體與該基材具有互為相反的該第一極性與該第二極性，不僅減少元件漏電流的產生，更可降低元件製造成本。

Description

具反極性結構的無接面電晶體
本發明為有關一種半導體元件，尤指一種無接面電晶體。
隨著電子產品的日新月異，積體電路的設計已逐漸朝向高密度發展以符合市場需求，因此半導體元件本身的尺寸也必須不斷微縮來做出回應。而傳統電晶體由於結構問題導致在微縮上會遭遇相當多的困難，例如短通道效應，即造成該電晶體在通道變短的情況下，使得臨界電壓(Vth)變小，造成漏電流增加，產生功率耗損的問題。
在美國發明專利公告第US7199000號中，揭示了一種製造半導體元件的方法，其為了抑制短通道效應，將一電晶體製作於一絕緣層基板上(Silicon On Insulator，SOI)，以減少漏電流的產生。
然而，由於此種以二氧化矽所製成的絕緣層基板，其價格較一般半導體製程所使用的單晶矽基板來得昂貴，進而使得該半導體元件的生產成本增加，而具有製造成本較高的問題，相較於傳統半導體元件於價格上較無競爭優勢，故仍有改善的空間。
本發明的主要目的，在於解決習知的電晶體使用絕緣層基板來降低漏電流，而具有製造成本較高的問題。
為達上述目的，本發明提供一種具反極性結構的無接面電晶體，包含有一基材、一半導體本體、一閘極以及一閘極絕緣層。該基材具有一第一極性；該半導體本體設置於該基材上，並包含一汲極端、一源極端以及一連接於該汲極端與該源極端之間的通道段；該閘極罩覆於該通道段遠離該基材一側；而該閘極絕緣層設置於該閘極與該通道段之間。
其中，該半導體本體具有一與該第一極性相反的第二極性。
如此一來，本發明藉由該半導體本體與該基材具有互為相反的該第一極性與該第二極性，而至少具有下列優點：
1.於該通道段中的電子，受到該通道段與該閘極絕緣層及該基材之間接面電場影響，抑制表面散射的情況，減少漏電流的產生。
2.該基材可由一般半導體製程中容易取得的單晶矽製成，相較習知以二氧化矽所製成的閘極絕緣層基板，具有較低的價格，可降低製造成本。
10．．．基材
20．．．半導體本體
21．．．汲極端
22．．．源極端
23．．．通道段
30．．．閘極
40．．．閘極絕緣層
圖1，為本發明一實施例的外觀立體示意圖。
圖2，為本發明一實施例與習知絕緣層上無接面電晶體對照的直流特性曲線示意圖。
圖3A，為本發明一實施例的通道電子濃度分布示意圖。
圖3B，為習知絕緣層上無接面電晶體的通道電子濃度分布示意圖。
圖4，為本發明一實施例的基材摻雜濃度與臨界電壓的關係示意圖。
有關本發明的詳細說明及技術內容，現就配合圖式說明如下：
請參閱『圖1』所示，為本發明一實施例的外觀立體示意圖，如圖所示：本發明為一種具反極性結構的無接面電晶體，包含有一基材10、一半導體本體20、一閘極30以及一閘極絕緣層40。該基材10在此可為單晶矽所製成，但不以此為限制，還可為薄膜矽、單晶矽鍺及砷化鎵等，該基材10並具有一第一極性，該第一極性可藉由P型摻雜或是N型摻雜而形成，摻雜的濃度範圍可介於1015至1020cm-3之間，在此為5×1018cm-3，但不以此為限制，該第一極性亦可於該基材10施加一偏壓而形成。
該半導體本體20設置於該基材10上，其材質可為單晶矽、薄膜矽、單晶矽鍺及砷化鎵等，在此為使用和該基材10一樣的材質，不過不以此為限制，並包含一汲極端21、一源極端22以及一連接於該汲極端21與該源極端22之間的通道段23，該半導體本體20具有一與該第一極性相反的第二極性，該第二極性亦可由N型摻雜或是P型摻雜所形成，在此，當該基材10為P型摻雜時，該半導體本體20則進行N型摻雜，當該基材10為N型摻雜時，該半導體本體20則進行P型摻雜，而摻雜的濃度為介於1×1018cm-3至1×1020cm-3之間，在此則為1.5×1019cm-3。
該閘極30罩覆於該通道段23遠離該基材10的一側，在此實施例中，該通道段23包含一與該基材10接觸的底面、一遠離該底面的頂面以及兩個連接於該底面與該頂面之間且相對的側面，該閘極30罩覆於該通道段23的該頂面以及該兩側面，該通道段23的厚度約為10奈米，該閘極30的材質可為氮化鈦鋁(Al)、鉭(Ta)、鈦(Ti)、鎢(W)、釕(Ru)、鉑(Pt)、氮化鉭(TaN)、氮化鉬(MoN)及氮化鎢等(WN)，長度約為15奈米；而該閘極絕緣層40設置於該閘極30與該通道段23之間，其材質為一高介電材料所製成，例如可為氧化鉿(HfO2)、氮氧化矽(SiON)、氮化矽(Si3N4)、氧化鋁(Al2O3)及氧化鋯(ZrO2)，厚度約為1奈米。
請參閱『圖2』所示，為本發明一實施例與習知絕緣層上無接面電晶體對照的直流特性曲線示意圖，在『圖2』中，橫軸代表Vgs電壓，縱軸代表Ids電流，在此需先說明的是，習知在絕緣層上(Silicon On Insulator，SOI)形成的該無接面電晶體為相似於本發明由該半導體本體20、該閘極30以及該閘極絕緣層40所形成的一無接面電晶體，本發明與習知於結構上主要差異在於絕緣層上無接面電晶體為形成於該絕緣層上，本發明的該無接面電晶體為形成於該基材10上，從『圖2』中可知，本發明的該具反極性結構的無接面電晶體(JL Bulk)相較於習知的絕緣層上無接面電晶體(SOI JNT)，當皆為P型時，本發明於Vds為1V及0.05V時，具有一大小相當於該絕緣層上無接面電晶體的導通電流，但是具有一遠小於該絕緣層上無接面電晶體的關閉電流，因而有一較佳的電流斷通比(On/off current ratio)，且於本發明中，汲極引致能障下降(Drain induced barrier lowering，DIBL)與次臨界擺幅(Subthreshold swing，SS)分別為40.4mV與73.1mV/Dec，而該絕緣層上無接面電晶體的汲極引致能障下降與次臨界擺幅分別為119.2mV與84.1 mV/Dec，相較之下，本發明更能降低短通道效應的影響，並且類似的特性亦產生於為N型時。
請搭配參閱『圖3A』及『圖3B』所示，『圖3A』為本發明一實施例的通道段電子濃度分布示意圖，『圖3B』為習知絕緣層上無接面電晶體的通道段電子濃度分布示意圖，從『圖3A』與『圖3B』可知，本發明的該具反極性結構的無接面電晶體相較於習知的絕緣層上無接面電晶體，通道段23中的電子大部分為聚集於遠離通道段23與該基材10之間的接面的位置，顯示本發明有效抑制表面散射的情況，減少漏電流的產生。
請參閱『圖4』所示，為本發明一實施例的基材摻雜濃度與臨界電壓的關係示意圖，從『圖4』中可知，不管是N型摻雜(N-TYPE)或是P型摻雜(P-TYPE)，本發明可藉由基材10的摻雜濃度(substrate doping)變化，調整臨界電壓(Vth)的範圍，當摻雜濃度由1018cm-3調整至1019cm-3時，臨界電壓的調變範圍大約是30%。
綜上所述，由於本發明藉由該半導體本體與該基材具有互為相反的該第一極性與該第二極體，而至少具有下列優點：
1.於該通道段中的電子，受到該通道段與該閘極絕緣層及該基材之間接面電場影響，抑制表面散射的情況，減少漏電流的產生。
2.該基材可由一般半導體製程中容易取得的單晶矽製成，相較習知以二氧化矽所製成的閘極絕緣層基板，具有較低的價格，可降低製造成本。
3.本發明的該具反極性結構的無接面電晶體相較於習知的絕緣層上無接面電晶體，具有一較佳的電流斷通比。
4.本發明可利用該基材的摻雜濃度的變化，調整該無接面電晶體的特性，相較習知的絕緣層上無接面電晶體，具有一額外的設計參數，於應用上更具彈性。
因此本發明極具進步性及符合申請發明專利的要件，爰依法提出申請，祈鈞局早日賜准專利，實感德便。
以上已將本發明做一詳細說明，惟以上所述者，僅爲本發明的一較佳實施例而已，當不能限定本發明實施的範圍。即凡依本發明申請範圍所作的均等變化與修飾等，皆應仍屬本發明的專利涵蓋範圍內。
10．．．基材
20．．．半導體本體
21．．．汲極端
22．．．源極端
23．．．通道段
30．．．閘極
40．．．閘極絕緣層

Claims (7)

  1. 一種具反極性結構的無接面電晶體，包含有：
    　 一基材，該基材具有一第一極性；
    　 一設置於該基材上的半導體本體，該半導體本體包含一汲極端、一源極端以及一連接於該汲極端與該源極端之間的通道段；
    　 一罩覆於該通道段遠離該基材一側的閘極；以及
    　 一設置於該閘極與該通道段之間的閘極絕緣層；
    其中，該半導體本體具有一與該第一極性相反的第二極性。
  2. 如申請專利範圍第1項所述的具反極性結構的無接面電晶體，其中該半導體本體為N型摻雜，該基材為P型摻雜。
  3. 如申請專利範圍第1項所述的具反極性結構的無接面電晶體，其中該半導體本體為P型摻雜，該基材為N型摻雜。
  4. 如申請專利範圍第1項所述的具反極性結構的無接面電晶體，其中該基材具有一介於1015至1020cm-3的摻雜濃度。
  5. 如申請專利範圍第1項所述的具反極性結構的無接面電晶體，其中該閘極絕緣層為選自一高介電材料所製成。
  6. 如申請專利範圍第1項所述的具反極性結構的無接面電晶體，其中該基材為施以一偏壓而具有該第一極性。
  7. 如申請專利範圍第1項所述的具反極性結構的無接面電晶體，其中該基材的材質為選自單晶矽、薄膜矽、單晶矽鍺及砷化鎵所組成的群組。
TW102111119A 2013-03-28 2013-03-28 具反極性結構的無接面電晶體 TWI531066B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW102111119A TWI531066B (zh) 2013-03-28 2013-03-28 具反極性結構的無接面電晶體
US14/146,320 US9287361B2 (en) 2013-03-28 2014-01-02 Junction-less transistor having reverse polarity structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW102111119A TWI531066B (zh) 2013-03-28 2013-03-28 具反極性結構的無接面電晶體

Publications (2)

Publication Number Publication Date
TW201438233A true TW201438233A (zh) 2014-10-01
TWI531066B TWI531066B (zh) 2016-04-21

Family

ID=51619963

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102111119A TWI531066B (zh) 2013-03-28 2013-03-28 具反極性結構的無接面電晶體

Country Status (2)

Country Link
US (1) US9287361B2 (zh)
TW (1) TWI531066B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587404B (zh) * 2015-12-11 2017-06-11 上海新昇半導體科技有限公司 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104867834A (zh) * 2015-04-22 2015-08-26 中国科学院半导体研究所 基于soi衬底的单杂质原子无结硅纳米线晶体管及制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4100339B2 (ja) 2003-12-16 2008-06-11 沖電気工業株式会社 半導体装置の製造方法。
US7983093B2 (en) * 2006-08-24 2011-07-19 Synopsys, Inc. Non-volatile memory cell with BTBT programming
JP4282699B2 (ja) * 2006-09-01 2009-06-24 株式会社東芝 半導体装置
US8674403B2 (en) * 2009-04-30 2014-03-18 Maxpower Semiconductor, Inc. Lateral devices containing permanent charge
US8405121B2 (en) * 2009-02-12 2013-03-26 Infineon Technologies Ag Semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI587404B (zh) * 2015-12-11 2017-06-11 上海新昇半導體科技有限公司 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法

Also Published As

Publication number Publication date
TWI531066B (zh) 2016-04-21
US20140291739A1 (en) 2014-10-02
US9287361B2 (en) 2016-03-15

Similar Documents

Publication Publication Date Title
US10374086B2 (en) 3D transistor having a gate stack including a ferroelectric film
CN106158934B (zh) 半导体器件和晶体管
TWI595749B (zh) 用於ｍｏｓｆｅｔ應用的可變緩衝電路
JP6187990B2 (ja) トンネル電界効果トランジスタ（ｔｆｅｔ）を製造する方法
US20180277444A1 (en) Variable gate lengths for vertical transistors
US9905421B2 (en) Improving channel strain and controlling lateral epitaxial growth of the source and drain in FinFET devices
Wu et al. First experimental demonstration of Ge 3D FinFET CMOS circuits
US9425042B2 (en) Hybrid silicon germanium substrate for device fabrication
TWI536573B (zh) 去耦合電容、去耦合電容電路及使用鰭型場效電晶體(FinFET)作為去耦合電容之方法
JP5334934B2 (ja) 導電表面チャネル伸長部分とゲート制御チャネル側壁を有する薄体ｍｏｓｆｅｔ
US8486754B1 (en) Method for manufacturing a gate-control diode semiconductor device
US8836032B2 (en) Fin-based adjustable resistor
CN103943502B (zh) 鳍式场效应晶体管及其形成方法
TWI531066B (zh) 具反極性結構的無接面電晶體
TWI491042B (zh) 半導體裝置及其製造方法
WO2014115305A1 (ja) 半導体装置
JPH07231088A (ja) Ｍｉｓ形電界効果トランジスタ
Dhiman et al. Analysis on Variations of Metal Gate Work Function on Junctionless Double Gate MOSFET with High-k Spacers
Rahul et al. Effects of metal gate electrode and hfo2 in junction less vertical double gate MOSFET
US9076764B2 (en) Tunneling transistor with asymmetric gate
KR101881068B1 (ko) 재구성 가능한 전계 효과 트랜지스터 및 재구성 가능한 전계 효과 트랜지스터의 제조 방법
Saha et al. Effect of dielectric constant and oxide thickness on the performance analysis of symmetric double gate stack-oxide junctionless field effect transistor in subthreshold region
Hu finfet and utb--how to make very short channel MOSFETs
KR101743570B1 (ko) 수직 구조 터널 전계 효과 트랜지스터 및 그 제조 방법
JP5676807B1 (ja) 半導体装置