WO2014115305A1 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- WO2014115305A1 WO2014115305A1 PCT/JP2013/051599 JP2013051599W WO2014115305A1 WO 2014115305 A1 WO2014115305 A1 WO 2014115305A1 JP 2013051599 W JP2013051599 W JP 2013051599W WO 2014115305 A1 WO2014115305 A1 WO 2014115305A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- metal
- insulator
- silicon
- semiconductor
- columnar
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 229910052751 metal Inorganic materials 0.000 claims abstract description 98
- 239000002184 metal Substances 0.000 claims abstract description 98
- 239000012212 insulator Substances 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 39
- 239000010703 silicon Substances 0.000 claims description 39
- 150000002739 metals Chemical class 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 39
- 239000010410 layer Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 240000004050 Pentaglottis sempervirens Species 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
Definitions
- the present invention relates to a semiconductor device manufacturing method and a semiconductor device.
- SGT Surrounding Gate Transistor
- the density of silicon is 5 ⁇ 10 22 pieces / cm 3 , so that it becomes difficult for impurities to exist in the silicon pillar.
- the sidewall of the LDD region is formed of polycrystalline silicon having the same conductivity type as that of the low concentration layer, and the surface carrier of the LDD region is induced by the work function difference, so that the oxide film sidewall LDD type MOS It has been shown that the impedance of the LDD region can be reduced as compared with a transistor (see, for example, Patent Document 5).
- the polycrystalline silicon sidewall is shown to be electrically insulated from the gate electrode. In the figure, it is shown that the polysilicon side wall and the source / drain are insulated by an interlayer insulating film.
- JP-A-2-71556 Japanese Patent Laid-Open No. 2-188966 Japanese Patent Laid-Open No. 3-145761 JP 2004-356314 A JP-A-11-297984
- an object of the present invention is to provide an SGT having a structure in which a transistor is formed by a work function difference between a metal and a semiconductor.
- the semiconductor device of the present invention includes a columnar semiconductor having an impurity concentration of 10 17 cm ⁇ 3 or less, a first insulator that surrounds the columnar semiconductor, and a first insulator that surrounds the first insulator at one end of the columnar semiconductor.
- the first insulator in a region sandwiched between the metal, the second metal surrounding the first insulator at the other end of the columnar semiconductor, and the first metal and the second metal.
- the work function of the third metal is between 4.2 eV and 5.0 eV.
- the semiconductor is silicon.
- the work function of the first metal and the second metal is between 4.0 eV and 4.2 eV.
- the work function of the first metal and the second metal is between 5.0 eV and 5.2 eV.
- an SGT having a structure in which a transistor is formed by a work function difference between metal and silicon can be provided.
- FIG. 4B is a sectional view taken along the line X-X ′ in FIG.
- a columnar silicon 101 having an impurity concentration of 10 17 cm ⁇ 3 or less, a first insulator 102 surrounding the columnar silicon 101, and the first insulator 102 at one end of the columnar silicon 101 are surrounded on a substrate 110.
- Sandwiched between the first metal 104, the second metal 105 surrounding the first insulator 102 at the other end of the columnar silicon 101, and the first metal 104 and the second metal 105 A third metal 103 surrounding the first insulator 102 in a region; a second insulator 107 formed between the first metal 104 and the third metal 103;
- Two metals 105 And the other end of the columnar silicon 101, and the work function of the third metal 103 is between 4.2 eV and 5.0 eV.
- the same potential is applied to the first metal 104 and one end of the columnar silicon 101 by the fourth metal 108.
- the same potential is applied to the second metal 105 and the other end of the columnar silicon 101 by the fifth metal 109.
- the work function of the n-type silicon is in the vicinity of 4.05 eV.
- the other end functions as n-type silicon.
- the first metal 104 and the second metal 105 are preferably a compound of tantalum and titanium (TaTi) or tantalum nitride (TaN).
- the first metal 104 and the second metal 105 are preferably, for example, ruthenium (Ru) or titanium nitride (TiN).
- the third metal 103 can operate as an enhancement type.
- the work function of the n-type silicon is in the vicinity of 4.05 eV.
- One end and the other end of 101 function as a source / drain of n-type silicon, and a portion surrounded by the third metal 103 of the columnar silicon 101 is i-type silicon, or light n-type silicon, or lightly-concentrated Functions as p-type silicon. Therefore, it functions as an n-type transistor.
- the work function of the p-type silicon is in the vicinity of 5.15 eV.
- One end and the other end of p-type silicon function as a source / drain of p-type silicon, and a portion surrounded by the third metal 103 of the columnar silicon 101 is i-type silicon, lightly-doped n-type silicon, or lightly-doped p-type silicon. Functions as mold silicon. Therefore, it functions as a p-type transistor.
- the transistor can be operated in a state where impurities are not present in the columnar silicon. Therefore, impurity implantation for forming the diffusion layer is not necessary.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
トランジスタを金属と半導体との仕事関数差によって形成する構造を持つSGTを提供することを課題とする。1017cm-3以下の不純物濃度の柱状半導体と、前記柱状半導体を囲む第1の絶縁物と、前記柱状半導体の一端の前記第1の絶縁物を取り囲む第1の金属と、前記柱状半導体の他方の一端の前記第1の絶縁物を取り囲む第2の金属と、前記第1の金属と前記第2の金属とに挟まれた領域で前記第1の絶縁物を取り囲む第3の金属と、前記第1の金属と前記第3の金属との間に形成された第2の絶縁物と、前記第2の金属と前記第3の金属との間に形成された第3の絶縁物と、前記第1の金属と前記柱状半導体の一端とを接続する第4の金属と、前記第2の金属と前記柱状半導体の他方の一端とを接続する第5の金属を有し、前記第3の金属の仕事関数は4.2eVから5.0eVの間であることを特徴とすることにより、上記課題を解決する。
Description
本発明は半導体装置の製造方法、及び、半導体装置に関する。
半導体集積回路、特にMOSトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているMOSトランジスタはナノ領域まで微細化が進んでいる。このようなMOSトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。このような問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲート電極が柱状半導体層を取り囲む構造のSurrounding Gate Transistor(以下、「SGT」という。)が提案されている(例えば、特許文献1、特許文献2、特許文献3を参照)。
シリコン柱が細くなると、シリコンの密度は5×1022個/cm3であるから、シリコン柱内に不純物を存在させることが難しくなってくる。
従来のSGTでは、チャネル濃度を1017cm-3以下と低不純物濃度とし、ゲート材料の仕事関数を変えることによってしきい値電圧を決定することが提案されている(例えば、特許文献4を参照)。
平面型MOSトランジスタにおいて、LDD領域のサイドウォールが低濃度層と同一の導電型を有する多結晶シリコンにより形成され、LDD領域の表面キャリアがその仕事関数差によって誘起され、酸化膜サイドウォールLDD型MOSトランジスタに比してLDD領域のインピーダンスが低減できることが示されている(例えば、特許文献5を参照)。その多結晶シリコンサイドウォールは電気的にゲート電極と絶縁されていることが示されている。また図中には多結晶シリコンサイドウォールとソース・ドレインとは層間絶縁膜により絶縁していることが示されている。
そこで、本発明は、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つSGTを提供することを目的とする。
本発明の半導体装置は、1017cm-3以下の不純物濃度の柱状半導体と、前記柱状半導体を囲む第1の絶縁物と、前記柱状半導体の一端の前記第1の絶縁物を取り囲む第1の金属と、前記柱状半導体の他方の一端の前記第1の絶縁物を取り囲む第2の金属と、前記第1の金属と前記第2の金属とに挟まれた領域で前記第1の絶縁物を取り囲む第3の金属と、前記第1の金属と前記第3の金属との間に形成された第2の絶縁物と、前記第2の金属と前記第3の金属との間に形成された第3の絶縁物と、前記第1の金属と前記柱状半導体の一端とを接続する第4の金属と、前記第2の金属と前記柱状半導体の他方の一端とを接続する第5の金属を有し、前記第3の金属の仕事関数は4.2eVから5.0eVの間であることを特徴とする。
また、前記半導体は、シリコンであることを特徴とする。
また、前記第1の金属と前記第2の金属の仕事関数は4.0eVから4.2eVの間であることを特徴とする。
また、前記第1の金属と前記第2の金属の仕事関数は5.0eVから5.2eVの間であることを特徴とする。
本発明によれば、トランジスタを金属とシリコンとの仕事関数差によって形成する構造を持つSGTを提供することができる。
前記柱状シリコンの一端の前記第1の絶縁物を取り囲む第1の金属と、前記柱状シリコンの他方の一端の前記第1の絶縁物を取り囲む第2の金属と、によって、金属とシリコンとの仕事関数差によってキャリアが誘起されるため、第1の金属と前記第2の金属の仕事関数が4.0eVから4.2eVの間であればn型トランジスタとなり、前記第1の金属と前記第2の金属の仕事関数が5.0eVから5.2eVの間であればp型トランジスタとなる。不純物が柱状シリコン内に存在しない状態でトランジスタ動作が可能となる。従って、拡散層を形成するための不純物注入が不要となる。
以下、本発明の実施形態に係る、SGTの構造を有する半導体装置を、図1を参照しながら説明する。
基板110上に、1017cm-3以下の不純物濃度の柱状シリコン101と、前記柱状シリコン101を囲む第1の絶縁物102と、前記柱状シリコン101の一端の前記第1の絶縁物102を取り囲む第1の金属104と、前記柱状シリコン101の他方の一端の前記第1の絶縁物102を取り囲む第2の金属105と、前記第1の金属104と前記第2の金属105とに挟まれた領域で前記第1の絶縁物102を取り囲む第3の金属103と、前記第1の金属104と前記第3の金属103との間に形成された第2の絶縁物107と、前記第2の金属105と前記第3の金属103との間に形成された第3の絶縁物106と、前記第1の金属104と前記柱状シリコン101の一端とを接続する第4の金属108と、前記第2の金属105と前記柱状シリコン101の他方の一端とを接続する第5の金属109を有し、前記第3の金属103の仕事関数は4.2eVから5.0eVの間であることを特徴とする。
第4の金属108により、前記第1の金属104と前記柱状シリコン101の一端とは同電位が印加される。
第5の金属109により、前記第2の金属105と前記柱状シリコン101の他方の一端とは同電位が印加される。
従って、柱状シリコン101の一端と他方の一端は、金属とシリコンとの仕事関数差によってキャリアが誘起されることとなる。
前記第1の金属104と前記第2の金属105の仕事関数が4.0eVから4.2eVの間であるとき、n型シリコンの仕事関数4.05eVの近傍であるため、柱状シリコン101の一端と他方の一端は、n型シリコンとして機能する。前記第1の金属104と前記第2の金属105は、例えば、タンタルとチタンの化合物(TaTi)や窒化タンタル(TaN)が好ましい。
前記第1の金属104と前記第2の金属105の仕事関数が5.0eVから5.2eVの間であるとき、p型シリコンの仕事関数5.15eVの近傍であるため、柱状シリコン101の一端と他方の一端は、p型シリコンとして機能する。前記第1の金属104と前記第2の金属105は、例えば、ルテニウム(Ru)や窒化チタン(TiN)が好ましい。
このとき、前記第3の金属103の仕事関数は4.2eVから5.0eVの間であると、エンハンスメント型として動作することができる。
上記により、前記第1の金属104と前記第2の金属105の仕事関数が4.0eVから4.2eVの間であるとき、n型シリコンの仕事関数4.05eVの近傍であるため、柱状シリコン101の一端と他方の一端は、n型シリコンのソースドレインとして機能し、柱状シリコン101の第3の金属103に取り囲まれる部分は、i型シリコン、もしくは薄い濃度のn型シリコン、もしくは薄い濃度のp型シリコンとして機能する。従って、n型トランジスタとして機能する。
また、前記第1の金属104と前記第2の金属105の仕事関数が5.0eVから5.2eVの間であるとき、p型シリコンの仕事関数5.15eVの近傍であるため、柱状シリコン101の一端と他方の一端は、p型シリコンのソースドレインとして機能し、柱状シリコン101の第3の金属103に取り囲まれる部分は、i型シリコン、もしくは薄い濃度のn型シリコン、もしくは薄い濃度のp型シリコンとして機能する。従って、p型トランジスタとして機能する。
以上により、不純物が柱状シリコン内に存在しない状態でトランジスタ動作が可能となる。従って、拡散層を形成するための不純物注入が不要となる。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
101.柱状シリコン
102.第1の絶縁物
103.第3の金属
104.第1の金属
105.第2の金属
106.第3の絶縁物
107.第2の絶縁物
108.第4の金属
109.第5の金属
110.基板
102.第1の絶縁物
103.第3の金属
104.第1の金属
105.第2の金属
106.第3の絶縁物
107.第2の絶縁物
108.第4の金属
109.第5の金属
110.基板
Claims (4)
- 1017cm-3以下の不純物濃度の柱状半導体と、
前記柱状半導体を囲む第1の絶縁物と、
前記柱状半導体の一端の前記第1の絶縁物を取り囲む第1の金属と、
前記柱状半導体の他方の一端の前記第1の絶縁物を取り囲む第2の金属と、
前記第1の金属と前記第2の金属とに挟まれた領域で前記第1の絶縁物を取り囲む第3の金属と、
前記第1の金属と前記第3の金属との間に形成された第2の絶縁物と、
前記第2の金属と前記第3の金属との間に形成された第3の絶縁物と、
前記第1の金属と前記柱状半導体の一端とを接続する第4の金属と、
前記第2の金属と前記柱状半導体の他方の一端とを接続する第5の金属を有し、
前記第3の金属の仕事関数は4.2eVから5.0eVの間であることを特徴とする半導体装置。 - 前記半導体は、シリコンであることを特徴とする請求項1に記載の半導体装置。
- 前記第1の金属と前記第2の金属の仕事関数は4.0eVから4.2eVの間であることを特徴とする請求項2に記載の半導体装置。
- 前記第1の金属と前記第2の金属の仕事関数は5.0eVから5.2eVの間であることを特徴とする請求項2に記載の半導体装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014527412A JP5670605B2 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
PCT/JP2013/051599 WO2014115305A1 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2013/051599 WO2014115305A1 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2014115305A1 true WO2014115305A1 (ja) | 2014-07-31 |
Family
ID=51227120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2013/051599 WO2014115305A1 (ja) | 2013-01-25 | 2013-01-25 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5670605B2 (ja) |
WO (1) | WO2014115305A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017064793A1 (ja) * | 2015-10-15 | 2017-04-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
WO2017085788A1 (ja) * | 2015-11-17 | 2017-05-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及び半導体装置の製造方法 |
JP2017191944A (ja) * | 2017-05-24 | 2017-10-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9024376B2 (en) | 2013-01-25 | 2015-05-05 | Unisantis Electronics Singapore Pte. Ltd. | Vertical transistor with dielectrically-isolated work-function metal electrodes surrounding the semiconductor pillar |
JP5980288B2 (ja) * | 2014-10-09 | 2016-08-31 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172164A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | 半導体装置 |
JP2012004473A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
-
2013
- 2013-01-25 JP JP2014527412A patent/JP5670605B2/ja active Active
- 2013-01-25 WO PCT/JP2013/051599 patent/WO2014115305A1/ja active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008172164A (ja) * | 2007-01-15 | 2008-07-24 | Toshiba Corp | 半導体装置 |
JP2012004473A (ja) * | 2010-06-21 | 2012-01-05 | Renesas Electronics Corp | 半導体装置及び半導体装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017064793A1 (ja) * | 2015-10-15 | 2017-04-20 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置 |
JPWO2017064793A1 (ja) * | 2015-10-15 | 2017-10-12 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
US10490681B2 (en) | 2015-10-15 | 2019-11-26 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device |
WO2017085788A1 (ja) * | 2015-11-17 | 2017-05-26 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッド | 半導体装置及び半導体装置の製造方法 |
JPWO2017085788A1 (ja) * | 2015-11-17 | 2017-11-16 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置及び半導体装置の製造方法 |
US10396197B2 (en) | 2015-11-17 | 2019-08-27 | Unisantis Electronics Singapore Pte. Ltd. | Semiconductor device and method for producing semiconductor device |
JP2017191944A (ja) * | 2017-05-24 | 2017-10-19 | ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2014115305A1 (ja) | 2017-01-26 |
JP5670605B2 (ja) | 2015-02-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9837503B2 (en) | Transistor having metal electrodes surrounding a semiconductor pillar body and corresponding work-function-induced source/drain regions | |
JP5670605B2 (ja) | 半導体装置 | |
JP5752810B2 (ja) | 半導体装置 | |
US9954099B1 (en) | Transistor structure | |
JP5654184B1 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5954597B2 (ja) | 半導体装置 | |
JP5676807B1 (ja) | 半導体装置 | |
JP6250210B2 (ja) | 半導体装置 | |
JP6129387B2 (ja) | 半導体装置 | |
JP5897676B2 (ja) | 半導体装置 | |
JP6082489B2 (ja) | 半導体装置 | |
JP5917672B2 (ja) | 半導体装置 | |
JP6527839B2 (ja) | 半導体装置 | |
JP6527835B2 (ja) | 半導体装置 | |
JP6527831B2 (ja) | 半導体装置 | |
JP5911948B2 (ja) | 半導体装置 | |
JP5980288B2 (ja) | 半導体装置 | |
JP6114434B2 (ja) | 半導体装置 | |
JP5833214B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
WO2017085788A1 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6159777B2 (ja) | 半導体装置の製造方法、及び、半導体装置 | |
JP5926423B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
ENP | Entry into the national phase |
Ref document number: 2014527412 Country of ref document: JP Kind code of ref document: A |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 13873041 Country of ref document: EP Kind code of ref document: A1 |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 13873041 Country of ref document: EP Kind code of ref document: A1 |