JPWO2017085788A1 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2017085788A1
JPWO2017085788A1 JP2016572338A JP2016572338A JPWO2017085788A1 JP WO2017085788 A1 JPWO2017085788 A1 JP WO2017085788A1 JP 2016572338 A JP2016572338 A JP 2016572338A JP 2016572338 A JP2016572338 A JP 2016572338A JP WO2017085788 A1 JPWO2017085788 A1 JP WO2017085788A1
Authority
JP
Japan
Prior art keywords
metal
semiconductor layer
insulating film
gate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016572338A
Other languages
English (en)
Other versions
JP6267369B2 (ja
Inventor
舛岡　富士雄
富士雄 舛岡
広記 中村
広記 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisantis Electronics Singapore Pte Ltd
Original Assignee
Unisantis Electronics Singapore Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Unisantis Electronics Singapore Pte Ltd filed Critical Unisantis Electronics Singapore Pte Ltd
Publication of JPWO2017085788A1 publication Critical patent/JPWO2017085788A1/ja
Application granted granted Critical
Publication of JP6267369B2 publication Critical patent/JP6267369B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とする。基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とすることにより上記課題を解決する。

Description

本発明は半導体装置及び半導体装置の製造方法に関する。
半導体集積回路、なかでもＭＯＳトランジスタを用いた集積回路は、高集積化の一途を辿っている。この高集積化に伴って、その中で用いられているＭＯＳトランジスタはナノ領域まで微細化が進んでいる。ＭＯＳトランジスタの微細化が進むと、リーク電流の抑制が困難であり、必要な電流量確保の要請から回路の占有面積をなかなか小さくできない、といった問題があった。この様な問題を解決するために、基板に対してソース、ゲート、ドレインが垂直方向に配置され、ゲートが柱状半導体層を取り囲む構造のＳｕｒｒｏｕｎｄｉｎｇ Ｇａｔｅ Ｔｒａｎｓｉｓｔｏｒ（ＳＧＴ）が提案された（例えば、特許文献１、特許文献２、特許文献３）。
柱状半導体層形成後に、ゲート電極を形成することが提案されている。（例えば、特許文献４）。しかしながら、柱状半導体層が細くなったとき、柱状半導体層を立てることができるか不明である。
また、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴが提案されている（例えば特許文献５）。特許文献５においては単体のＳＧＴの構造が示されている。
また、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴが提案されている（例えば特許文献６）。特許文献６においては、基板上に形成されたフィン状半導体層と、前記フィン状半導体層の周囲に形成された第１の絶縁膜と、前記第１の絶縁膜の周囲に形成された第１の金属膜と、前記フィン状半導体層上に形成された柱状半導体層と、を有し、前記フィン状半導体層上部と前記第１の金属膜とが接続されることを特徴とする半導体装置が示されている。本構成において、フィン状半導体層上部とフィン状半導体層を第１の絶縁膜を介して取り巻く第１の金属とを接続する構造が必要である。
特開平２−７１５５６号公報 特開平２−１８８９６６号公報 特開平３−１４５７６１号公報 特開２０１５−１８８１１５号公報 特開２０１５−１９１０３号公報 特開２０１５−５７８５２号公報
そこで、本発明は、ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とする。
本発明の半導体装置は、基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とする。
また、前記第１の金属は第１の仕事関数を有し、前記第１の金属と前記柱状半導体層下部との間で第１の仕事関数差を有することを特徴とする。
また、前記第２の金属は第１の仕事関数を有し、前記第２の金属と前記柱状半導体層上部との間で第１の仕事関数差を有することを特徴とする。
また、前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする。
また、前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする。
また、前記平面状半導体層を取り巻く素子分離絶縁膜を有し、前記第１の金属は前記素子分離絶縁膜上に延在することを特徴とする。
また、前記平面状半導体層上部に拡散層を有することを特徴とする。
また、前記柱状半導体層上部に拡散層を有することを特徴とする。
また、基板上に形成された平面状半導体層上に第１の金属を形成し、前記第１の金属上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属からなるゲート材を形成し、前記ゲート材上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の金属を形成し、前記第２の金属上に第３の絶縁膜を形成し、前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、前記第１の孔の側面にゲート絶縁膜を形成し、前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とする。
本発明によれば、ゲートを形成後、柱状半導体層を形成する半導体装置の製造方法もしくは、高速動作を可能とする半導体装置を提供することを目的とすることができる。
基板上に形成された平面状半導体層と、前記平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を取り囲むゲート絶縁膜と、前記ゲート絶縁膜を取り巻く第１の金属と、前記第１の金属は前記平面状半導体層上部に接するのであって、前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、前記ゲートは前記第１の金属と電気的に絶縁するのであって、前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、前記第２の金属は前記ゲートと電気的に絶縁するのであって、前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することにより、トランジスタを金属と半導体との仕事関数差によって形成する構造を持つＳＧＴを形成することができ、前記第１の金属は前記平面状半導体層上面に接触することを特徴とすることにより、第１の金属に接触する部分の平面状半導体層上面は、第１の金属層の金属と半導体との仕事関数差により、ｎ型半導体層として機能する領域もしくはｐ型半導体層として機能する領域となるから、前記第１の金属は前記柱状半導体層の下部と電気的に接続することができる。また、第１の金属と柱状半導体層の下部との間はゲート絶縁膜を隔てたのみであるから、第１の金属と柱状半導体層の下部との間を低抵抗化することができる。すなわち、寄生抵抗を小さくすることができる。
また、第１の金属は素子分離絶縁膜上に延在することにより、第１の金属は金属であるから、柱状半導体層下部と第１の金属に接続されるコンタクトとの間を低抵抗化することができる。
また、基板上に形成された平面状半導体層上に第１の金属を形成し、前記第１の金属上に第１の絶縁膜を形成し、前記第１の絶縁膜上に金属からなるゲート材を形成し、前記ゲート材上に第２の絶縁膜を形成し、前記第２の絶縁膜上に第２の金属を形成し、前記第２の金属上に第３の絶縁膜を形成し、前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、前記第１の孔の側面にゲート絶縁膜を形成し、前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とすることにより、ゲートを形成後、柱状半導体層を形成することができる。
また、柱状半導体層をエピタキシャル成長させる前に、第１の金属と金属からなるゲート材と第２の金属は、平面状半導体層と第１の絶縁膜と第２の絶縁膜と第３の絶縁膜とゲート絶縁膜により覆われているため、柱状半導体層に対する金属汚染を低減することができる。
（Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の製造方法の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。 （Ａ）は本発明に係る半導体装置の平面図である。（Ｂ）は（Ａ）のＸ−Ｘ’面での断面図である。
以下、本発明の実施形態に係る半導体装置を、図２１を参照しながら説明する。本実施例の半導体層は、シリコン層であることが好ましい。また、半導体層は、ＳｉＧｅ、Ｇｅ、ＣといったＩＶ族の半導体としてもよい。また、半導体層はＩＩＩ族とＩＶ族の化合物半導体としてもよい。
基板１０１上に形成された平面状半導体層１０３と、前記平面状半導体層１０３上に形成された柱状半導体層１１４と、前記柱状半導体層１１４を取り囲むゲート絶縁膜１１３と、前記ゲート絶縁膜１１３を取り巻く第１の金属１０４と、前記第１の金属１０４は前記平面状半導体層１０３上部に接するのであって、前記第１の金属１０４より上の位置に形成され前記ゲート絶縁膜１１３を取り巻くゲート１０７と、前記ゲート１０７は前記第１の金属１０４と電気的に絶縁するのであって、前記ゲート１０７より上の位置に形成され前記ゲート絶縁膜１１３を取り巻く第２の金属１０９と、を有し、前記第２の金属１０９は前記ゲート１０７と電気的に絶縁するのであって、前記第２の金属１０９の上部は前記柱状半導体層１１４上部と電気的に接続することを特徴とする。ここでは、前記第２の金属１０９の上部は金属１１７を介して柱状半導体層１１４上部と接続している。前記平面状半導体層上部に拡散層を有していてもよい。また、前記柱状半導体層上部に拡散層を有していてもよい。
ゲート絶縁膜１１３は酸化膜、窒化膜、酸窒化膜、高誘電体膜のどれか、もしくは酸化膜、窒化膜、酸窒化膜、高誘電体膜のどれか一つを少なくとも含むことが好ましい。また、ゲート１０７は金属からなることが好ましい。ゲート１０７の金属は、トランジスタとして機能する仕事関数を有することが好ましい。
また、前記第１の金属１０４は第１の仕事関数を有し、前記第１の金属１０４と前記柱状半導体層１１４下部との間で第１の仕事関数差を有することが好ましい。
また、前記第２の金属１０９は第１の仕事関数を有し、前記第２の金属１０９と前記柱状半導体層１１４上部との間で第１の仕事関数差を有することが好ましい。
また、前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることが好ましい。このとき、例えば半導体がシリコンであるとき、ｎ型シリコンの仕事関数４．０５ｅＶの近傍であるため、第１の金属１０４と第２の金増１０９に囲まれた領域はｎ型シリコンとして機能する。例えば、タンタルとチタンの化合物（ＴａＴｉ）や窒化タンタル（ＴａＮ）が好ましい。
また、前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることが好ましい。このとき、例えば半導体がシリコンであるとき、ｐ型シリコンの仕事関数５．１５ｅＶの近傍であるため、第１の金属１０４と第２の金増１０９に囲まれた領域はｐ型シリコンとして機能する。例えば、ルテニウム（Ｒｕ）や窒化チタン（ＴｉＮ）が好ましい。
第１の金属１０４に接触する部分の平面状半導体層１０３上面は、第１の金属層１０４の金属と半導体との仕事関数差により、ｎ型半導体層として機能する領域もしくはｐ型半導体層として機能する領域となるから、前記第１の金属１０４は前記柱状半導体層１１４の下部と電気的に接続することができる。また、第１の金属１０４と柱状半導体層１１４の下部との間はゲート絶縁膜１１３を隔てたのみであるから、第１の金属１０４と柱状半導体層１１４の下部との間を低抵抗化することができる。すなわち、寄生抵抗を小さくすることができる。
また、前記平面状半導体層１０３を取り巻く素子分離絶縁膜１０２を有し、前記第１の金属１０４は前記素子分離絶縁膜１０２上に延在することを特徴とする。第１の金属１０４は金属であるから、柱状半導体層１１４下部と第１の金属１０４に接続されるコンタクトとの間を低抵抗化することができる。また、第１の金属１０４自身を下部配線として用いることもできる。
以下、本発明の実施形態に係る半導体装置の製造方法を、図１〜図２１を参照しながら説明する。
図１に示すように、基板１０１上に形成された平面状半導体層１０３上に第１の金属１０４を堆積する。平面状半導体層１０３の周囲に素子分離絶縁膜１０２が形成されている。平面状半導体層上部に拡散層を形成しておいてもよい。
図２に示すように、第１の金属１０４上に、レジスト１０５を形成する。
図３に示すように、第１の金属１０４をエッチングする。
図４に示すように、レジスト１０５を除去する。
図５に示すように、第１の金属１０４上に第１の絶縁膜１０６を形成する。
図６に示すように、第１の絶縁膜１０６上に金属からなるゲート材１０７を形成し、ゲート材１０７上に第２の絶縁膜１０８を形成し、第２の絶縁膜１０８上に第２の金属１０９を形成し、第２の金属１０９上に第３の絶縁膜１１０を形成する。
図７に示すように、第１の孔を形成するためのレジスト１１１を形成する。
図８に示すように、第３の絶縁膜１１０と第２の金属１０９と第２の絶縁膜１０８と金属からなるゲート材１０７と第１の絶縁膜１０６と第１の金属１０４に柱状半導体層を形成するための第１の孔１１２を形成する。
図９に示すように、レジスト１１１を除去する。
図１０に示すように、ゲート絶縁膜１１３を堆積する。
図１１に示すように、ゲート絶縁膜１１３をエッチングし、第１の孔１１２の側面にゲート絶縁膜１１３を形成する。柱状半導体層をエピタキシャル成長させる前に、第１の金属１０４と金属からなるゲート材１０７と第２の金属１０９は、平面状半導体層１０３と第１の絶縁膜１０６と第２の絶縁膜１０８と第３の絶縁膜１１０とゲート絶縁膜１１３により覆われているため、柱状半導体層に対する金属汚染を低減することができる。
図１２に示すように、第１の孔１１２に平面状半導体層１０３から半導体層をエピタキシャル成長させることにより柱状半導体層１１４を形成する。以上により、ゲートを形成後、柱状半導体層を形成することができる。この後、柱状半導体層上部に拡散層を形成してもよい。
図１３に示すように、ゲート配線を形成するためのレジスト１１５を形成する。
図１４に示すように、第３の絶縁膜１１０、第２の金属１０９、第２の絶縁膜１０８、ゲート材１０７をエッチングし、ゲート１０７を形成する。ゲート１０７は柱状半導体層１１４の周辺のゲート電極とゲート電極に接続するゲート配線からなる。
図１５に示すように、レジスト１１５を除去する。
図１６に示すように、層間絶縁膜１１６を形成する。
図１７に示すように、柱状半導体層１１４上部と第３の絶縁膜１１０と層間絶縁膜１１６上部とゲート絶縁膜１１３上部を除去する。
図１８に示すように、金属１１７を形成する。
図１９に示すように、金属１１７を加工するためのレジスト１１８を形成する。
図２０に示すように、金属１１７と第２の金属１０９をエッチングする。
図２１に示すように、レジスト１１８を除去する。この後、コンタクト工程を行い、金属配線工程を行ってもよい。以上により、本発明の実施形態に係る半導体装置の製造方法が示された。
なお、本発明は、本発明の広義の精神と範囲を逸脱することなく、様々な実施形態及び変形が可能とされるものである。また、上述した実施形態は、本発明の一実施例を説明するためのものであり、本発明の範囲を限定するものではない。
例えば、上記実施例において、ｐ型（ｐ+型を含む。）とｎ型（ｎ+型を含む。）とをそれぞれ反対の導電型とした半導体装置も当然に本発明の技術的範囲に含まれる。
１０１．基板
１０２．素子分離絶縁膜
１０３．平面状半導体層
１０４．第１の金属
１０５．レジスト
１０６．第１の絶縁膜
１０７．ゲート、ゲート材
１０８．第２の絶縁膜
１０９．第２の金属
１１０．第３の絶縁膜
１１１．レジスト
１１２．第１の孔
１１３．ゲート絶縁膜
１１４．柱状半導体層
１１５．レジスト
１１６．層間絶縁膜
１１７．金属
１１８．レジスト

Claims (9)

  1. 基板上に形成された平面状半導体層と、
    前記平面状半導体層上に形成された柱状半導体層と、
    前記柱状半導体層を取り囲むゲート絶縁膜と、
    前記ゲート絶縁膜を取り巻く第１の金属と、
    前記第１の金属は前記平面状半導体層上部に接するのであって、
    前記第１の金属より上の位置に形成され前記ゲート絶縁膜を取り巻くゲートと、
    前記ゲートは前記第１の金属と電気的に絶縁するのであって、
    前記ゲートより上の位置に形成され前記ゲート絶縁膜を取り巻く第２の金属と、を有し、
    前記第２の金属は前記ゲートと電気的に絶縁するのであって、
    前記第２の金属の上部は前記柱状半導体層上部と電気的に接続することを特徴とする半導体装置。
  2. 前記第１の金属は第１の仕事関数を有し、前記第１の金属と前記柱状半導体層下部との間で第１の仕事関数差を有することを特徴とする請求項１に記載の半導体装置。
  3. 前記第２の金属は第１の仕事関数を有し、前記第２の金属と前記柱状半導体層上部との間で第１の仕事関数差を有することを特徴とする請求項１に記載の半導体装置。
  4. 前記第１の仕事関数は、４．０ｅＶから４．２ｅＶの間であることを特徴とする請求項２、３に記載の半導体装置。
  5. 前記第１の仕事関数は、５．０ｅＶから５．２ｅＶの間であることを特徴とする請求項２、３に記載の半導体装置。
  6. 前記平面状半導体層を取り巻く素子分離絶縁膜を有し、
    前記第１の金属は前記素子分離絶縁膜上に延在することを特徴とする請求項１に記載の半導体装置。
  7. 前記平面状半導体層上部に拡散層を有することを特徴とする請求項１に記載の半導体装置。
  8. 前記柱状半導体層上部に拡散層を有することを特徴とする請求項１に記載の半導体装置。
  9. 基板上に形成された平面状半導体層上に第１の金属を形成し、
    前記第１の金属上に第１の絶縁膜を形成し、
    前記第１の絶縁膜上に金属からなるゲート材を形成し、
    前記ゲート材上に第２の絶縁膜を形成し、
    前記第２の絶縁膜上に第２の金属を形成し、
    前記第２の金属上に第３の絶縁膜を形成し、
    前記第３の絶縁膜と前記第２の金属と前記第２の絶縁膜と前記金属からなるゲート材と前記第１の絶縁膜と前記第１の金属に柱状半導体層を形成するための第１の孔を形成し、
    前記第１の孔の側面にゲート絶縁膜を形成し、
    前記第１の孔に前記平面状半導体層から半導体層をエピタキシャル成長させることにより柱状半導体層を形成することを特徴とする半導体装置の製造方法。
JP2016572338A 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法 Active JP6267369B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/082254 WO2017085788A1 (ja) 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2017085788A1 true JPWO2017085788A1 (ja) 2017-11-16
JP6267369B2 JP6267369B2 (ja) 2018-01-24

Family

ID=58718535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016572338A Active JP6267369B2 (ja) 2015-11-17 2015-11-17 半導体装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10396197B2 (ja)
JP (1) JP6267369B2 (ja)
WO (1) WO2017085788A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269915B2 (en) * 2017-04-24 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical MOS transistor and fabricating method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251825A1 (en) * 2007-04-10 2008-10-16 Kyungpook National University Industry-Academic Cooperation Foundation Pillar-type field effect transistor having low leakage current
JP2009182318A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置およびその製造方法
WO2013175557A1 (ja) * 2012-05-21 2013-11-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US20140209998A1 (en) * 2013-01-25 2014-07-31 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
WO2014115305A1 (ja) * 2013-01-25 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US20150236086A1 (en) * 2014-02-19 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3057661B2 (ja) 1988-09-06 2000-07-04 株式会社東芝 半導体装置
JP2703970B2 (ja) 1989-01-17 1998-01-26 株式会社東芝 Ｍｏｓ型半導体装置
JP2950558B2 (ja) 1989-11-01 1999-09-20 株式会社東芝 半導体装置
KR100406578B1 (ko) * 2001-12-29 2003-11-20 동부전자 주식회사 반도체 소자의 제조방법
US8598650B2 (en) 2008-01-29 2013-12-03 Unisantis Electronics Singapore Pte Ltd. Semiconductor device and production method therefor
JP6014726B2 (ja) 2008-02-15 2016-10-25 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置及びその製造方法
JP5031809B2 (ja) * 2009-11-13 2012-09-26 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP2013021274A (ja) * 2011-07-14 2013-01-31 Toshiba Corp 半導体装置
JP5670606B1 (ja) * 2013-11-22 2015-02-18 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置、及び半導体装置の製造方法
JP5954597B2 (ja) 2014-09-22 2016-07-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置
JP5833214B2 (ja) 2014-11-19 2015-12-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置の製造方法、及び、半導体装置
US9997463B2 (en) * 2015-07-01 2018-06-12 Stmicroelectronics, Inc. Modular interconnects for gate-all-around transistors
WO2017061050A1 (ja) * 2015-10-09 2017-04-13 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
JP6200103B2 (ja) * 2015-10-15 2017-09-20 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドＵｎｉｓａｎｔｉｓ Ｅｌｅｃｔｒｏｎｉｃｓ Ｓｉｎｇａｐｏｒｅ Ｐｔｅ Ｌｔｄ． 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080251825A1 (en) * 2007-04-10 2008-10-16 Kyungpook National University Industry-Academic Cooperation Foundation Pillar-type field effect transistor having low leakage current
JP2009182318A (ja) * 2008-01-29 2009-08-13 Unisantis Electronics Japan Ltd 半導体装置およびその製造方法
WO2013175557A1 (ja) * 2012-05-21 2013-11-28 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US20140209998A1 (en) * 2013-01-25 2014-07-31 Unisantis Electronics Singapore Pte. Ltd. Semiconductor device
WO2014115305A1 (ja) * 2013-01-25 2014-07-31 ユニサンティス エレクトロニクス シンガポール プライベート リミテッド 半導体装置
US20150236086A1 (en) * 2014-02-19 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structures and methods for multi-level work function

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10269915B2 (en) * 2017-04-24 2019-04-23 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical MOS transistor and fabricating method thereof

Also Published As

Publication number Publication date
JP6267369B2 (ja) 2018-01-24
WO2017085788A1 (ja) 2017-05-26
US20180122940A1 (en) 2018-05-03
US10396197B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
JP5752810B2 (ja) 半導体装置
JP5670605B2 (ja) 半導体装置
JP6200103B2 (ja) 半導体装置
JP6267369B2 (ja) 半導体装置及び半導体装置の製造方法
JP6114434B2 (ja) 半導体装置
JP5954597B2 (ja) 半導体装置
JP5676807B1 (ja) 半導体装置
JP5833214B2 (ja) 半導体装置の製造方法、及び、半導体装置
JP6527839B2 (ja) 半導体装置
JP5926423B2 (ja) 半導体装置
JP6527835B2 (ja) 半導体装置
JP6527831B2 (ja) 半導体装置
JP6250210B2 (ja) 半導体装置
JP6129387B2 (ja) 半導体装置
JP6317507B2 (ja) 半導体装置
JP5917672B2 (ja) 半導体装置
JP5897676B2 (ja) 半導体装置
JP6082489B2 (ja) 半導体装置
JP5911948B2 (ja) 半導体装置
JP5980288B2 (ja) 半導体装置
JP6294511B2 (ja) 半導体装置の製造方法及び半導体装置
JP6159777B2 (ja) 半導体装置の製造方法、及び、半導体装置
US8816445B2 (en) Power MOSFET device with a gate conductor surrounding source and drain pillars

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6267369

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250