TWI408754B - 使用選擇式磊晶成長製造橫向接面場效電晶體的方法 - Google Patents
使用選擇式磊晶成長製造橫向接面場效電晶體的方法 Download PDFInfo
- Publication number
- TWI408754B TWI408754B TW098111991A TW98111991A TWI408754B TW I408754 B TWI408754 B TW I408754B TW 098111991 A TW098111991 A TW 098111991A TW 98111991 A TW98111991 A TW 98111991A TW I408754 B TWI408754 B TW I408754B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- semiconductor material
- mask
- conductivity type
- region
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 60
- 230000005669 field effect Effects 0.000 title abstract description 4
- 239000000463 material Substances 0.000 claims abstract description 155
- 239000004065 semiconductor Substances 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 230000000873 masking effect Effects 0.000 claims description 6
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 5
- 229910052799 carbon Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims 2
- 238000005468 ion implantation Methods 0.000 abstract description 8
- 206010073306 Exposure to radiation Diseases 0.000 abstract 1
- 229910003468 tantalcarbide Inorganic materials 0.000 description 9
- 238000010586 diagram Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 238000001878 scanning electron micrograph Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 210000005056 cell body Anatomy 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- NFFIWVVINABMKP-UHFFFAOYSA-N methylidynetantalum Chemical compound [Ta]#C NFFIWVVINABMKP-UHFFFAOYSA-N 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 210000004027 cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
本申請案大體上關於製造半導體裝置的方法。
半導體裝置(例如MOSFET與JFET)通常係使用離子植入技術來製造。不過，MOSFET卻可能會有和氧化物閘極層相關聯的可靠度及效能問題。和MOSFET不同的係，經離子植入的JFET裝置則可以使用自我對準製程來製造並且可被設計成讓它們不會有氧化物界面問題。不過，離子植入卻會遺留可能影響裝置效能的殘餘破壞。此外，p型植入層的電阻性會大於SiC中的磊晶成長p型層。植入還可能會造成不陡峭的p-n接面，其可能會讓精確決定的關鍵裝置參數難以確定。
據此，仍然需要不含離子植入之製造半導體裝置(例如JFET)的改良方法。
本發明提供一種方法，其包括：經由第一遮罩中的一或多個開口來選擇式蝕刻第一層半導體材料，用以形成上表面被該第一遮罩覆蓋之第一與第二分開的半導體材料隆起區，其中，該第一層半導體材料係位於一第二層半導體材料上，該第二層半導體材料係位於一第三層半導體材料上，該第三層半導體材料係位於一半導體基板上，其中，該等第一層半導體材料與第二層半導體材料為第一導電類型，其中，該第三層半導體材料為和第一導電類型不同的第二導電類型，其中，蝕刻會在該等第一與第二分開隆起區旁邊和之間的區域中曝露出該第二層半導體材料，且其中，該第一遮罩包括一位於該第一半導體層上的再成長遮罩材料層以及一位於該再成長遮罩材料層上的蝕刻遮罩材料層，在該等第一與第二分開隆起區之間的區域中的第二層半導體材料上沉積一第二遮罩；蝕穿該第二層半導體材料與該第三層半導體材料，用以露出該等第一遮罩與第二遮罩旁邊的區域中的基板；移除該第二遮罩，俾使露出該等分開隆起區之間的區域；移除該蝕刻遮罩材料層，俾使該等分開隆起區的上表面會被該再成長遮罩材料覆蓋；在該等第一與第二分開隆起區之間的區域上以及在該等第一與第二分開隆起區旁邊的基板上磊晶成長一或多層第二導電類型的半導體材料；移除該再成長遮罩材料；在該等第一與第二分開隆起區上，在該等第一與第二分開隆起區之間的區域上，以及在該等第一與第二分開隆起區旁邊的一或多層第二導電類型的半導體材料上的閘極區上沉積一第三遮罩；在該第三遮罩旁邊的區域中蝕穿該等一或多層第二導電類型的半導體材料；以及移除該第三遮罩。
本發明還提供一種藉由上面提出的方法所製成的半導體裝置。
本發明還提供一種方法，其包括：經由第一遮罩中的一或多個開口來選擇式蝕刻一再成長遮罩材料層，用以形成具有一上表面和多個側壁的一分開的半導體材料隆起區，其中，該再成長遮罩材料層係位於一第一層半導體材料上，該第一層半導體材料係位於一第二層半導體材料上，該第二層半導體材料係位於一第三層半導體材料上，該第三層半導體材料係位於一基板上，其中，該第二層半導體材料為第一導電類型，且其中，該等第一層半導體材料與第三層半導體材料為和第一導電類型不同的第二導電類型，且其中，蝕刻包括蝕穿該再成長遮罩材料層與該第一層半導體材料，用以露出該第一遮罩旁邊區域中的下方第二層半導體材料；移除該第一遮罩，俾使該分開隆起區的上表面會被該再成長遮罩材料覆蓋；在該分開隆起區的側壁上以及在該分開隆起區旁邊的第二層半導體材料上磊晶成長一或多層第一導電類型的半導體材料；以及從該分開隆起區的上表面處移除該再成長遮罩材料。
本發明還提供一種藉由上面提出的方法所製成的半導體裝置。
本文會提出本教示內容的前述與其它特點。
為達解釋本說明書的目的，除非特別提及或是在「及/或」的用法明顯不適合的地方，否則，本文中「或」的用法具有「及/或」的意義。除非特別提及或是在「一或多個」的用法明顯不適合的地方，否則，本文中「一」的用法具有「一或多個」的意義。「包括(comprise、comprises、comprising)」以及「包含(include、includes、including)」的用法可互換使用而且不具有限制的用意。再者，在一或多個實施例的說明使用到「包括」用詞的地方，熟習本技術的人士便會瞭解，於某些特定的實例中，可能會使用「基本上由...所組成」及/或「由...所組成」的語言來替代說明該或該等實施例。還應該瞭解的係，於某些實施例中，步驟的順序或是用於實施特定作動的順序並不重要，只要本教示內容仍保持可運作即可。再者，於某些實施例中，可能會同時進行二或多個步驟或作動。
本發明會說明製造半導體裝置(例如橫向接面場效電晶體(JFET))的方法。該等方法包含經由一再成長遮罩材料中的開口來進行選擇式磊晶，用以形成該裝置的閘極區或是源極/汲極區。該裝置可以由寬能帶間隙的半導體材料(例如SiC)所製成。該再成長遮罩材料可能係TaC。
本文所述的方法能夠省略可能會導致可能影響裝置效能之殘餘破壞的離子植入的需求。此外，使用離子植入所製成的裝置可能還會有漸進式或不陡峭的p-n接面。和使用離子植入所製成之裝置不同的係，具有完全磊晶層的積體電路會有陡峭的p-n接面。在本文所述的方法中，會使用相同的遮罩來界定裝置的閘極區和源極/汲極區。此自我對準的製程因而允許精確控制裝置維度，而不需要關鍵的再對準步驟。
下面的說明為利用寬能帶間隙的半導體材料(例如SiC)來製造橫向接面場效電晶體(JFET)以達製造積體電路之目的的方法。本文所述的方法會運用半導體材料的選擇式磊晶再成長，其會使用一再成長遮罩(舉例來說，TaC遮罩)來隔絕磊晶成長至特定的區域。選擇式磊晶再成長可以用來形成該裝置的閘極層或源極/汲極層。本文所述之方法能夠省略離子植入的需求。
根據某些實施例，可以使用一選擇式再成長技術來形成一電晶體的p+
閘極區。於此裝置中，n+
源極/汲極層係成長在通道層的頂端，其會被選擇式回蝕至該通道層用以形成該等源極/汲極區，並且接著會成長該p型閘極層。此完全磊晶方式運用使用一遮罩(舉例來說，TaC)的自我對準選擇式再成長技術，用以避免在該等源極/汲極區上再成長p型材料。
圖1中所示的係具有選擇式成長閘極的橫向JFET的概略剖面圖。如圖1中所示，該裝置包括一形成在n-
層14之上的多個隆起n+
區12，該n-
層14係形成在一p-
層16之上，該p-
層16則係形成在一基板18之上。如圖1中所示，該裝置還包括一p型閘極區，其包括介於該等隆起n+
區之間的一p-
層28與一p+
層30。雖然圖1中顯示兩個p型層；不過，該裝置亦可以使用單一p型層來製造。又，如圖1中所示，多個歐姆接點34會被形成在該等n+
區之上而多個最終金屬層38會被形成在該等歐姆接點34之上，用以形成該等源極與汲極接點。
Li等人在材料科學論壇(Materials Science Forum)，第457至460冊(2004年)，第185至188頁中所發表的「使用高溫遮罩在4H-SiC基板上選擇式成長4H-SiC(Selective Growth of 4H-SiC on 4H-SiC Substrates using a High Temperature Mask)」中已經說明過使用TaC遮罩的選擇式再成長。該份公開技術已藉由在一碳層之上沉積一鉭層並且接著在真空中進行退火以便讓該等兩個層進行反應而發展出變化。於一沒有任何緩衝或通道層的n+
基板上使用此項技術已成功地達成選擇式再成長。圖2A與2B中所示的係一n+
基板上的選擇式成長p型SiC的SEM剖面，其閘極寬度垂直於主平面(圖2A)[也就是，在(11
00)方向中]及平行於主平面(圖2B)[也就是，在(112
0)方向中]。
前面提及的技術係用來製造具有再成長p型閘極的裝置。圖3A所示的便係此裝置的概略示意圖，其為一LJFET裝置之佈局的概略示意圖，其包含該裝置之剖面的SEM影像。圖3B所示的係具有一再成長p型閘極之裝置的SEM剖面影像，圖中顯示出介於n+
源極與汲極接點區之間的再成長p型閘極，其中，閘極的長度(LG
)為0.9微米。
圖4所示的係使用完全磊晶製程所製成且閘極長度(LG
)為0.8微米而閘極寬度(WG
)為200微米的橫向JFET裝置在8個不同的閘極至源極電壓(Vgs)數值處的汲極電流(Id)與汲極至源極電壓(Vds)的函數關係圖。
根據某些實施例，可以使用選擇式再成長技術來形成裝置的源極/汲極區。圖5所示的便係具有選擇式成長源極/汲極區之裝置的磊晶層的概略剖面圖。使用源極/汲極區之選擇式再成長能夠減少或消弭該裝置中的界面陷捕效應。
具有再成長源極/汲極區的裝置可以藉由下面方式製成：於一通道層的頂端成長一p型閘極層；沉積一層再成長遮罩材料(舉例來說，TaC)；在該層再成長遮罩材料上圖案化一乾式蝕刻遮罩材料；乾式蝕穿該再成長遮罩層和下方的p型SiC閘極層，蝕至該通道層；移除該蝕刻遮罩；以及接著於該外露的通道層上方和該p+
閘極磊晶層的側壁上再成長n+
源極/汲極層。為增強裝置的效能，可以在該外露的通道層上和該p+
閘極磊晶層的側壁上再成長一n-
層與一n+
層。該n-
層能夠在n+
與p+
材料之間提供一漂移區，俾使能夠達到足夠的阻隔電壓。依此方式，可以遮擋該通道，使其不會受到界面陷捕的影響，而不會犧牲阻隔電壓。
圖6A至6Q所示的係製造具有選擇式再成長閘極區之裝置的方法，圖中顯示出該裝置在製造過程中各步驟期間的俯視圖與剖面圖兩者。
如圖6A中所示，一p-
緩衝層16、一n-
緩衝層14、以及一n+
帽蓋層12會被成長在一基板18之上。基板18可能係一半絕緣(SI)的基板(舉例來說，半絕緣的SiC)。
接著，會利用一再成長遮罩材料20與一蝕刻遮罩材料22來圖案化該裝置的源極與汲極區，如圖6B中的俯視圖和圖6C中的剖面圖所示。示範性再成長遮罩材料包含，但是並不受限於TaC與C。
該裝置中未被遮罩的部分接著會被蝕除至該通道層，如圖6D中的俯視圖和圖6E中的剖面圖所示。某些裝置的通道可能會被更深入蝕除，用以讓臨界電壓具有更大的正值。在進行額外蝕刻之前，空乏模式裝置可能會藉由於它們的頂端圖案化一光阻(PR)遮罩而被遮擋避免受到額外蝕刻。
接著，一光阻(PR)蝕刻遮罩24會在該裝置的主動通道區上方被圖案化，如圖6F中的俯視圖和圖6G中的剖面圖所示。
該裝置中未被遮罩的部分接著會被乾式蝕除至該S1基板且該PR遮罩與蝕刻遮罩會被剝除，如圖6H中的俯視圖和圖6I中的剖面圖所示。不過，磊晶再成長遮罩20則會被留在正確的地方。
接著會再成長p-
磊晶層28與p+
磊晶層30，如圖6J中的俯視圖和圖6K中的剖面圖所示。如上面所提，亦可藉由僅成長一p+
層而非p-
層和p+
層來製造裝置。該p-
層可被加入用以提高最大源極/汲極(S/D)至閘極(G)崩潰電壓。理想上，磊晶材料不會於此步驟期間被成長在該再成長遮罩上。不過，對SiC裝置來說，多晶SiC卻可能會形成在該再成長遮罩上。藉由氧化(舉例來說，在管狀熔爐中進行)且接著進行濕式蝕刻便可移除該多晶SiC。
該再成長遮罩20接著便會被剝除，光阻遮罩32會被圖案化用以覆蓋該裝置的閘極區、閘極觸墊區、源極區、以及汲極區，而已再成長的p+
層30和已再成長的p-
層(若存在的話)接著便會被乾式蝕穿，用以隔絕該等裝置，如圖6L中的俯視圖和圖6M中的剖面圖所示。
該光阻遮罩32接著會被剝除，且一歐姆金屬34會在該裝置的閘極區、源極區、以及汲極區上被圖案化且被退火，如圖6N中的俯視圖和圖6O中的剖面圖所示。
一場氧化物36接著會被沉積，該等觸墊視窗會在該場氧化物36中被蝕穿並且會沉積互連金屬38，如圖6P中的俯視圖和圖6Q中的剖面圖所示。
圖7A至7E所示的係製造具有選擇式再成長源極/汲極區之裝置的方法。
如圖7A中所示，一p+
層40會形成在一n-
層14之上，該n-
層14會形成在一p+
層41之上，該p+
層41會形成在一基板18之上。如圖7B中所示，一再成長遮罩層42會被形成在該p+
層40之上而一乾式蝕刻遮罩44會在該再成長遮罩層42上被圖案化。該再成長遮罩層42和下方的p+
層40接著便會被蝕穿，以便露出下方的n-
層14，如圖7C中所示。該n-
層14會形成該裝置的通道。藉由蝕穿該p+
層40所形成的分開隆起p+
區會界定該裝置的閘極。接著會移除乾式蝕刻遮罩44，如圖7D中所示。一n-
層46與一n+
層48接著會被再成長於該p+
區40旁邊的外露n-
層上方以及該p+
區40的側壁上，如圖7E中所示。接著，會移除該再成長遮罩42，如圖7F中所示。
下面表格中提出上面所述裝置中各層的示範性厚度與摻雜濃度。下面提供的厚度與摻雜濃度僅為示範性，而不具有限制用意。
雖然上面說明的係SiC半導體裝置；不過，亦可以使用其它半導體材料來製造該裝置。舉例來說，該裝置的半導體材料可能係任何寬能帶間隙的半導體材料，其包含，但是並不受限於SiC、GaN、或是GaAs。
碳化矽有許多(也就是，超過200)不同變型的結晶(多型晶體)。最重要的如下：3C-SiC(立方單元胞體，閃鋅礦)；2H-SiC；4H-SiC；6H-SiC(六角單元胞體，纖維鋅礦)；15R-SiC(斜方六面單元胞體)。對電力裝置來說，4H多型晶體會比較受到注目，因為其有較高的電子移動率。雖然以4H-SiC為較佳；不過，應該瞭解的係，本發明亦可應用至其它寬能帶間隙半導體材料(例如砷化鎵和氮化鎵)所製成之本文所述的裝置與積體電路，並且，舉例來說，亦可應用至其它多型晶體的碳化矽。
雖然上面及圖式中說明的係具有p型閘極的裝置；不過，使用上面所述的方法亦可製造具有n型閘極的裝置。
該裝置中的各層可以使用已知技術利用施體或受體材料來摻雜該等層而形成。SiC的示範性施體材料包含氮與磷。氮為SiC的較佳施體材料。用於摻雜SiC的示範性受體材料包含硼與鋁。鋁為SiC的較佳受體材料。然而，上面的材料僅為示範性，而可被摻雜至該半導體材料中的任何受體與施體材料皆可以使用。
再成長遮罩所使用的材料可能係TaC或C。亦可以使用其它材料。舉例來說，倘若運用低溫磊晶製程的話，則可以使用SiO2
作為再成長遮罩材料。上面的再成長遮罩材料的範例僅為示範性，而不具有限制用意。可以以被再成長的材料類型和該再成長製程期間所運用的條件(舉例來說，溫度)為基礎來選擇合宜的再成長遮罩材料。
本文所述之裝置中各層的摻雜程度與厚度可加以改變，用以產生具有特殊應用所希特徵的裝置。同樣地，亦可以改變該裝置中各種特徵元件的維度，用以產生具有特殊應用所希特徵的裝置。
可藉由於一合宜基板上進行磊晶成長來形成該裝置中的各層。該等層可能會於磊晶成長期間被摻雜。
前面的詳細說明雖然已經教示本發明的原理，其已提供範例以達解釋的目的；不過，熟習本技術的人士在閱讀本揭示內容後便會瞭解，可以對其形式與細節進行各種改變，其並不會脫離本發明的真實範疇。
12．．．隆起n+
區
14．．．n-
層
16．．．p-
層
18．．．基板
20．．．再成長遮罩材料
22‧‧‧蝕刻遮罩材料
24‧‧‧光阻(PR)蝕刻遮罩
28‧‧‧p-
層
30‧‧‧P+
層
32‧‧‧光阻遮罩
34‧‧‧歐姆接點
36‧‧‧光阻遮罩
38‧‧‧最終金屬層
40‧‧‧p-
層
41‧‧‧P+
層
42‧‧‧再成長遮罩層
44‧‧‧乾式蝕刻遮罩
46‧‧‧n-
層
48‧‧‧N+
層
LG
‧‧‧閘極的長度
Lg
‧‧‧閘極長度
Wg
‧‧‧閘極寬度
Vgs
‧‧‧閘極至源極電壓
Vds
‧‧‧汲極至源極電壓
熟習本技術的人士便會瞭解，下面所述的圖式僅具有解釋的目的。該等圖式並不具有限制本教示內容之範疇的任何意義。
圖1所示的係具有選擇式成長p型閘極區的橫向JFET裝置的概略剖面圖。
圖2A與2B所示的係於形成在垂直於主平面(圖2A)[也就是，在(11
00)方向中]及平行於主平面(圖2B)[也就是，在(112
0)方向中]的n型基板中的溝槽之中磊晶再成長p型材料的剖面SEM影像。
圖3A所示的係LJFET裝置之佈局的概略示意圖，其包含該裝置之剖面的SEM影像。
圖3B所示的係具有一再成長p型閘極之裝置的SEM剖面影像，圖中顯示出介於n+
源極與汲極接點區之間的再成長p型閘極，其中，閘極的長度(LG
)為0.9微米。
圖4所示的係使用完全磊晶製程所製成且閘極長度(LG
)為0.8微米而閘極寬度(WG
)為200微米的橫向JFET裝置在8個不同的閘極至源極電壓(Vgs)數值處的汲極電流(Id)與汲極至源極電壓(Vds)的函數關係圖。
圖5所示的係透過選擇式再成長該等源極/汲極區所製成的JFET裝置的概略剖面圖。
圖6A至6Q所示的係製造具有選擇式再成長閘極區之裝置的方法，圖中顯示出該裝置在製造過程中各步驟期間的俯視圖與剖面圖兩者的概略示意圖。
圖7A至7F所示的係製造具有選擇式再成長源極/汲極區之裝置的方法，圖中顯示出製造過程中各步驟期間的概略剖面圖。
12．．．隆起n+
區
14．．．n-
層
16．．．p-
層
18．．．基板
28．．．p-
層
30．．．P+
層
34．．．歐姆接點
38．．．最終金屬層
Claims (29)
- 一種製造半導體裝置的方法，其包括：經由第一遮罩中的一或多個開口來選擇式蝕刻第一層半導體材料，用以形成上表面被該第一遮罩覆蓋之第一與第二分開的半導體材料隆起區，其中，該第一層半導體材料係位於一第二層半導體材料上，該第二層半導體材料係位於一第三層半導體材料上，該第三層半導體材料係位於一半導體基板上，其中，該等第一層半導體材料與第二層半導體材料為第一導電類型，其中，該第三層半導體材料為和第一導電類型不同的第二導電類型，其中，蝕刻會在該等第一與第二分開隆起區旁邊和之間的區域中露出該第二層半導體材料，且其中，該第一遮罩包括一位於該第一半導體層上的再成長遮罩材料層以及一位於該再成長遮罩材料層上的蝕刻遮罩材料層，在該等第一與第二分開隆起區之間的區域中的第二層半導體材料上沉積一第二遮罩；蝕穿該第二層半導體材料與該第三層半導體材料，用以露出該等第一遮罩與第二遮罩旁邊的區域中的基板；移除該第二遮罩，俾使露出該等分開隆起區之間的區域；移除該蝕刻遮罩材料層，俾使該等分開隆起區的上表面會被該再成長遮罩材料覆蓋；在該等第一與第二分開隆起區之間的區域上以及在該等第一與第二分開隆起區旁邊的基板上磊晶成長一或多層 第二導電類型的半導體材料；移除該再成長遮罩材料；在該等第一與第二分開隆起區上，在該等第一與第二分開隆起區之間的區域上，以及在該等第一與第二分開隆起區旁邊該等一或多層第二導電類型的半導體材料的閘極區上沉積一第三遮罩；在該第三遮罩旁邊的區域中蝕穿一或多層該等第二導電類型的半導體材料；以及移除該第三遮罩。
- 如申請專利範圍第1項之方法，其中，該第一層半導體材料的摻雜濃度高於該第二層半導體材料。
- 如申請專利範圍第1項之方法，其中，該第一導電類型的半導體材料為n型半導體材料，且其中，該第二導電類型的半導體材料為p型半導體材料。
- 如申請專利範圍第1項之方法，其中，該半導體材料為寬能帶間隙的半導體材料。
- 如申請專利範圍第1項之方法，其中，該基板為一半絕緣的基板。
- 如申請專利範圍第1項之方法，其中，該半導體材料為SiC。
- 如申請專利範圍第1項之方法，其中，該第二遮罩為一光阻遮罩。
- 如申請專利範圍第1項之方法，其中，該第三遮罩為一光阻遮罩。
- 如申請專利範圍第1項之方法，其進一步包括：在該等第一與第二分開區域上沉積歐姆金屬，用以形成源極歐姆接點與汲極歐姆接點，以及在該等一或多層p型半導體的閘極區上沉積歐姆金屬，用以形成閘極歐姆接點；以及退火該等源極歐姆接點、汲極歐姆接點、以及閘極歐姆接點。
- 如申請專利範圍第9項之方法，其進一步包括沉積一導電金屬層，用以接觸該等源極歐姆接點、閘極歐姆接點、以及汲極歐姆接點。
- 如申請專利範圍第1項之方法，其中，磊晶成長一或多層第二導電類型的半導體材料包括磊晶成長兩層第二導電類型的半導體材料，其中，該第一層的摻雜濃度低於該第二層。
- 如申請專利範圍第1項之方法，其中，該再成長遮罩材料包括TaC或C。
- 如申請專利範圍第12項之方法，其中，該再成長遮罩材料包括TaC，該方法進一步包括：在該第一層半導體材料上沉積一包括碳的層；在該包括碳的層上沉積一包括鉭的層；以及進行退火，用以形成該層再成長遮罩材料。
- 如申請專利範圍第1項之方法，其中，該第一遮罩包括Ti或Ni。
- 如申請專利範圍第1項之方法，其中，蝕穿該第一 層半導體材料用以露出下方第二層半導體材料進一步包括部分蝕入該第二層半導體材料之中。
- 如申請專利範圍第9項之方法，其中，該歐姆金屬為Ni。
- 一種藉由申請專利範圍第1項之方法製成的半導體裝置。
- 一種製造半導體裝置的方法，其包括：經由第一遮罩中的一或多個開口來選擇式蝕刻一再成長遮罩材料層，用以形成具有一上表面和多個側壁的一分開的半導體材料隆起區，其中，該再成長遮罩材料層係位於一第一層半導體材料上，該第一層半導體材料係位於一第二層半導體材料上，該第二層半導體材料係位於一第三層半導體材料上，該第三層半導體材料係位於一基板上，其中，該第二層半導體材料為第一導電類型，且其中，該等第一層半導體材料與第三層半導體材料為和第一導電類型不同的第二導電類型，且其中，蝕刻包括蝕穿該再成長遮罩材料層與該第一層半導體材料，用以露出該第一遮罩旁邊區域中的下方第二層半導體材料；移除該第一遮罩，俾使該分開隆起區的上表面會被該再成長遮罩材料覆蓋；在該分開隆起區的側壁上以及在該分開隆起區旁邊的第二層半導體材料上磊晶成長一或多層第一導電類型的半導體材料；以及從該分開隆起區的上表面處移除該再成長遮罩材料。
- 如申請專利範圍第18項之方法，其中，該第一導電類型的半導體材料為n型半導體材料，且其中，該第二導電類型的半導體材料為p型半導體材料。
- 如申請專利範圍第19項之方法，其中，該半導體材料為寬能帶間隙的半導體材料。
- 如申請專利範圍第18項之方法，其中，該半導體材料為SiC。
- 如申請專利範圍第18項之方法，其中，磊晶成長一或多層第一導電類型的半導體材料包括磊晶成長兩層第一導電類型的半導體材料，其中，該第一層的摻雜濃度低於該第二層。
- 如申請專利範圍第18項之方法，其中，該再成長遮罩材料包括TaC或C。
- 如申請專利範圍第23項之方法，其中，該再成長遮罩材料包括TaC，該方法進一步包括：在該第一層半導體材料上沉積一包括碳的層；在該包括碳的層上沉積一包括鉭的層；以及進行退火，用以形成該層再成長遮罩材料。
- 如申請專利範圍第18項之方法，其中，該第一遮罩包括Ti或Ni。
- 如申請專利範圍第18項之方法，其進一步包括：在該分開隆起區的上表面上沉積歐姆金屬，，用以形成閘極歐姆接點，以及在該分開隆起區旁邊的一或多層半導體材料上沉積歐姆金屬用以形成源極歐姆接點與汲極歐 姆接點；以及退火該等源極歐姆接點、汲極歐姆接點、以及閘極歐姆接點。
- 如申請專利範圍第26項之方法，其中，該歐姆金屬為Ni。
- 如申請專利範圍第26項之方法，其進一步包括沉積一導電金屬層，用以接觸該等源極歐姆接點、閘極歐姆接點、以及汲極歐姆接點。
- 一種藉由申請專利範圍第18項之方法製成的半導體裝置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/102,382 US7560325B1 (en) | 2008-04-14 | 2008-04-14 | Methods of making lateral junction field effect transistors using selective epitaxial growth |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201001563A TW201001563A (en) | 2010-01-01 |
| TWI408754B true TWI408754B (zh) | 2013-09-11 |
Family
ID=40846255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW098111991A TWI408754B (zh) | 2008-04-14 | 2009-04-10 | 使用選擇式磊晶成長製造橫向接面場效電晶體的方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7560325B1 (zh) |
| EP (1) | EP2277195A4 (zh) |
| JP (1) | JP2011517115A (zh) |
| KR (1) | KR20110007165A (zh) |
| CN (2) | CN102027583B (zh) |
| AU (1) | AU2009236500A1 (zh) |
| CA (1) | CA2721363A1 (zh) |
| TW (1) | TWI408754B (zh) |
| WO (1) | WO2009129049A2 (zh) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994548B2 (en) * | 2008-05-08 | 2011-08-09 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
| US8168486B2 (en) * | 2009-06-24 | 2012-05-01 | Intersil Americas Inc. | Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate |
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| TWI380377B (en) * | 2009-12-23 | 2012-12-21 | Intersil Inc | Methods for manufacturing enhancement-mode hemts with self-aligned field plate |
| JP4985757B2 (ja) * | 2009-12-25 | 2012-07-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP2011159714A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP5499744B2 (ja) * | 2010-02-05 | 2014-05-21 | 株式会社デンソー | 半導体装置およびその製造方法 |
| CN103094116A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 制作沟槽mos的工艺方法 |
| CN103094074B (zh) * | 2011-11-01 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| WO2013101004A1 (en) | 2011-12-28 | 2013-07-04 | Intel Corporation | Contact techniques and configurations for reducing parasitic resistance in nanowire transistors |
| US10312378B2 (en) * | 2017-01-30 | 2019-06-04 | QROMIS, Inc. | Lateral gallium nitride JFET with controlled doping profile |
| CN117976706A (zh) | 2019-09-17 | 2024-05-03 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
| CN110634747A (zh) * | 2019-10-21 | 2019-12-31 | 南京集芯光电技术研究院有限公司 | 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010019131A1 (en) * | 2000-03-06 | 2001-09-06 | Takehiko Kato | Field effect transistor and manufacturing method thereof |
| US6767783B2 (en) * | 2001-07-12 | 2004-07-27 | Mississippi State University-Research And Technology Corporation (Rtc) | Self-aligned transistor and diode topologies in silicon carbide through the use of selective epitaxy or selective implantation |
| US20060118813A1 (en) * | 2001-06-14 | 2006-06-08 | Sumitomo Electric Industries, Ltd. | Lateral junction field-effect transistor |
| US20060199312A1 (en) * | 2005-03-04 | 2006-09-07 | Christopher Harris | Method of manufacturing a vertical junction field effect transistor having an epitaxial gate |
| US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263664A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US7470967B2 (en) * | 2004-03-12 | 2008-12-30 | Semisouth Laboratories, Inc. | Self-aligned silicon carbide semiconductor devices and methods of making the same |
| CN100565908C (zh) * | 2004-07-08 | 2009-12-02 | 半南实验室公司 | 由碳化硅制造的单片垂直结场效应晶体管和肖特基势垒二极管及其制造方法 |
| US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| US7977154B2 (en) * | 2006-04-14 | 2011-07-12 | Mississippi State University | Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices |
| JP4926632B2 (ja) * | 2006-09-27 | 2012-05-09 | 東洋炭素株式会社 | タンタルと炭素結合物の製造方法、タンタルと炭素の傾斜組成構造及びタンタル−炭素複合体 |
| JP5169152B2 (ja) * | 2007-11-05 | 2013-03-27 | 住友電気工業株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-04-14 US US12/102,382 patent/US7560325B1/en not_active Expired - Fee Related
-
2009
- 2009-04-01 WO PCT/US2009/039107 patent/WO2009129049A2/en active Application Filing
- 2009-04-01 CN CN2009801175388A patent/CN102027583B/zh not_active Expired - Fee Related
- 2009-04-01 JP JP2011504062A patent/JP2011517115A/ja not_active Ceased
- 2009-04-01 KR KR1020107024904A patent/KR20110007165A/ko not_active Application Discontinuation
- 2009-04-01 AU AU2009236500A patent/AU2009236500A1/en not_active Abandoned
- 2009-04-01 CN CN201210359902.5A patent/CN102856387A/zh active Pending
- 2009-04-01 CA CA2721363A patent/CA2721363A1/en not_active Abandoned
- 2009-04-01 EP EP09733124.3A patent/EP2277195A4/en not_active Withdrawn
- 2009-04-10 TW TW098111991A patent/TWI408754B/zh not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010019131A1 (en) * | 2000-03-06 | 2001-09-06 | Takehiko Kato | Field effect transistor and manufacturing method thereof |
| US20060118813A1 (en) * | 2001-06-14 | 2006-06-08 | Sumitomo Electric Industries, Ltd. | Lateral junction field-effect transistor |
| US6767783B2 (en) * | 2001-07-12 | 2004-07-27 | Mississippi State University-Research And Technology Corporation (Rtc) | Self-aligned transistor and diode topologies in silicon carbide through the use of selective epitaxy or selective implantation |
| US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
| US20060199312A1 (en) * | 2005-03-04 | 2006-09-07 | Christopher Harris | Method of manufacturing a vertical junction field effect transistor having an epitaxial gate |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201001563A (en) | 2010-01-01 |
| KR20110007165A (ko) | 2011-01-21 |
| CN102027583B (zh) | 2012-09-19 |
| CN102027583A (zh) | 2011-04-20 |
| AU2009236500A1 (en) | 2009-10-22 |
| CA2721363A1 (en) | 2009-10-22 |
| EP2277195A4 (en) | 2013-11-06 |
| JP2011517115A (ja) | 2011-05-26 |
| EP2277195A2 (en) | 2011-01-26 |
| US7560325B1 (en) | 2009-07-14 |
| WO2009129049A2 (en) | 2009-10-22 |
| CN102856387A (zh) | 2013-01-02 |
| WO2009129049A3 (en) | 2010-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI408754B (zh) | 使用選擇式磊晶成長製造橫向接面場效電晶體的方法 | |
| JP5417585B2 (ja) | 広いバンドギャップの半導体材料における横型トレンチ電界効果トランジスタ、該トランジスタを製造する方法、および該トランジスタを組み込む集積回路 | |
| CN101416319B (zh) | 具有埋栅的垂直沟道结型场效应晶体管及其制造方法 | |
| JP5199072B2 (ja) | チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 | |
| JP3666280B2 (ja) | 炭化けい素縦形ｆｅｔおよびその製造方法 | |
| JP5428116B2 (ja) | 炭化ケイ素半導体装置および炭化ケイ素半導体装置の製造方法 | |
| JP5101273B2 (ja) | 自己整列型炭化ケイ素半導体デバイスおよびそのデバイスの作成方法 | |
| JP2000106371A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2008503894A (ja) | 炭化ケイ素デバイスおよびその作製方法 | |
| KR20120032531A (ko) | 이온주입 없이 ｖｊｆｅｔ와 ｂｊｔ를 제조하는 방법 및 그 장치 | |
| JP3939583B2 (ja) | 電界効果トランジスタの製造方法 | |
| WO2008018432A1 (fr) | Dispositif semi-conducteur au carbure de silicium et procédé pour le fabriquer | |
| JP2013530527A (ja) | 逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法 | |
| KR20080028430A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20040054479A (ko) | 반도체 장치 | |
| JP3496509B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| CN108335965B (zh) | SiC-MOSFET的制造方法 | |
| TWI587404B (zh) | 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法 | |
| CN116635984B (zh) | 半导体装置及其制造方法 | |
| JP2009088081A (ja) | Ｉｉｉ族窒化物半導体を用いた電界効果トランジスタ | |
| JPH11266012A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2002261279A (ja) | 半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |