JP2013530527A - 逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法 - Google Patents
逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法 Download PDFInfo
- Publication number
- JP2013530527A JP2013530527A JP2013512093A JP2013512093A JP2013530527A JP 2013530527 A JP2013530527 A JP 2013530527A JP 2013512093 A JP2013512093 A JP 2013512093A JP 2013512093 A JP2013512093 A JP 2013512093A JP 2013530527 A JP2013530527 A JP 2013530527A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- source
- semiconductor device
- raised
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 71
- 238000000034 method Methods 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 230000005669 field effect Effects 0.000 claims abstract description 11
- 238000002513 implantation Methods 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 28
- 239000007943 implant Substances 0.000 claims description 23
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 13
- 230000003647 oxidation Effects 0.000 claims description 8
- 238000007254 oxidation reaction Methods 0.000 claims description 8
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims 4
- 229910052710 silicon Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 46
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 17
- 229910010271 silicon carbide Inorganic materials 0.000 description 17
- 238000010586 diagram Methods 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 8
- 230000005684 electric field Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 230000003068 static effect Effects 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 238000001994 activation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
- H01L29/8083—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1066—Gate region of field-effect devices with PN junction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
- H01L29/66909—Vertical transistors, e.g. tecnetrons
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
【選択図】 図1A
Description
本出願は、2010年5月25日付で出願され、係属中である米国仮特許出願第61/347,928号の優先権を主張するものであり、その全体が参照により本明細書に組み込まれる。
Claims (47)
- 第1の導電型の半導体材料の基板層と、
前記基板層の上側表面上の前記第1の導電型の半導体材料のチャネル層であって、前記チャネル層が下側表面を備え、1つまたは複数の隆起領域は上側表面と第1の側壁と第2の側壁とを備え、前記下側表面に隣接する前記隆起領域の前記第1の側壁および前記第2の側壁は内向きにテーパー状であり、前記基板層の前記上側表面に対して垂直方向から少なくとも5°の角度を形成し、前記1つまたは複数の隆起領域が、前記第1の導電型の半導体材料の内側部分と、前記第1の導電型とは異なる第2の導電型の半導体材料の外側部分とを備え、前記外側部分が前記第1の側壁および前記第2の側壁に隣接している、チャネル層と、
隣接した隆起領域の前記外側部分に隣接し、それと連続する前記チャネル層の前記下側表面中の前記第2の導電型の半導体材料のゲート領域と、
前記1つまたは複数の隆起領域の前記上側表面上の前記第1の導電型の半導体材料のソース層と
を備える、半導体デバイスであって、
前記隆起領域の前記外側部分が前記ソース層に接触しないように、前記隆起領域の前記外側部分が前記ソース層からオフセットしている、
半導体デバイス。 - 前記ソース層よりもドーピング濃度が低い前記第1の導電型の半導体材料の領域によって、前記隆起領域の前記外側部分が前記ソース層からオフセットしている、請求項1に記載の半導体デバイス。
- 前記ソース層および前記隆起領域の前記外側部分はそれぞれ、ドーピング濃度が少なくとも1×1019cm-3である、請求項1に記載の半導体デバイス。
- 前記隆起領域の前記外側部分が、前記ソース層から0.5μm以下だけオフセットしている、請求項1に記載の半導体デバイス。
- 前記1つまたは複数の隆起領域の前記上側表面は、前記隆起領域の前記外側部分および前記内側部分を備え、前記隆起領域の前記内側部分上に前記ソース層があり、前記デバイスが、前記隆起領域の前記外側部分に隣接する前記隆起領域の前記上側表面上に酸化物をさらに備える、請求項1に記載の半導体デバイス。
- 前記1つまたは複数の隆起領域の前記上側表面に隣接する前記第1側壁および前記第2の側壁は、前記基板層の前記上側表面に対して垂直方向から5°未満の角度で配向される、請求項1に記載の半導体デバイス。
- 前記1つまたは複数の隆起領域の前記上側表面に隣接する前記第1側壁および前記第2の側壁は、前記基板層の前記上側表面に対して垂直方向から2°未満の角度で配向される、請求項1に記載の半導体デバイス。
- 前記チャネル層の前記下側表面に隣接する前記第1側壁および前記第2の側壁は内向きにテーパー状であり、前記基板層に近位の前記ゲート領域の下側表面と前記隆起領域の前記上側表面との間の距離の少なくとも1/2わたって、前記基板層の上側表面に対して垂直方向から少なくとも5°の角度を形成する、請求項1に記載の半導体デバイス。
- 前記基板に近位の前記チャネル層の前記表面と前記隆起領域の前記上側表面との間の垂直距離が0.5〜5μmであり、前記チャネル層のドーピング濃度が1×1016cm-3〜1×1018cm-3である、請求項1に記載の半導体デバイス。
- 前記基板は、厚さが100〜500μmであり、ドーピング濃度が1×1019〜5×l019cm-3である、請求項1に記載の半導体デバイス。
- 前記ソース層は、厚さが0.1〜1.0μmであり、ドーピング濃度が1×1018〜1×l020cm-3である、請求項1に記載の半導体デバイス。
- 前記隆起領域の前記外側部分および前記ゲート領域はそれぞれ、ドーピング濃度が5×l018〜1×1020cm-3である、請求項1に記載の半導体デバイス。
- 前記基板と前記チャネル層との間に前記第1の導電型の半導体材料のドリフト層をさらに備える、請求項1に記載の半導体デバイス。
- 前記ドリフト層は、厚さが5〜100μmであり、ドーピング濃度が1×1014〜2×1016cm-3である、請求項13に記載の半導体デバイス。
- 前記基板と前記チャネル層との間にバッファ層をさらに備える、請求項1に記載の半導体デバイス。
- 前記基板と前記ドリフト層との間にバッファ層をさらに備える、請求項13に記載の半導体デバイス。
- 前記バッファ層は、厚さが0.1〜1μmであり、ドーピング濃度が5×l017〜5×l018cm-3である、請求項16に記載の半導体デバイス。
- 前記バッファ層は、厚さが0.1〜1μmであり、ドーピング濃度が5×l017〜5×l018cm-3である、請求項15に記載の半導体デバイス。
- 前記デバイスが複数の隆起領域を備え、前記複数の隆起領域は細長く、フィンガーとして離間した関係で配列される、請求項1に記載の半導体デバイス。
- 第1の導電型の前記半導体材料はn型半導体材料であり、前記第2の導電型の前記半導体材料はp型半導体材料である、請求項1に記載の半導体デバイス。
- 前記半導体材料が広バンドギャップ半導体材料である、請求項1に記載の半導体デバイス。
- 前記半導体材料がSiCである、請求項1に記載の半導体デバイス。
- 前記デバイスが接合型電界効果トランジスタ(JFET)である、請求項1に記載の半導体デバイス。
- 前記チャネル層の前記下側表面上の第1のゲートコンタクトと、
前記ソース層上のソースコンタクトと、
前記チャネル層に対向する前記基板層上のドレインコンタクトと
をさらに備える、請求項1に記載の半導体デバイス。 - 請求項24に記載の半導体デバイスを備える回路。
- 前記回路が集積回路である、請求項25に記載の回路。
- 第1の導電型の半導体材料のチャネル層にイオンを選択的に注入して、前記第1の導電型とは異なる第2の導電型の半導体材料の注入ゲート領域を形成することであって、前記チャネル層が基板層の上側表面上にあり、前記チャネル層が下側表面と、第1の側壁および第2の側壁とを備える1つまたは複数の隆起領域を備え、前記下側表面に隣接する前記隆起領域の前記第1の側壁および前記第2の側壁は内向きにテーパー状であり、前記基板の前記上側表面に対して垂直方向から少なくとも5°の角度を形成し、前記1つまたは複数の隆起領域の前記上側表面上に前記第1の導電型の半導体材料のソース領域があり、前記ソース領域は、前記第1の側壁および前記第2の側壁に隣接する側壁と上側表面とを備え、前記ソース領域の前記上側表面上に注入マスクがあり、前記注入マスクは、前記側壁中、および前記チャネル層の前記下側表面中に形成され、前記注入マスクは、前記隆起領域の前記上側表面からオフセットしている、選択的に注入することと、
前記注入マスクを除去することと
を含む方法において、
前記側壁上の前記注入ゲート領域が前記ソース層に接触しないように、前記側壁上の前記注入ゲート領域が前記ソース層からオフセットしている、
方法。 - 選択的に注入する前には、前記隆起領域の前記側壁上、前記ソース領域の側面上、および前記注入マスクの側面上に注入ブロック層があり、前記方法が、選択的に注入した後に前記注入ブロック層を除去することをさらに備える、請求項27に記載の方法。
- 前記注入ブロック層がSiO2を備える、請求項28に記載の方法。
- 前記注入ブロック層は、前記隆起領域の前記側壁上に比べて前記注入マスクの前記側壁上で厚くなっている、請求項28に記載の方法。
- 選択的に注入する前に、前記隆起領域の前記側壁を酸化させて酸化側壁を形成することをさらに備え、前記ソース層よりもドーピング濃度が低い前記第1の導電型の半導体材料のオフセット領域によって、前記注入ゲート領域を前記隆起領域の前記上側表面からオフセットさせるように、前記酸化側壁が前記オフセット領域における注入を阻害する、請求項27に記載の方法。
- 前記注入マスクが前記側壁の上にかかるように、前記注入マスクの少なくとも一部分が前記ソース領域の前記上側表面よりも広い、請求項27に記載の方法。
- 前記注入マスクが、前記ソース領域に隣接する第1の材料の層と、前記第1の材料の前記層に隣接する前記第1の材料とは異なる第2の材料の層とを備え、前記第2の材料の横方向酸化速度が前記第1の材料よりも高く、前記方法は、前記第2の材料の前記層が前記側壁の上にかかるように、選択的に注入する前に前記注入マスクを酸化させることをさらに含む、請求項32に記載の方法。
- 前記第1の材料がSiO2であり、前記第2の材料がSi、GEまたはpoly−Siであるか、あるいは、前記第1の材料がSiNであり、前記第2の材料がGeである、請求項33に記載の方法。
- 前記注入マスクを1000°Cよりも低い温度で酸化させる、請求項33に記載の方法。
- 前記ソース領域の前記側面が前記ゲート領域よりも速く酸化し、前記方法は、選択的に注入した後に前記ソース領域および前記ゲート領域を酸化させることをさらに備え、前記ゲート領域から前記ソース層を離隔するように、酸化させることにより前記ソース層の前記側面を凹ませる、請求項27に記載の方法。
- 前記第1の導電型の前記半導体材料はn型半導体材料であり、前記第2の導電型の前記半導体材料はp型半導体材料である、請求項36に記載の方法。
- 前記ソース領域および/または前記ゲート領域のドーピング濃度が少なくとも1×1019である、請求項37に記載の方法。
- 前記イオンが、前記基板の前記上側表面に対して垂直方向から+/―2°の角度で前記チャネル層に注入される、請求項27に記載の方法。
- 前記1つまたは複数の隆起領域の前記上側表面に隣接する前記第1の側壁および前記第2の側壁が、前記基板層の前記上側表面に対して垂直方向から5°未満の角度で配向される、請求項27に記載の方法。
- 前記1つまたは複数の隆起領域の前記上側表面に隣接する前記第1の側壁および前記第2の側壁が、前記基板層の前記上側表面に対して垂直方向から2°未満の角度で配向される、請求項27に記載の方法。
- 前記基板と前記チャネル層の間に前記第1の導電型の半導体材料のドリフト層をさらに備える、請求項27に記載の方法。
- 前記基板と前記チャネル層との間にバッファ層をさらに備える、請求項27に記載の方法。
- 前記基板と前記ドリフト層の間にバッファ層をさらに備える、請求項42に記載の方法。
- 前記デバイスが複数の隆起領域を備え、前記複数の隆起領域は細長く、フィンガーとして離間した関係で配列される、請求項27に記載の方法。
- 前記第1の導電型の前記半導体材料はn型半導体材料であり、前記第2の導電型の前記半導体材料はp型半導体材料である、請求項27に記載の方法。
- 前記チャネル層の前記下側表面上にゲートコンタクトを形成することと、
前記ソース層上にソースコンタクトを形成することと、
前記チャネル層に対向する前記基板層上にドレインコンタクトを形成することと
をさらに含む、請求項27に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US34792810P | 2010-05-25 | 2010-05-25 | |
US61/347,928 | 2010-05-25 | ||
PCT/US2011/037275 WO2011149768A2 (en) | 2010-05-25 | 2011-05-20 | Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013530527A true JP2013530527A (ja) | 2013-07-25 |
JP2013530527A5 JP2013530527A5 (ja) | 2013-10-31 |
Family
ID=45004680
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013512093A Pending JP2013530527A (ja) | 2010-05-25 | 2011-05-20 | 逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法 |
Country Status (6)
Country | Link |
---|---|
US (2) | US8659057B2 (ja) |
EP (1) | EP2577735A4 (ja) |
JP (1) | JP2013530527A (ja) |
CN (1) | CN103038886A (ja) |
TW (1) | TW201208076A (ja) |
WO (1) | WO2011149768A2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7977713B2 (en) * | 2008-05-08 | 2011-07-12 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
US9006800B2 (en) * | 2011-12-14 | 2015-04-14 | Avogy, Inc. | Ingan ohmic source contacts for vertical power devices |
US20140145201A1 (en) * | 2012-11-29 | 2014-05-29 | Avogy, Inc. | Method and system for gallium nitride vertical jfet with separated gate and source |
KR102168936B1 (ko) | 2014-03-28 | 2020-10-22 | 인텔 코포레이션 | 수직 반도체 디바이스들을 위한 선택적으로 재성장된 상부 컨택트 |
US9935102B1 (en) * | 2016-10-05 | 2018-04-03 | International Business Machines Corporation | Method and structure for improving vertical transistor |
US11245027B2 (en) | 2020-03-10 | 2022-02-08 | International Business Machines Corporation | Bottom source/drain etch with fin-cut-last-VTFET |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09504656A (ja) * | 1994-07-01 | 1997-05-06 | ダイムラー−ベンツ アクチエンゲゼルシャフト | SiC製電界効果トランジスタ及びその製造方法 |
JP2004134547A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
JP2007128965A (ja) * | 2005-11-01 | 2007-05-24 | Renesas Technology Corp | スイッチング半導体装置及びその製造方法 |
US20080308838A1 (en) * | 2007-06-13 | 2008-12-18 | Mcnutt Ty R | Power switching transistors |
WO2010054073A2 (en) * | 2008-11-05 | 2010-05-14 | Semisouth Laboratories, Inc. | Vertical junction field effect transistors having sloped sidewalls and methods of making |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2984752A (en) | 1953-08-13 | 1961-05-16 | Rca Corp | Unipolar transistors |
JPS53121581A (en) | 1977-03-31 | 1978-10-24 | Seiko Instr & Electronics Ltd | Logical element of electrostatic inductive transistor |
US4364072A (en) | 1978-03-17 | 1982-12-14 | Zaidan Hojin Handotai Kenkyu Shinkokai | Static induction type semiconductor device with multiple doped layers for potential modification |
US4262296A (en) | 1979-07-27 | 1981-04-14 | General Electric Company | Vertical field effect transistor with improved gate and channel structure |
IT1138998B (it) * | 1980-03-17 | 1986-09-17 | Gte Laboratories Inc | Transistor a induzione statica con strutture di porta perfezionate |
US4403396A (en) | 1981-12-24 | 1983-09-13 | Gte Laboratories Incorporated | Semiconductor device design and process |
US4587540A (en) | 1982-04-05 | 1986-05-06 | International Business Machines Corporation | Vertical MESFET with mesa step defining gate length |
CH670173A5 (ja) * | 1986-06-03 | 1989-05-12 | Bbc Brown Boveri & Cie | |
US5429956A (en) | 1994-09-30 | 1995-07-04 | United Microelectronics Corporation | Method for fabricating a field effect transistor with a self-aligned anti-punchthrough implant channel |
US5592005A (en) | 1995-03-31 | 1997-01-07 | Siliconix Incorporated | Punch-through field effect transistor |
JP4027447B2 (ja) * | 1996-04-24 | 2007-12-26 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
US5903020A (en) | 1997-06-18 | 1999-05-11 | Northrop Grumman Corporation | Silicon carbide static induction transistor structure |
US5945701A (en) | 1997-12-19 | 1999-08-31 | Northrop Grumman Corporation | Static induction transistor |
US6362062B1 (en) * | 1999-09-08 | 2002-03-26 | Texas Instruments Incorporated | Disposable sidewall spacer process for integrated circuits |
US6816294B2 (en) | 2001-02-16 | 2004-11-09 | Electro Scientific Industries, Inc. | On-the-fly beam path error correction for memory link processing |
US6967372B2 (en) | 2001-04-10 | 2005-11-22 | Silicon Storage Technology, Inc. | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers |
US6891262B2 (en) | 2001-07-19 | 2005-05-10 | Sony Corporation | Semiconductor device and method of producing the same |
US6855970B2 (en) | 2002-03-25 | 2005-02-15 | Kabushiki Kaisha Toshiba | High-breakdown-voltage semiconductor device |
JP4122880B2 (ja) | 2002-07-24 | 2008-07-23 | 住友電気工業株式会社 | 縦型接合型電界効果トランジスタ |
US7138685B2 (en) * | 2002-12-11 | 2006-11-21 | International Business Machines Corporation | Vertical MOSFET SRAM cell |
JP4524735B2 (ja) | 2003-06-20 | 2010-08-18 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
US20050067630A1 (en) | 2003-09-25 | 2005-03-31 | Zhao Jian H. | Vertical junction field effect power transistor |
US7187021B2 (en) | 2003-12-10 | 2007-03-06 | General Electric Company | Static induction transistor |
US7407837B2 (en) | 2004-01-27 | 2008-08-05 | Fuji Electric Holdings Co., Ltd. | Method of manufacturing silicon carbide semiconductor device |
US7202528B2 (en) * | 2004-12-01 | 2007-04-10 | Semisouth Laboratories, Inc. | Normally-off integrated JFET power switches in wide bandgap semiconductors and methods of making |
WO2007001316A2 (en) | 2004-07-08 | 2007-01-04 | Semisouth Laboratories, Inc. | Monolithic vertical junction field effect transistor and schottky barrier diode fabricated from silicon carbide and method for fabricating the same |
US7279368B2 (en) | 2005-03-04 | 2007-10-09 | Cree, Inc. | Method of manufacturing a vertical junction field effect transistor having an epitaxial gate |
US20070029573A1 (en) | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
US20070148939A1 (en) | 2005-12-22 | 2007-06-28 | International Business Machines Corporation | Low leakage heterojunction vertical transistors and high performance devices thereof |
US8058683B2 (en) * | 2007-01-18 | 2011-11-15 | Samsung Electronics Co., Ltd. | Access device having vertical channel and related semiconductor device and a method of fabricating the access device |
US7763506B2 (en) * | 2007-09-10 | 2010-07-27 | Infineon Technologies Austria Ag | Method for making an integrated circuit including vertical junction field effect transistors |
US7994548B2 (en) | 2008-05-08 | 2011-08-09 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
US7977713B2 (en) * | 2008-05-08 | 2011-07-12 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
-
2011
- 2011-05-20 CN CN2011800367015A patent/CN103038886A/zh active Pending
- 2011-05-20 US US13/112,075 patent/US8659057B2/en active Active
- 2011-05-20 WO PCT/US2011/037275 patent/WO2011149768A2/en active Application Filing
- 2011-05-20 EP EP11787156.6A patent/EP2577735A4/en not_active Withdrawn
- 2011-05-20 JP JP2013512093A patent/JP2013530527A/ja active Pending
- 2011-05-24 TW TW100118051A patent/TW201208076A/zh unknown
-
2012
- 2012-09-13 US US13/613,453 patent/US20130011979A1/en not_active Abandoned
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09504656A (ja) * | 1994-07-01 | 1997-05-06 | ダイムラー−ベンツ アクチエンゲゼルシャフト | SiC製電界効果トランジスタ及びその製造方法 |
JP2004134547A (ja) * | 2002-10-10 | 2004-04-30 | Hitachi Ltd | 半導体装置 |
US20040135178A1 (en) * | 2002-10-10 | 2004-07-15 | Hidekatsu Onose | Semiconductor device |
JP2007128965A (ja) * | 2005-11-01 | 2007-05-24 | Renesas Technology Corp | スイッチング半導体装置及びその製造方法 |
US20080308838A1 (en) * | 2007-06-13 | 2008-12-18 | Mcnutt Ty R | Power switching transistors |
WO2008156674A1 (en) * | 2007-06-13 | 2008-12-24 | Northrop Grumman Systems Corporation | Improved power switching transistors |
WO2010054073A2 (en) * | 2008-11-05 | 2010-05-14 | Semisouth Laboratories, Inc. | Vertical junction field effect transistors having sloped sidewalls and methods of making |
Also Published As
Publication number | Publication date |
---|---|
TW201208076A (en) | 2012-02-16 |
WO2011149768A2 (en) | 2011-12-01 |
EP2577735A2 (en) | 2013-04-10 |
US20110291107A1 (en) | 2011-12-01 |
EP2577735A4 (en) | 2014-07-02 |
US20130011979A1 (en) | 2013-01-10 |
WO2011149768A3 (en) | 2012-04-05 |
US8659057B2 (en) | 2014-02-25 |
CN103038886A (zh) | 2013-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6707498B2 (ja) | シールドゲートを有する炭化珪素装置を形成する方法 | |
JP5209152B1 (ja) | 炭化珪素半導体素子およびその製造方法 | |
US7982224B2 (en) | Semiconductor device with silicon carbide epitaxial layer including dopant profiles for reducing current overconcentration | |
JP5735429B2 (ja) | スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法 | |
US9893176B2 (en) | Silicon-carbide trench gate MOSFETs | |
US20070007537A1 (en) | Semiconductor device | |
US20120205739A1 (en) | Semiconductor device and process for production thereof | |
US20110198616A1 (en) | Semiconductor device and method for manufacturing same | |
EP1965436B1 (en) | Silicon carbide self-aligned epitaxial mosfet and method of manufacturing thereof | |
CN111009470A (zh) | 具有SiC半导体本体的半导体器件和制造半导体器件的方法 | |
JP5196513B2 (ja) | 炭化珪素トランジスタ装置 | |
US8659057B2 (en) | Self-aligned semiconductor devices with reduced gate-source leakage under reverse bias and methods of making | |
KR20150076840A (ko) | 반도체 소자 및 그 제조 방법 | |
US20110147764A1 (en) | Transistors with a dielectric channel depletion layer and related fabrication methods | |
US20200176559A1 (en) | Method for Forming a Superjunction Transistor Device | |
JP2010027833A (ja) | 炭化珪素半導体装置およびその製造方法 | |
KR20040054479A (ko) | 반도체 장치 | |
JP3637052B2 (ja) | SiC−MISFET及びその製造方法 | |
JPH11266015A (ja) | 炭化珪素半導体装置の製造方法 | |
WO2015111177A1 (ja) | 半導体装置,パワーモジュール,電力変換装置,および鉄道車両 | |
KR102335328B1 (ko) | 반도체 소자의 제조 방법 | |
JP5424219B2 (ja) | 炭化珪素トランジスタ装置の製造方法 | |
JP2002261280A (ja) | 炭化珪素半導体装置 | |
JP7115145B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130909 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130909 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20131021 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131025 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20131118 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141014 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150421 |