JPH09504656A - ＳｉＣ製電界効果トランジスタ及びその製造方法 - Google Patents

ＳｉＣ製電界効果トランジスタ及びその製造方法

Info

Publication number
JPH09504656A
JPH09504656A JP8503657A JP50365796A JPH09504656A JP H09504656 A JPH09504656 A JP H09504656A JP 8503657 A JP8503657 A JP 8503657A JP 50365796 A JP50365796 A JP 50365796A JP H09504656 A JPH09504656 A JP H09504656A
Authority
JP
Japan
Prior art keywords
effect transistor
transistor according
field effect
groove
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8503657A
Other languages
English (en)
Other versions
JP3338058B2 (ja
Inventor
ローゼ，ヴェルナー
コレク，ヤーツェク
ニーマン，エッケハルト
ボース，アルフレート
Original Assignee
ダイムラー−ベンツ アクチエンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ダイムラー−ベンツ アクチエンゲゼルシャフト filed Critical ダイムラー−ベンツ アクチエンゲゼルシャフト
Publication of JPH09504656A publication Critical patent/JPH09504656A/ja
Application granted granted Critical
Publication of JP3338058B2 publication Critical patent/JP3338058B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H01L29/8083—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 ソース、ゲート、及びドレインコンタクトを有するSiCからなる電界効果トランジスタにおいて、ソースコンタクトは、半導体プレートの表面に設けられ、ドレインコンタクトは、前記半導体板の下側に設けられ、ゲートコンタクトは、溝状構造に設けられており、該溝状構造は、電界効果トランジスタのソース電極を環状に囲み、前記ゲートコンタクトは、溝の底の上で一緒に結合されている。

Description

【発明の詳細な説明】 SiC製電界効果トランジスタ及びその製造方法 説明 本発明は、請求項1記載の上位概念のSiC製電界効果トランジスタ及びその製造 方法に関する。 SiCは、大きなバンドギャップのために、高い電圧の場合に適しており、電界 効果トランジスタを高い電圧用に構成するための種々の提案がなされている。 シリコン技術では、刊行物B.Jayant Baliga著″Modern Power Devices″N.Y.1 987から、そこに記載されている″Surface-Gate Technology″を利用することが 公知である。パワー-JFETのゲート領域を製造するためには、プラナー技術を使 うことはあまり有利ではない。シリコン又はSiC技術を使うかどうかによらず、 マスクが精確に同じでない場合には、構成素子が通常の大きさでは、短絡してし まう。かと言って、良好な遮断能力に必要なように、構成素子の大きさを小さく するためには、上述の文献では、ゲートを埋め込むことが提案されている。容易 に分かるように、このようにゲートコンタクトを垂直の溝の内部に形成し、この 溝の壁部内に硼素を拡散するという構成は、技術的に有利である。殊に、ゲート コンタクトを金属コーティングによって設けることは、この金属が壁部に殆 ど析出しないようにして容易に行われ、それにより、別個にマスキングするステ ップを省くことができる。 当然、この技術を材料SiCにも転用することは望ましい。しかし、それには、 様々な難点がある。 1. ドーピング物質の拡散はできない。その理由は、通常の処理温度では、SiC 内に実際上拡散は行われないからである。 2. SiCでは、比較的高い臨界的電界強度が可能であるので、構造をファクタ5-1 0だけ小さくすることができる。相応のように横方向にスケーリングすることは 、マスク技術では限界がある。幾何学的なチャネル幅を相応に小さくすることが できない場合には、チャネル幅の狭幅化特性が劣化してしまう。 本発明の課題は、冒頭に記載した形式の電界効果トランジスタにおいて、でき る限り小さなゲート電圧によって、チャネル領域内の十分な狭幅化特性を達成す ることができるようにすることである。 この課題は、請求項1の特徴部に記載した要件によって解決される。 本発明の実施例及び本発明の電界効果トランジスタの製造方法は、従属請求項 に記載されている。 本発明の本質的技術思想は、構成素子が帯状構造でなく、回転対称に構成され る点にある。そうすることによって、溝底上の環状ゲートコンタクトのあらゆる 側面及び側壁から、チャネルを狭めることができる。 拡散はできないので、ドーピングは、有利にはイオン注入を用いて行なわれる。 これは、メサ型構成素子が斜めの側壁を有する場合、特に容易となる。斜めの側 壁にすることにより、ドーピングは、硼素又は他の3価のドーピング材をイオン 注入することによって容易に可能である。メサ型構成素子は、大きな出力を達成 するために並列に接続される。ゲートコンタクトは、ソースコンタクトがシリコ ンプレートの表面で行われ、ドレイン端子が裏面に取り付けられる。 次に、本発明について、図を用いて詳細に説明するる。 その際、 図1は、構成素子の実施例の平面図を示し、 図2は、製造方法を種々の形態で示し、 図3は、シミュレーション計算用の個別構成素子の簡略構造を示し、 図4は、シミュレーション計算の結果を2つの異なった幾何学的特性で示す。 本発明の有利な実施例（例えば、図1に中間段階が略示されている）では、構成 素子は6角形であり、例えば、約6μmの直径を有している。環状溝の側壁2が斜め のソースコンタクト1が得られる。溝3の底上のゲートコンタクト4は、個々の構 成素子を囲み、同時にその構成素子を結合している。 自動調整されるマスク処理を用いてのJFETの製造に ついて、図2を用いて詳細に説明する。この方法は、有利な実施例であるが、基 礎となる処理は、他の形式でも容易に実施することができ、例えば、基板Dとし てSiC又はシリコンプレートを使用することができる。 製造過程は、8個の個別ステップa〜hに分けられる。Epi層Ａ(約20μmの厚みの SiCからなる)は、基板D上に1016cm-3のドーピングが施されている。この基板は 、有利には、200-300μm厚SiCプレートから形成されており、1018cm-3のドナー でドーピングされている。SiC層の、基板に接している下側面は金属コーティン グされており、ドレイン電極（図示していない）を構成している。 層Bは、n+-ドーピングゾーンであり、本来の位置で成長又はイオン注入されて いる（N=1018cm-3）。 図2aには、酸化マスクCが示されており、この酸化マスクは、続けて形成され ており、この実施例では、約2μmの幅、1μm厚で、例えば、SiO2からなる。図2 の部分bには、直ぐ次のステップが示されている。まず、SiO2の構造が形成され 、これは、ウェットケミカルにより、酸化マスクCを少しアンダエッチングする ことによって行われる。次のステップでは、斜め溝のいわゆるRIE-処理が、ガス 混合気を用いて施される。このガス混合気は、Cl2/SiCl4/O2/Ar又はArの代わり にN2からなる。各濃度の数値を列で示すと、40/20/4.2/ 10sccmである。溝の深さは、約4〜5μmである。従って、溝は、直径のほぼ3倍で ある。 図2の部分cには、p+-イオン注入が示されている。これは、例えば、Al,B又は 他の3価の元素を用いて行われる。深さは、約0.5μmであり、E＜500keVのエネル ギでの複数回注入により得られる。注入は、上から、即ち、シリコンプレートの 表面に対して垂直方向から、又は、斜め方向から、ひっきりなしに回転させて行 うことができる。その際、溝壁の領域にドーピング領域2が形成され、底の領域 に領域3が形成される。 図2の部分dには、ゲートコンタクト4の金属コーティング部が示されている。 この金属コーティング部は、例えば、Ti,Ni,NiCr又は他の金属コーティング系の スパッタリングによって形成される。ショットキーコンタクトの形成は、領域2 をドーピングしないようにして簡単に行うことができる。 図2eには、いわゆるリフトオフ処理した結果が示されている。その際、溝壁の 金属層も除去され、場合によっては、付加的なエッチング処理を施した金属層も 除去される。 絶縁体5で溝を充填した状態が図2fに示されている。この充填のために、通常C VD-SiO2が使用される。 図2gには、酸化物5の表面を機械的に研磨した後のプレートが示されており、 その際、SiCの大きな硬度により自然に研磨の停止位置が与えられる。直ぐ次の ステップの金属のコンタクト形成を準備するために、場合によっては、エッチン グ過程を中間ステップとして挿入してもよい。酸化層がかなり平らであって、コ ンタクト用にドーピングされた層1をあまり越えない場合には、研磨しないで、 単にエッチングだけによる方法も可能である。この層1は、構造化により層Bから 形成された島から構成される。 最後のステップとして、ソースコンタクト6を作るために、極めて平坦な金属 被覆が行われる。 基本構成素子の、大きな平面状の並列接続体は、例えば、6角形構造（図1に示 されている）で達成される。溝内のゲートコンタクト4は、ここでは、細い線で 示されており、その際、外側に向かって、及び、そこでコンタクト路に案内され る。ソースコンタクトの形成は、極めて平坦に、半導体プレートの上側で行われ 、第3の端子（ドレイン端子）は、半導体プレートの下側に設けられる。 種々のパラメータを最適化するために、2kVの最大遮断電圧でのコンピュータ シミュレーションが行われる。図3に示した基本構成素子の電気特性曲線は、コ ンピュータシミュレーションを用いて求められる。回転対称の配列で著しく改善 される特性は、図4から分かる。1900Vの遮断電圧は、−10Vのゲート電圧の場合 に回転対称構造で得られる。状の幾何学的形状の場合には、図4の左側に示され ているように、−32Vのゲー ト電圧の場合ですら達成されない。 ドレイン電圧UD＜3Vの場合、シミュレーションから、オン抵抗Ron=0.013Ωcm2 が導出され、従って、この値は、同じ遮断性能のSi構成素子の場合よりもファク タ約100だけ小さい。最大電力密度100-200W/cm2の場合、それから、130〜180A/c m2の範囲の最大電流密度が得られる。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 9277−4Ｍ Ｈ０１Ｌ 21/265 Ｒ (72)発明者 ニーマン，エッケハルト ドイツ連邦共和国 Ｄ―63477 マインタ ール ヘッセンリング 23 (72)発明者 ボース，アルフレート ドイツ連邦共和国 Ｄ―55118 マインツ コルマルシュトラーセ 21

Claims (1)

  1. 【特許請求の範囲】 １． ソース、ゲート、及びドレインコンタクトを有するSiCからなる電界効 果トランジスタにおいて、ソースコンタクト(1)は、半導体プレートの表面に設 けられ、ドレインコンタクトは、前記半導体板の下側に設けられ、ゲートコンタ クト(4)は、溝状構造に設けられており、該溝状構造は、電界効果トランジスタ のソース電極を環状に囲み、前記ゲートコンタクト(4)は、溝の底の上で一緒に 結合されていることを特徴とする電界効果トランジスタ。 ２． 溝は、側壁(2)を有しており、該側壁は、水平に対して60〜90°の角度 である請求項1記載の電界効果トランジスタ。 ３． 溝の側壁(2)は、水平に対して70〜85°の角度である請求項1又は2記載 の電界効果トランジスタ。 ４． ドレイン(D)とソース(6)との間の層(A)の厚みは、3〜1000μmである請 求項1〜3までの1つに記載の電界効果トランジスタ。 ５． ソース(6)とドレイン(D)との間の層(A)の厚みは、3〜25μmである請求 項1〜4までの1つに記載の電界効果トランジスタ。 ６． ソース(6)とドレイン(D)との間の層(A)の厚みは、3〜100μmである請求 項1〜4までの1つに記載の電界効果トランジスタ。 ７． 溝の深さは、2〜10μmである請求項1〜6までの1つに記載の電界効果ト ランジスタ。 ８． 溝の深さは、4〜8μmである請求項1〜7までの1つに記載の電界効果トラ ンジスタ。 ９． SiCから、ソース、ドレイン、及びゲートコンタクトを有する、請求項1 記載の電界効果トランジスタを製造する方法において、 下側にドレイン電極が設けられた低オーミック基板上に、SiCからなるエピタキ シャル層が析出され、この層の表面にn+-ゾーン(B)が形成され、この層上にマス ク技術を用いて島状領域(1)がエッチングされ、ゲートコンタクト(4)は、金属化 によって製造され、マスク(C)が除去され、溝は、絶縁体(5)によって充填され、 研磨及び/又はエッチングによって、ソースのコンタクト部が設けられ、最後に ソースコンタクト(6)が形成される請求項1記載の電界効果トランジスタ。 １０． 溝壁(2)は、p+-イオン注入によりドーピングされる請求項９記載の電 界効果トランジスタ。 １１． マスク(C)が形成され、該マスクは、0.5〜3μmの構造幅によって形成 される請求項9又は10記載の電界効果トランジスタ。 １２． マスク(C)は、絶縁体から形成され、該絶縁体は、Si，O及び/又はNか ら形成されている請求項9〜11の1つに記載の電界効果トランジスタ。 １３． マスク(C)は、ウェットケミカルによりエ ッチングされ、若干アンダエッチングされる請求項9〜12の1つに記載の電界効果 トランジスタ。 １４．溝は、Cl2/SiCl4/O2/Ar又はArの代わりにN2からなるガス混合気を用い て、いわゆるRIE-処理を用いて形成され、その際、各ガスの濃度は、数値の列順 に40/20/4.2/1sccmである請求項1〜13の1つに記載の電界効果トランジスタ。 １５． エッチング処理は、溝の深さが2-10μm且つ幅が約3-10μmになるまで 実行される請求項1〜13の1つに記載の電界効果トランジスタ。 １６． 注入は、3価元素を用いてエネルギE＜2MeVで実行され、その際、イオ ンは、上からシリコンカーバイド表面に衝突する請求項10〜15の1つに記載の電 界効果トランジスタ。 １７． イオンが斜めに入る場合、半導体板が回転され、それにより、溝壁の 領域内に均等なドーピング領域が形成される請求項10〜16の1つに記載の電界効 果トランジスタ。 １８． 付加的なエッチング処理で、溝コンタクトの金属化によって形成され た薄い金属層が溝壁からエッチング除去される請求項1〜17の1つに記載の電界効 果トランジスタ。 １９． 溝は、CVD SiO2によって充填される請求項1〜18の1つに記載の電界効 果トランジスタ。 ２０． マスクは、ソース-コンタクト及び溝の6角 形構造が形成されるように構造化される請求項1〜19の1つに記載の電界効果トラ ンジスタ。
JP50365796A 1994-07-01 1995-06-27 ＳｉＣ製電界効果トランジスタの製造方法 Expired - Lifetime JP3338058B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4423068.0 1994-07-01
DE4423068A DE4423068C1 (de) 1994-07-01 1994-07-01 Feldeffekt-Transistoren aus SiC und Verfahren zu ihrer Herstellung
PCT/EP1995/002496 WO1996001500A1 (de) 1994-07-01 1995-06-27 FELDEFFEKT-TRANSISTOREN AUS SiC UND VERFAHREN ZU IHRER HERSTELLUNG

Publications (2)

Publication Number Publication Date
JPH09504656A true JPH09504656A (ja) 1997-05-06
JP3338058B2 JP3338058B2 (ja) 2002-10-28

Family

ID=6521994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50365796A Expired - Lifetime JP3338058B2 (ja) 1994-07-01 1995-06-27 ＳｉＣ製電界効果トランジスタの製造方法

Country Status (5)

Country Link
US (1) US5747831A (ja)
EP (1) EP0715771B1 (ja)
JP (1) JP3338058B2 (ja)
DE (2) DE4423068C1 (ja)
WO (1) WO1996001500A1 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164525A (ja) * 1998-11-30 2000-06-16 Denso Corp 炭化珪素半導体装置及びその製造方法
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP2011521446A (ja) * 2008-05-08 2011-07-21 セミサウス ラボラトリーズ， インコーポレーテッド 促進された導電性を有する非パンチスルー半導体チャネルを備えた半導体素子及び製法
JP2011527836A (ja) * 2008-07-10 2011-11-04 セミサウス ラボラトリーズ， インコーポレーテッド 伝導を高めた非パンチスルー半導体チャネルを有する半導体デバイス及びその製法
JP2011238831A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2012508455A (ja) * 2008-11-05 2012-04-05 セミサウス ラボラトリーズ， インコーポレーテッド スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法
JP2012169317A (ja) * 2011-02-10 2012-09-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2013513252A (ja) * 2009-12-08 2013-04-18 エスエス エスシー アイピー、エルエルシー 打込みされた側壁を有する半導体デバイスを製造する方法およびそれによって製造されたデバイス
JP2013530527A (ja) * 2010-05-25 2013-07-25 エスエス エスシー アイピー、エルエルシー 逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法
JP2013239757A (ja) * 2010-07-12 2013-11-28 Spp Technologies Co Ltd エッチング方法
JP2015028994A (ja) * 2013-07-30 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19611045C1 (de) * 1996-03-20 1997-05-22 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
US6180958B1 (en) * 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US5903020A (en) * 1997-06-18 1999-05-11 Northrop Grumman Corporation Silicon carbide static induction transistor structure
JP4192281B2 (ja) 1997-11-28 2008-12-10 株式会社デンソー 炭化珪素半導体装置
DE19840032C1 (de) * 1998-09-02 1999-11-18 Siemens Ag Halbleiterbauelement und Herstellungsverfahren dazu
GB9928285D0 (en) * 1999-11-30 2000-01-26 Koninkl Philips Electronics Nv Manufacture of trench-gate semiconductor devices
EP1143033B1 (en) * 2000-04-07 2004-09-01 Hoya Corporation Silicon carbide and method for producing the same
US6828609B2 (en) * 2001-11-09 2004-12-07 Infineon Technologies Ag High-voltage semiconductor component
US6819089B2 (en) 2001-11-09 2004-11-16 Infineon Technologies Ag Power factor correction circuit with high-voltage semiconductor component
JP2004134547A (ja) * 2002-10-10 2004-04-30 Hitachi Ltd 半導体装置
TWI278090B (en) * 2004-10-21 2007-04-01 Int Rectifier Corp Solderable top metal for SiC device
US7812441B2 (en) 2004-10-21 2010-10-12 Siliconix Technology C.V. Schottky diode with improved surge capability
US7834376B2 (en) * 2005-03-04 2010-11-16 Siliconix Technology C. V. Power semiconductor switch
US9419092B2 (en) * 2005-03-04 2016-08-16 Vishay-Siliconix Termination for SiC trench devices
US20060260956A1 (en) * 2005-05-23 2006-11-23 Bausch & Lomb Incorporated Methods for preventing or reducing interaction between packaging materials and polymeric articles contained therein
US8368165B2 (en) * 2005-10-20 2013-02-05 Siliconix Technology C. V. Silicon carbide Schottky diode
JP4939797B2 (ja) * 2005-11-01 2012-05-30 ルネサスエレクトロニクス株式会社 スイッチング半導体装置
US7808029B2 (en) * 2006-04-26 2010-10-05 Siliconix Technology C.V. Mask structure for manufacture of trench type semiconductor device
US9627552B2 (en) * 2006-07-31 2017-04-18 Vishay-Siliconix Molybdenum barrier metal for SiC Schottky diode and process of manufacture
US7800196B2 (en) * 2008-09-30 2010-09-21 Northrop Grumman Systems Corporation Semiconductor structure with an electric field stop layer for improved edge termination capability
US20110049532A1 (en) * 2009-08-28 2011-03-03 Microsemi Corporation Silicon carbide dual-mesa static induction transistor
US8519410B1 (en) 2010-12-20 2013-08-27 Microsemi Corporation Silicon carbide vertical-sidewall dual-mesa static induction transistor
JP5852863B2 (ja) * 2011-11-28 2016-02-03 株式会社日立製作所 ４ｈ−ＳｉＣ半導体素子及び半導体装置
US20230178636A1 (en) * 2020-04-20 2023-06-08 Pn Junction Semiconductor (hangzhou) Co., Ltd. Field effect transistor having same gate and source doping, cell structure, and preparation method

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4262296A (en) * 1979-07-27 1981-04-14 General Electric Company Vertical field effect transistor with improved gate and channel structure
US4941026A (en) * 1986-12-05 1990-07-10 General Electric Company Semiconductor devices exhibiting minimum on-resistance
US4947218A (en) * 1987-11-03 1990-08-07 North Carolina State University P-N junction diodes in silicon carbide
JPH01196873A (ja) * 1988-02-02 1989-08-08 Sharp Corp 炭化珪素半導体装置
US5391895A (en) * 1992-09-21 1995-02-21 Kobe Steel Usa, Inc. Double diamond mesa vertical field effect transistor
US5506421A (en) * 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
DE4310345C2 (de) * 1993-03-31 1995-07-27 Daimler Benz Ag Verfahren zum Trockenätzen von SiC
US5323040A (en) * 1993-09-27 1994-06-21 North Carolina State University At Raleigh Silicon carbide field effect device
US5396085A (en) * 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
JP4021015B2 (ja) * 1997-09-19 2007-12-12 内橋エステック株式会社 温度ヒュ−ズにおける可溶合金エレメントとリ−ド線との接合方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133587A (en) * 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JP2000164525A (ja) * 1998-11-30 2000-06-16 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2011521446A (ja) * 2008-05-08 2011-07-21 セミサウス ラボラトリーズ， インコーポレーテッド 促進された導電性を有する非パンチスルー半導体チャネルを備えた半導体素子及び製法
JP2011527836A (ja) * 2008-07-10 2011-11-04 セミサウス ラボラトリーズ， インコーポレーテッド 伝導を高めた非パンチスルー半導体チャネルを有する半導体デバイス及びその製法
JP2012508455A (ja) * 2008-11-05 2012-04-05 セミサウス ラボラトリーズ， インコーポレーテッド スロープの側壁を有する垂直接合型電界効果トランジスタ、及びその製造方法
JP2013513252A (ja) * 2009-12-08 2013-04-18 エスエス エスシー アイピー、エルエルシー 打込みされた側壁を有する半導体デバイスを製造する方法およびそれによって製造されたデバイス
JP2011238831A (ja) * 2010-05-12 2011-11-24 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
JP2013530527A (ja) * 2010-05-25 2013-07-25 エスエス エスシー アイピー、エルエルシー 逆方向バイアス下においてゲート−ソース漏れが低減された自己整合半導体デバイスおよび作製方法
JP2013239757A (ja) * 2010-07-12 2013-11-28 Spp Technologies Co Ltd エッチング方法
JP2012169317A (ja) * 2011-02-10 2012-09-06 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2015028994A (ja) * 2013-07-30 2015-02-12 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
JP3338058B2 (ja) 2002-10-28
EP0715771A1 (de) 1996-06-12
US5747831A (en) 1998-05-05
WO1996001500A1 (de) 1996-01-18
EP0715771B1 (de) 1999-09-01
DE4423068C1 (de) 1995-08-17
DE59506721D1 (de) 1999-10-07

Similar Documents

Publication Publication Date Title
JPH09504656A (ja) ＳｉＣ製電界効果トランジスタ及びその製造方法
JP4088033B2 (ja) 半導体装置
JP6848317B2 (ja) 半導体装置および半導体装置の製造方法
US7763504B2 (en) Method for manufacturing silicon carbide semiconductor device
JP3851776B2 (ja) パワーｍｏｓ素子及びｍｏｓ素子の製造方法
JP4702822B2 (ja) 終端構造及びトレンチ金属酸化膜半導体素子
US6512267B2 (en) Superjunction device with self compensated trench walls
US20030073270A1 (en) Method of fabricating SiC semiconductor device
US20070194364A1 (en) Diode
US20010045599A1 (en) Semiconductor device
KR101998716B1 (ko) 트랜치 소자들을 위한 집적된 게이트 런너 및 필드 임플란트 종단부
US20220157989A1 (en) Mosfet device with shielding region and manufacturing method thereof
JP3369388B2 (ja) 半導体装置
US20080227269A1 (en) Termination trench structure for mosgated device and process for its manufacture
CN115513297A (zh) 碳化硅平面mosfet器件及其制造方法
JP3372176B2 (ja) 半導体装置とその製造方法
JP3357804B2 (ja) 半導体装置とその製造方法
CN216450645U (zh) 半导体结构
US20210288180A1 (en) Techniques for fabricating charge balanced (cb) trench-metal-oxide-semiconductor field-effect transistor (mosfet) devices
CN114284348A (zh) 一种终端结构、制作方法以及功率器件
JPH1074939A (ja) パワーｍｏｓｆｅｔ
US6236083B1 (en) Power device
KR19990024988A (ko) 반절연 폴리실리콘막을 이용한 전력 반도체장치의 제조방법
JP2023549543A (ja) 縦型半導体素子およびその製造方法
WO2023247117A2 (en) Method for producing a semiconductor device and semiconductor device

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term