JP5199072B2 - チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 - Google Patents

チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 Download PDF

Info

Publication number
JP5199072B2
JP5199072B2 JP2008513462A JP2008513462A JP5199072B2 JP 5199072 B2 JP5199072 B2 JP 5199072B2 JP 2008513462 A JP2008513462 A JP 2008513462A JP 2008513462 A JP2008513462 A JP 2008513462A JP 5199072 B2 JP5199072 B2 JP 5199072B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
type
layer
channel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008513462A
Other languages
English (en)
Other versions
JP2008543048A (ja
Inventor
ケー．ダス ムリナル
ラフナー マイケル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cree Inc filed Critical Cree Inc
Publication of JP2008543048A publication Critical patent/JP2008543048A/ja
Application granted granted Critical
Publication of JP5199072B2 publication Critical patent/JP5199072B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0886—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Description

本発明は、パワーデバイスを作製する方法およびその結果得られるデバイスに関し、より詳細には、シリコンカーバイドパワーデバイスおよびシリコンカーバイドパワーデバイスの作製方法に関する。
パワーデバイスは、大電流を流し、かつ、高電圧を保持するために広く使用されている。最新のパワーデバイスは、一般に、単結晶シリコン半導体材料から作製される。広く使用されている１つのパワーデバイスは、パワー金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）である。パワーＭＯＳＦＥＴでは、制御信号が、ゲート電極に供給され、ゲート電極は、これに限定はしないが二酸化シリコンであってよい介在する絶縁体によって半導体表面から分離される。電流伝導は、バイポーラトランジスタ動作で使用される少数キャリア注入の存在無しで、多数キャリアの輸送によって起こる。パワーＭＯＳＦＥＴは、優れた安全動作エリアを提供することができ、また、ユニットセル構造において並列化されることができる。
当業者によく知られているように、パワーＭＯＳＦＥＴは、横型構造または縦型構造を含んでもよい。横型構造では、ドレイン、ゲート、およびソース端子は、基板の同じ表面上にある。対照的に、縦型構造では、ソースおよびドレインは、基板の反対表面上にある。
広く使用されている１つのシリコンパワーＭＯＳＦＥＴは、２重拡散プロセスを使用して作製される２重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）である。これらのデバイスにおいて、ｐベース領域およびｎ＋ソース領域は、マスク内の共通開口を通して拡散される。ｐベース領域は、ｎ＋ソース領域より深いところに追いやられる。ｐベース領域とｎ＋ソース領域との横拡散の差が、表面チャネル領域を形成する。ＤＭＯＳＦＥＴを含むパワーＭＯＳＦＥＴの概要は、非特許文献１、特に、「Ｐｏｗｅｒ ＭＯＳＦＥＴ」という名称の第７章に見出すことができる。
パワーデバイスにおける開発努力は、パワーデバイスのためのシリコンカ−バイド（ＳｉＣ）の使用の調査も含まれた。シリコンカ−バイドは、シリコンに比較して、広いバンドギャップ、低い誘電率、高い絶縁破壊電界強度、高い熱伝導率、および高い飽和電子ドリフト速度を有する。これらの特性は、シリコンカーバイドパワーデバイスが、従来のシリコンベースパワーデバイスと比べて、高い温度で、高い電力レベルで、また、低い固有オン抵抗を持って動作することを可能にする場合がある。シリコンデバイスと比べたシリコンカーバイドデバイスの優位性の理論的解析は、非特許文献２に見出される。シリコンカーバイドで作製されたパワーＭＯＳＦＥＴは、「Ｐｏｗｅｒ ＭＯＳＦＥＴ ｉｎ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ」という名称で、本発明の譲受人に譲渡された、Ｐａｌｍｏｕｒに対する特許文献１に記載されている。シリコンカーバイドパワーデバイスはまた、「Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ ｂｙ Ｉｍｐｌａｎｔａｔｉｏｎ ａｎｄ Ｌａｔｅｒａｌ Ｄｉｆｆｕｓｉｏｎ」という名称の、Ｓｕｖｏｒｏｖ他に対する特許文献２、および、「Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ ｂｙ Ｃｏｎｔｒｏｌｌｅｄ Ａｎｎｅａｌｉｎｇ」という名称の、Ｓｕｖｏｒｏｖ他に対する特許文献３に記載され、両特許は、本発明の譲受人に譲渡される。
米国特許第５，５０６，４２１号明細書 米国特許第６，１０７，１４２号明細書 米国特許第６，１００，１６９号明細書 米国特許出願公開第２００４／０２１１９８０号明細書 米国特許出願公開第２００４／０１１９０７６号明細書 米国特許出願公開第２００２／００３８８９１号明細書 米国特許出願第１０／８７３，３９４号明細書 米国特許第６，６１０，３６６号明細書 米国特許第６，７６７，８４３号明細書 米国特許出願公開第２００２／０１０２３５８Ａ１号明細書 PWS Publishing Company, 1996によって出版された、B.J. Baligaによる「Power Semiconductor Devices」という名称の教科書 Bhatnagar, et al., "Comparison of 6H-SiC, 3C-SiC and Si for Power Devices", IEEE Transactions on Electron Devices, Vol. 40, 1993, pp.645-655 Shenoy, et al., "High-Voltage Double-Implanted Power MOSFET's in 6H-SiC", IEEE Electron Device Letters, Vol. 18, No. 3, March 1997, pp.93-95 Chung, et all., "Improved Inversion Channel Mobility for 4H-SiC MOSFETs Following High Temperature Anneals in Nitric Oxide"
これらの可能性のある利点にもかかわらず、パワーＭＯＳＦＥＴを含むパワーデバイスをシリコンカーバイドで作製することは難しい場合がある。たとえば、上述したように、２重拡散ＭＯＳＦＥＴ（ＤＭＯＳＦＥＴ）は、一般に、ｐベース領域がｎ＋ソースより深いところに追いやられる２重拡散プロセスを使用して、シリコンで作製される。残念ながら、シリコンカーバイドでは、従来のｐ型およびｎ型ドーパントの拡散係数が、シリコンと比較して小さいため、許容可能な拡散時間と温度を使用して、ｐベース領域およびｎ＋ソース領域の必要とされる深さを得ることが難しい場合がある。イオン注入はまた、ｐベース及びｎ＋ソースを注入するのに使用されてもよい。たとえば、非特許文献３を参照されたい。しかし、イオン注入される領域の深さおよび横範囲（ｌａｔｅｒａｌ ｅｘｔｅｎｔ）を制御することは難しい場合がある。さらに、ソース領域を囲む表面チャネルを形成する必要性は、２つの別個の注入マスクの使用を必要とする場合がある。そのため、ｐベース領域とソース領域を互いに位置合わせすることは難しい場合があり、それにより、デバイス性能に影響を及ぼす可能性がある。さらに、一連の注入工程および注入物活性化アニールを実施することは、ＭＯＳＦＥＴのチャネルにわたって段差が隆起した表面をもたらす場合があり、たとえば、オン抵抗の増加および信頼性の低下の点でデバイス性能を低下させる場合がある。
本発明の一部の実施形態は、シリコンカーバイドパワーデバイスを形成する方法を提供する。
ｎ−シリコンカーバイド層が、シリコンカーバイド基板上に設けられる。ｐ型シリコンカーバイドウェル領域が、ｎ−シリコンカーバイド層上に設けられる。ｐ＋シリコンカーバイドの埋込み領域が、ｐ型シリコンカーバイドウェル領域上に設けられる。シリコンカーバイドのｎ＋領域が、ｐ＋シリコンカーバイドの埋込み領域上に設けられる。パワーデバイスのチャネル領域が、ｐ＋シリコンカーバイドの埋込み領域とシリコンカーバイドのｎ＋領域に隣接する。ｎ−領域は、チャネル領域上に設けられ、ｎ−領域の一部分が、チャネル領域から除去され、それにより、ｎ−領域の一部分が、チャネル領域上に残って、チャネル領域の表面粗さの低減をもたらす。
本発明のさらなる実施形態では、ｎ−領域の一部分は、チャネル領域からｎ−領域の一部分を除去する化学機械研磨（ＣＭＰ）プロセスを使用して除去されてもよい。ＣＭＰプロセスは、ｎ−領域の、約１０００から約５０００Åを除く全てを除去してもよい。チャネル領域の表面粗さの深さの約２．０から約３．０倍であるｎ−領域の一部分が除去されてもよい。本発明のいくつかの実施形態では、ｎ−領域の約１５００Åは、ＣＭＰプロセス後にチャネル領域上に残る。
本発明のさらなる実施形態では、表面粗さの低減は、少なくとも約２８Åから約１．０Å未満までの２乗平均平方根（ＲＭＳ）表面粗さの低減であってよい。約１００から約１０００Åの厚さを有する犠牲酸化物層は、チャネル領域上のｎ−領域の残りの部分上に形成され、また、除去されてもよい。ＲＭＳ表面粗さは、さらに、犠牲酸化物層の形成および約１．０Å未満から約０．７０Åまでの犠牲酸化物層の除去によって低減される。
本発明の一部の実施形態では、ｎ−領域は、ｎ−エピタキシャル層であってよく、ｎ−エピタキシャル層は、チャネル領域上で所定の厚さに成長し、それにより、ｎ−エピタキシャル層の一部分が、ｎ−エピタキシャル層のその部分の除去後に、チャネル領域上に残る。本発明のいくつかの実施形態では、ｎ−エピタキシャル層の所定の厚さは、約１５００Åから約５０００Åであってよい。ＣＭＰプロセスは、ｎ−領域が、ｎ＋領域から除去されるように、ｎ−領域を選択的にエッチングすることを続いて伴ってもよい。
本発明のさらなる実施形態では、ｐ型シリコンカーバイドウェル領域は、ｐ型ドーパントをｎ−シリコンカーバイド層内に注入することによって形成されてもよい。ｐ＋シリコンカーバイドの埋込み領域は、ｐ型ドーパントをｐ型シリコンカーバイドウェル領域内に注入することによって形成されてもよい。シリコンカーバイドのｎ＋領域は、ｎ型ドーパントをｐ＋シリコンカーバイドの埋込み領域上のｐ型シリコンカーバイドウェル領域内に注入することによって形成されてもよい。注入されたドーパントは、約１６００℃より高い温度にさらすことによって活性化されてもよい。
本発明のさらなる実施形態では、ｐ型シリコンカーバイドウェル領域は、ｎ−シリコンカーバイド層上のｐ型エピタキシャル層であってよい。ｐ＋シリコンカーバイドの埋込み領域は、ｐ型シリコンカーバイドドーパントをｐ型シリコンカーバイドウェル領域に注入することによって形成されてもよい。シリコンカーバイドのｎ＋領域は、ｎ型シリコンカーバイドドーパントを、ｐ＋シリコンカーバイドの埋込み領域上のｐ型シリコンカーバイドウェル領域内に注入することによって形成されてもよい。
本発明の一部の実施形態では、シリコンカーバイドのｎ型領域は、チャネル領域に隣接するｐ型シリコンカーバイドウェル領域内に形成されてもよい。チャネル領域は、ｐ＋シリコンカーバイドの埋込み領域とシリコンカーバイドのｎ型領域との間に画定されてもよい。シリコンカーバイドのｎ型領域は、シリコンカーバイドパワーデバイスの接合型電界効果トランジスタ（ＪＦＥＴ）領域であってよい。
本発明のさらなる実施形態では、シリコンカーバイドのｎ型領域は、チャネル領域に隣接するｐ型シリコンカーバイドウェル領域内に形成されてもよい。チャネル領域は、ｐ＋シリコンカーバイドの埋込み領域とシリコンカーバイドのｎ型領域との間に画定されてもよい。ｎ−領域は、チャネル領域上に残るだけである。
本発明のさらなる実施形態では、基板は、シリコンカーバイドパワーデバイスのドリフト領域の役をするｎ−基板であってよい。ｎ＋ドレイン領域は、ｎ−シリコンカーバイド層に対向する基板上に設けられてもよい。ｎ＋ドレイン領域は、注入される領域またはエピタキシャル領域であってよい。本発明のいくつかの実施形態では、シリコンカーバイドパワーデバイスは、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）であってよい。
本発明の一部の実施形態は、シリコンカーバイドパワーデバイスを形成する方法を提供する。シリコンカーバイドエピタキシャル領域は、パワーデバイスのチャネル領域上で成長する。シリコンカーバイドエピタキシャル領域の一部分は、機械的に除去され、それにより、シリコンカーバイドエピタキシャル領域の残りの部分がチャネル領域の表面粗さの低減をもたらす。
本発明のさらなる実施形態では、表面粗さの低減は、少なくとも約２８Åから約１．０Å未満までのＲＭＳ表面粗さの低減であってよい。本発明のいくつかの実施形態では、犠牲酸化物層は、シリコンカーバイドエピタキシャル領域上に形成されてもよく、また、犠牲酸化物層は、チャネル領域の表面粗さのさらなる低減をもたらすために除去されてもよい。ＲＭＳ表面粗さは、さらに、犠牲酸化物層の形成および約１．０Å未満から約０．７０Åまでの犠牲酸化物層の除去によって低減されてもよい。
本発明は、ここで、本発明の実施形態が示される添付図面を参照して以降でより完全に説明されるであろう。しかし、本発明は、多くの異なる形態で具現化されてもよく、本明細書に述べる実施形態を制限するものと解釈されるべきではない。むしろ、これらの実施形態は、本開示が、徹底的でかつ完全であり、かつ、本発明の範囲を当業者に完全に伝えるように提供される。図面では、層および領域のサイズおよび相対サイズは、明確にするために誇張されている場合がある。要素または層が、別の要素または層に対して「上にある（ｏｎ）」、「接続される（ｃｏｎｎｅｃｔｅｄ ｔｏ）」、または「結合される（ｃｏｕｐｌｅｄ ｔｏ）」と言うとき、要素または層は、他の要素または層に対して、直接上にある、接続される、または結合されることができるか、あるいは、介在する要素または層が存在してもよいことが理解されるであろう。対照的に、要素が、別の要素もしくは層に対して、「直接上にある（ｄｉｒｅｃｔｌｙ ｏｎ）」、「直接接続される（ｄｉｒｅｃｔｌｙ ｃｏｎｎｅｃｔｅｄ ｔｏ）」、または「直接結合される（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ ｔｏ）」と言うとき、介在する要素または層は存在しない。同じ数字は、全体を通して同じ要素を指す。本明細書に使用されるように、「および／または（ａｎｄ／ｏｒ）」という用語は、列挙する関連するアイテムの１つまたは複数の任意のまた全ての組合せを含む。
第１、第２などの用語は、本明細書では、種々の要素、コンポーネント、領域、層、および／またはセクションを説明するのに使用されてもよいが、これらの要素、コンポーネント、領域、層、および／またはセクションは、これらの用語によって制限されるべきでないことが理解されるであろう。これらの用語は、１つの要素、コンポーネント、領域、層、またはセクションを別の要素、コンポーネント、領域、層、またはセクションと区別するのに使用されるだけである。そのため、以下で説明される第１の要素、コンポーネント、領域、層、またはセクションは、本発明の教示から逸脱することなく、第２の要素、コンポーネント、領域、層、またはセクションと呼ばれることができる。
さらに、「下方の（ｌｏｗｅｒ）」または「底部の（ｂｏｔｔｏｍ）」および「上方の（ｕｐｐｅｒ）」または「頂部の（ｔｏｐ）」などの相対用語は、本明細書では、図に示す、１つの要素の別の要素に対する関係を説明するのに使用されてもよい。相対用語は、図に示す配置（ｏｒｉｅｎｔａｔｉｏｎ）に加えて、デバイスの異なる配置を包含することが意図されることが理解されるであろう。たとえば、図のデバイスが反転する場合、他の要素の「下方の（ｌｏｗｅｒ）」面上にあると説明される要素は、他の要素の「上方の（ｕｐｐｅｒ）」面上に配置されることになる。したがって、「下方の（ｌｏｗｅｒ）」という例示的な用語は、図の特定の配置に応じて、「下方の（ｌｏｗｅｒ）」と「上方の（ｕｐｐｅｒ）」の配置を共に包含することができる。同様に、図の１つのデバイスが反転する場合、他の要素の「下部に（ｂｅｌｏｗ）」または「下に（ｂｅｎｅａｔｈ）」として説明される要素は、他の要素の「上に（ａｂｏｖｅ）」なるように配置されることになる。「下部に（ｂｅｌｏｗ）」または「下に（ｂｅｎｅａｔｈ）」という例示的な用語は、上と下の配置を共に包含することができる。
本発明の実施形態は、本発明の理想化された実施形態の略図である断面図を参照して本明細書で述べられる。したがって、たとえば、製造技法および／または製造公差の結果としての図の形状からの変形が予想される。そのため、本発明の実施形態は、本明細書に示す領域の特定の形状に限定されるものとして考えられるべきではなく、たとえば、製造から生まれる形状の逸脱を含む。たとえば、長方形として示す被注入領域は、通常、注入領域から非注入領域への２値的変化ではなく、その縁部において丸いまたは湾曲した特徴部および／または注入物濃度勾配を有するであろう。同様に、注入によって形成される埋込み領域は、埋込み領域と、注入がそこを通して行われる表面との間の領域内に一部の注入をもたらす場合がある。そのため、図に示す領域は、本来概略的であり、その形状は、デバイスの領域の厳密な形状を示すことを意図せず、本発明の範囲を制限することを意図しない。
本発明の実施形態は、種々の層／領域について、特定の極性の伝導タイプを参照して述べられる。しかし、当業者によって理解されるように、領域／層の極性は、反対極性のデバイスを提供するために反転されてもよい。
本発明の一部の実施形態は、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）および／またはシリコンカーバイドのドープ領域を含んでもよい他のパワーデバイスを提供する。当業者に知られているように、シリコンカーバイドのドープ領域は、エピタキシャル成長によっておよび／または注入によって形成されてもよい。たとえば、シリコンカーバイドのｐ型領域は、ｐ型ドーパントの存在下でのエピタキシャル成長によって、または、非ドープのｐ型またはｎ型エピタキシャル層におけるｐ型ドーパントの注入によって形成されてもよい。エピタキシャル成長から生じる構造は、注入から生じる構造とは異なる。そのため、「エピタキシャル領域」および「注入領域」という用語は、シリコンカーバイドのさまざまな領域を構造的に区別し、また、シリコンカーバイドの領域の構造特性の説明として、および／または、シリコンカーバイドのこうした領域を形成する方法の説明として本明細書で使用する。
本発明の実施形態については、ＭＯＳＦＥＴを参照して述べるが、本発明の実施形態は、本発明の範囲から逸脱することなく、横拡散型ＭＯＳＦＥＴ（ＬＤＭＯＳＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）、または他のこうしたＭＯＳベースデバイスなどの他のデバイス、ならびに、ショットキーダイオードおよびＰｉＮダイオードなどの高電圧デバイスにおいて使用されてもよい。
表面形態（ｍｏｒｐｈｏｌｏｇｙ）は、ＳｉＣパワーＭＯＳＦＥＴなどの商用シリコンカーバイド（ＳｉＣ）パワーデバイスの開発における関心事である。一連の注入工程および注入物活性化アニールは、デバイスのチャネルにわたって段差が隆起した表面をもたらす場合がある。デバイスの表面上に生成された段差は、数百オングストロームであり、デバイスのオン抵抗の増加および信頼性の低下をもたらす場合がある。本発明の一部の実施形態による方法は、全体のデバイス性能を改善するために、表面粗さが低減されたチャネル領域を提供することができる。特に、本発明の一部の実施形態によるパワーデバイスを作製する方法は、チャネル領域上にさらなるｎ−領域を提供してもよい。特に、ｎ−領域は、デバイスのチャネル領域上に形成されてもよく、ｎ−領域の一部分が、除去され、それにより、チャネル領域上のｎ−領域の残りの部分によって、チャネル領域の表面粗さを低減する。そのため、段差のある隆起した表面の少なくとも一部分は、チャネル領域から除去されて、より平滑なチャネル領域、すなわち、表面粗さが低減されたチャネル領域を提供することができる。一部の実施形態では、除去プロセスは、チャネル領域から、ｎ−領域の、一部分または約１２００Åから約１４００Åを除去することができる化学機械研磨プロセスを使用して実施される。ｎ−領域の残りの部分は、図１から図４に関して以下でさらに説明されるように、少なくとも約２８Åから約１．０Å未満までの、チャネル領域の２乗平均平方根（ＲＭＳ）表面粗さの低減を提供することができる。
ここで図１を参照して、本発明の一部の実施形態による縦型パワーＭＯＳＦＥＴの実施形態を示す断面図について説明する。縦型シリコンカーバイドＭＯＳＦＥＴは、一般に、ユニットセル内で複製されることが当業者によって理解されるであろう。こうしたユニットセルは、線１００ａと１００ｃとの間または線１００ｂと１００ｃと間に示される。例示を容易にするために、２つのユニットセルＭＯＳＦＥＴが説明されるが、当業者によって認識されるように、本発明の範囲から逸脱することなく、さらなるユニットセルが、一方向に沿って、または、２つの方向、一般に、直交方向に沿ってＭＯＳＦＥＴ内に組み込まれてもよい。
図１に示すように、本発明の一部の実施形態によるＭＯＳＦＥＴは、ｎ＋単結晶シリコンカーバイド基板１０、たとえば、４Ｈシリコンカーバイドを含む。ｎ−シリコンカーバイド層１２は、基板１０の第１表面１０Ａ上に設けられる。本明細書で使用されるように、「ｐ＋」または「ｎ＋」は、同じまたは別の層または基板の隣接領域または他の領域内に存在する、高いキャリア濃度によって規定される領域を指す。同様に、「ｐ−」または「ｎ−」は、同じまたは別の層または基板の隣接領域または他の領域内に存在する、低いキャリア濃度によって規定される領域を指す。
本発明の一部の実施形態では、ｎ−基板は、デバイスのｎ−ドリフト層の役をすることができる。本発明のこれらの実施形態では、ｎ＋ドレイン領域は、ｎ−基板の第２表面１０Ｂ上に設けられてもよい。ｎ＋ドレイン領域は、本発明の範囲から逸脱することなく、イオン注入またはエピタキシャル成長によって設けられてもよい。
ｐ型シリコンカーバイド領域１４は、ｎ−シリコンカーバイド層１２上に設けられ、ＭＯＳＦＥＴのｐウェル領域を提供してもよい。本発明の範囲から逸脱することなく、ｐウェル領域は、エピタキシャル領域または注入領域であってよいことが理解されるであろう。
ｐ＋シリコンカーバイドの埋込み領域１８は、ｐ型領域１４内に同様に設けられるシリコンカーバイドのｎ＋領域２０の下でｐウェル領域１４内に設けられる。ｎ＋領域２０は、デバイスのソース領域を提供してもよい。ｎ＋ソース領域２０には、ｐウェル領域１４中を通ってｎ−シリコンカーバイド層１２まで延在する（ｅｘｔｅｎｄ）ｎ型シリコンカーバイド領域２１が離間して隣接する。ｐウェル領域１４がエピタキシャル層である本発明の実施形態では、ｎ型シリコンカーバイド領域２１は、デバイスの接合型電界効果トランジスタ（ＪＦＥＴ）領域と呼ばれてもよいことが理解されるであろう。
ｎ型シリコンカーバイド領域２１は、ｎ型チャネル領域２９の一部分を提供してもよい。ｎ型シリコンカーバイド領域２１の表面は、それぞれ最大数百オングストロームの好ましくない段差を含む場合があり、好ましくない段差は、デバイスの、オン抵抗の増加および信頼性の低下をもたらす場合がある。さらに、ｎ型シリコンカーバイド領域２１とｐ＋シリコンカーバイドの埋込み領域１８との間のｐ型領域３１の表面もまた、これらの好ましくない段差を含む場合がある。そのため、図１に示すように、本発明の一部の実施形態によるｎ−領域１９’は、ｎ型シリコンカーバイド領域２１およびｐ型領域３１上に設けられ、デバイスのチャネル領域２９を形成してもよい。特に、図２Ａから図２Ｊに関して以下でさらに説明されるように、ｎ型エピタキシャル層は、ｎ型シリコンカーバイド領域２１、ｐ型領域３１、および構造の他の表面上で再成長し、ｎ−領域１９’の一部分が、デバイスのｎ型シリコンカーバイド領域２１およびｐ型領域３１上に残るが、ｎ＋ソース領域２０から除去されるように選択的に除去されてもよい。
再成長は、同一譲受人に譲渡された、２００３年４月２４日に出願された「Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｓｅｌｆ−Ａｌｉｇｎｅｄ Ｓｏｕｒｃｅ Ａｎｄ Ｗｅｌｌ Ｒｅｇｉｏｎｓ Ａｎｄ Ｗｅｌｌ Ｒｅｇｉｏｎｓ ａｎｄ Ｍｅｔｈｏｄｓ Ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓａｍｅ」という名称の特許文献４、２００３年１０月３０日に出願された「Ｖｅｒｔｉｃａｌ ＪＦＥＴ Ｌｉｍｉｔｅｄ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｖｅｒｔｉｃａｌ ＪＦＥＴ Ｌｉｍｉｔｅｄ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ」という名称の特許文献５、および、２００１年６月２４日に出願された「Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ ａ Ｓｈｏｒｔｉｎｇ Ｃｈａｎｎｅｌ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｐｏｗｅｒ Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒｓ Ｈａｖｉｎｇ ａ Ｓｈｏｒｔｉｎｇ Ｃｈａｎｎｅｌ」という名称の特許文献６に詳細に説明される。
ｎ型シリコンカーバイド領域２１およびｐ型領域３１上でのｎ−領域１９’の存在は、チャネル領域２９（ｎ型シリコンカーバイド領域２１、ｐ型領域３１、およびｎ−領域１９’の残りの部分の組合せ）の表面粗さを低減することができる。換言すれば、ｎ−領域１９’は、ｎ型シリコンカーバイド領域２１およびｐ型領域３１の表面上の山と谷の一部を充填して、チャネル領域２９とゲート絶縁層３０（以下で説明する）との間により平滑な界面３５を提供してもよい。本発明の一部の実施形態によれば、チャネル領域２９は、約１．０Å未満の２乗平均平方根（ＲＭＳ）表面粗さを有してもよい。こうして、本発明の一部の実施形態によれば、少なくとも約２８Åから約１．０Å未満のＲＭＳ表面粗さの低減を実現できる。このことについては、図２Ａから図３（ｃ）に関して以下でさらに説明される。本発明の一部の実施形態によれば、任意選択の犠牲酸化物層（図示せず）が、チャネル領域２９の表面上に設けられ、その後除去されてもよい。犠牲酸化物層は、約１００から約１０００Å、たとえば、５００Åの厚さを有してもよい。犠牲酸化物層の形成および除去は、さらに、チャネル領域２９の表面のＲＭＳ表面粗さを、約０．７０Åに低減することができる。
二酸化シリコン（ＳｉＯ２）などの適した誘電性材料のゲート絶縁層３０は、チャネル領域２９の上から、ｎ＋ソース領域２０まで延在する。ゲートコンタクト２６は、ｎ型シリコンカーバイド領域２１、ｐ型領域３１、およびｎ−領域１９’を含むチャネル領域２９に対向するゲート層上に設けられる。ソースコンタクト２４は、ｎ＋ソース領域２０間に設けられ、ドレインコンタクト２８は、ｐ型領域１４に対向する基板１０の第２面１０Ｂ上に設けられる。
本発明の実施形態は、図１に示すＭＯＳＦＥＴ構造に関して説明されるが、本発明の実施形態は、この構成に限定されないことが理解されるであろう。たとえば、本発明の一部の実施形態では、ＭＯＳＦＥＴは、「Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｈｙｂｒｉｄ Ｗｅｌｌ Ｒｅｇｉｏｎｓ Ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｎｇ Ｓｉｌｉｃｏｎ Ｃａｒｂｉｄｅ Ｄｅｖｉｃｅｓ Ｗｉｔｈ Ｈｙｂｒｉｄ Ｗｅｌｌ Ｒｅｇｉｏｎｓ」という名称の、２００４年６月２２日に出願された同一譲受人に譲渡された特許文献７に記載されるハイブリッドウェル構造を含んでもよい。
ここで図２Ａから図２Ｊを参照して、本発明の一部の実施形態による、パワーデバイス、たとえばＭＯＳＦＥＴの作製における処理工程を説明する。図２Ａに示すように、ｎ−エピタキシャル層１２が、ｎ＋シリコンカーバイド基板１０、たとえば、４Ｈシリコンカーバイド基板上に形成される。ｎ−層１２は、約５から約２００μｍの厚さおよび約１×１０１４ｃｍ−３から１×１０１７ｃｍ−３のキャリア濃度を提供するためのドーピングを有してもよい。本発明の特定の実施形態では、ｎ−層１２は、約１２μｍ厚であり、約５×１０１５ｃｍ−３のキャリア濃度を提供するようにドープされる。
ｐ型層１４は、ｎ−エピタキシャル層１２上に設けられる。先に説明したように、ｐ型層１４は、デバイスのｐウェル領域を提供してもよい。ｐ型層１４は、本発明の範囲から逸脱することなく、エピタキシャル領域または注入領域であってよい。特に、ｐ型層１４が注入領域である本発明の実施形態では、ｐ型層１４を設けるために、ｐ型シリコンカーバイドドーパントが、ｎ−層１２内に注入されてもよい。ｐ型層１４がエピタキシャル層である本発明の実施形態では、ｐ型層１４は、ｎ−層１２上で成長してもよい。ｐ型層１４は、約０．５から約３μｍの厚さおよび約２×１０１６ｃｍ−３から約５×１０１７ｃｍ−３のキャリア濃度を提供するためのドーピングを有してもよい。本発明の特定の実施形態では、ｐ型層１４は、約０．５μｍ厚であり、約１×１０１６ｃｍ−３のキャリア濃度を提供するようにドープされる。図２Ａにさらに示すように、マスク層１００は、ｐ型層１４上に形成され、デバイスのソース領域２０および埋込みｐ型領域１８に相当する開口を形成するようにパターニングされる。
図２Ｂおよび図２Ｃに示すように、埋込みｐ型領域１８およびソース領域２０は、ソース領域２０のロケーションに相当する開口を有するようマスク層１００をパターニングすることによって形成されてもよい。埋込みｐ型領域１８は、パターニングされたマスク１００を使用したｐ型ドーパントのイオン注入によって形成される。埋込みｐ型領域１８は、ドリフト領域、たとえば、ｎ−層１２まで延在し、また、一部の実施形態では、ｎ−層１２内に延在してもよい。ｐ型ドーパントは、たとえば、アルミニウムまたは他の適したｐ型ドーパントであってよい。本発明のいくつかの実施形態では、ｐ型領域１８は、ほぼ、領域２１が形成されてもよい厚さ、たとえば、約０．２μｍから約１μｍの厚さを有する。本発明の特定の実施形態では、埋込みｐ型領域１８は、ｐ型層１４の表面から約０．２μｍの深さから約０．７μｍの深さまで延在する。さらに、ｐ型領域１８は、約１×１０１７ｃｍ−３から約１×１０１８ｃｍ−３のキャリア濃度を提供するためにドープされてもよい。
図２Ｃに示すように、ソース領域２０は、パターニングされたマスク１００を利用してｎ型ドーパントをｐ型層１４内に注入することによって形成される。ｎ型注入物のために使用されるｎ型ドーパントは、たとえば、窒素および／またはリンであってよいが、他のｎ型ドーパントが、使用されてもよい。ｎ型ソース領域２０は、ｐ型層内に約０．２μｍから約０．３μｍの距離だけ延在してもよい。ｎ型ソース領域２０は、良好なオーミックコンタクトの形成を可能にするのに十分なキャリア濃度を提供するようにドープされてもよい。本明細書で使用されるように、「オーミックコンタクト」という用語は、オーミックコンタクトに関連するインピーダンスが、実質的に全ての予想される動作周波数および電流において、実質的に、インピーダンス＝Ｖ／Ｉ（Ｖはコンタクトの両端の電圧であり、Ｉは電流である）の関係で与えられる（すなわち、オーミックコンタクトに関連するインピーダンスは、全ての動作周波数において実質的に同じである）コンタクトを指す。本発明の特定の実施形態では、ｎ型ソース領域は、ｐ型層内に約０．２μｍの深さまで延在し、少なくとも、約１×１０１９ｃｍ−３から約１×１０２０ｃｍ−３のキャリア濃度を提供するためにドープされる。
本発明の実施形態は、ｐ型領域１８とソース領域２０の両方の注入のために、パターニングされたマスク１００内で同じ窓を使用して、本明細書で述べられるが、本発明の一部の実施形態では、注入における失敗を補償するために、異なるサイズの窓が使用されてもよい。
図２Ｄから図２Ｅに示すように、マスク１００は、除去され、デバイスのｎ型シリコンカーバイド領域２１が、ｐウェル領域１４内に設けられてもよい。ｎ型シリコンカーバイド領域２１は、本発明の範囲から逸脱することなく、注入領域またはエピタキシャル領域であってよい。ｎ型シリコンカーバイド領域２１が注入領域である本発明の実施形態では、第２マスク層１２０が、図２Ｄに示すように、デバイスのｎ型シリコンカーバイド領域２１に相当する開口を有するようにパターニングされてもよい。ｐウェル領域１４がエピタキシャル層である本発明の実施形態では、ｎ型シリコンカーバイド領域２１は、デバイスの接合型電界効果トランジスタ（ＪＦＥＴ）領域と呼ばれてもよいことが理解されるであろう。
図２Ｅに示すように、ｐ型層１４を通ってドリフト領域、たとえばｎ型エピタキシャル層１２まで延在するｎ型シリコンカーバイド領域２１を形成するために、ｎ型シリコンカーバイド領域２１は、パターニングされたマスク１２０を利用してｐ型層１４内にｎ型ドーパントを注入することによって形成されてもよい。どんな適したｎ型ドーパントが使用されてもよい。本発明の一部の実施形態では、窒素が、ｎ型ドーパントとして使用される。
デバイスがターンオンされると、ｎ型領域２１は、ＭＯＳチャネルから低濃度でドープしたドリフト領域（１２）への経路を提供することができ、電子が、ソース領域からドレイン領域へ流れることを可能にする。オフ状態では、このｎチャネル領域は、チャネル領域の両側で形成される逆バイアスされたｐｎ接合によって電子が枯渇する場合がある。チャネル領域の両側におけるｐｎ接合は、オフ状態の高い電界からＭＯＳ領域をシールドしてもよく、このことが、ＵＭＯＳＦＥＴなどのトレンチデバイスと比較して、高いデバイス信頼性をもたらす可能性がある。
図２Ｆは、堆積した酸化物および／または他のパッシベーション材料の任意選択のキャップ層１４０の形成を示す。キャップ層１４０は、約０．０１μｍから約１μｍの厚さを有してもよい。いずれにしても、キャップ層１４０が利用されるか否かによらず、ｎ型およびｐ型注入物を活性化するために、デバイスは、たとえば、５分などの数分の間、約９００℃から約１８００℃の範囲の、また、一部の実施形態では、約１６００℃の高温アニールにさらされてもよい。
図２Ｇに示すように、キャップ層１４０は、除去され、ｎ−シリコンカーバイドエピタキシャル領域１９が、デバイスのチャネル領域２９上に形成されてもよい。ｎ−シリコンカーバイドエピタキシャル領域１９の深さは、後続の処理工程において、ｎ−領域１９の一部分だけが、チャネル領域２９から除去されるように制御されてもよい。本発明の一部の実施形態では、ｎ−シリコンカーバイド領域は、約１５００Åから約６０００Åの厚さ、および、約５×１０１５ｃｍ−３のキャリア濃度を有してもよい。
図２Ｈに示すように、ｎ−領域１９の一部分が除去される。ｎ型シリコンカーバイド領域２１およびｐ型領域３１上に残るｎ−領域の部分１９’は、デバイスのチャネル領域２９（図２Ｉ）を画定してもよい。ｎ−領域の残りの部分１９’は、約１０００から約５０００Åの厚さを有してもよい。本発明の一部の実施形態では、ｎ−領域の残りの部分１９’は、約１５００Åの厚さを有してもよい。チャネル領域２９上でのｎ−領域の残りの部分１９’の存在は、ｎ−領域１９’とゲート絶縁体３０との間の界面３５において、チャネル領域２９の表面粗さの低減を提供してもよく、このことは、図３に関して以下でさらに説明されるであろう。
チャネル領域２９が、ｎ−領域の残りの部分１９’およびｎ型シリコンカーバイド領域２１と埋込みｐ型領域１８との間のｐウェルの部分３１およびソース領域２０によって画定されることが理解されるであろう。相応して、本発明の範囲から逸脱することなく、ｎ−領域１９’は、ｎ型シリコンカーバイド領域２１と埋込みｐ型領域１８との間のｐウェルの部分３１およびソース領域２０上に残るだけであり、ｎ型シリコンカーバイド領域２１上に残らなくてもよい。
本発明の一部の実施形態では、チャネル領域２９の表面からｎ−領域１９の一部分を除去する化学機械研磨（ＣＭＰ）プロセスが実施されてもよい。本発明のいくつかの実施形態では、ＣＭＰプロセスが、チャネル領域２９の表面粗さの深さの約２．０から３．０倍である、ｎ−領域１９の一部分を除去してもよい。本発明の範囲から逸脱することなく、従来のどんなＣＭＰプロセスも、本明細書で説明されるＣＭＰプロセスとして使用されてもよいことが理解されるであろう。しかし、本明細書で説明するプロセスは、ｎ−領域１９全体を除去しない。通常、注入領域は、数百オングストロームの厚さを有し、従来のＣＭＰプロセスは、所望の結果を得るために、ＣＭＰプロセス中に数ミクロンの膜を除去する。しかし、当業者によって理解されるように、図２Ｇの構造からの数ミクロンの膜の除去は、注入領域の全てを除去し、デバイスを非機能的にさせる。
相応して、本発明の一部の実施形態は、ｎ−領域１９の一部分を除去するＣＭＰプロセスを使用し、チャネル領域２９上にｎ−領域の一部分１９’を残したままにする。たとえば、本発明の一部の実施形態では、ＣＭＰプロセスは、約３時間未満、たとえば、約半時間から約１時間の間実施されてもよい。換言すれば、ＣＭＰプロセス後に、約１０００から約５０００Åのｎ−領域１９が、デバイスのチャネル領域２９上に残ってもよい。こうして、ｎ−領域の残りの部分が、約１０００から約５０００Åであってよい。ｎ型シリコンカーバイド領域２１およびｐウェル領域３１上のｎ−領域の残りの部分１９’は、チャネル領域２９の一部になる。すなわち、ｎ−領域の残りの部分１９’は、ｎ型シリコンカーバイド領域２１およびｐウェル領域３１の表面上の山と谷を充填してもよい。図２Ｈにさらに示すように、マスク１３０が、ｎ−領域の残りの部分１９’上に設けられ、ｎ−領域１９’が、マスク１３０に従ってパターニングされ、図２Ｉに示すように、ソース領域２０上のｎ−領域の部分１９’を除去する。先に説明したように、本発明の一部の実施形態では、ｎ−領域１９’は、ｎ型シリコンカーバイド領域２１とソース領域２０との間のｐウェル領域３１および埋込みｐ型領域１８上に残るだけであってよい。
先に説明したように、ｎ型領域２１およびｐウェル領域３１上にｎ−領域１９’を設けることは、ｎ−領域１９’とゲート絶縁体３０との間の表面粗さの低減を提供してもよい。たとえば、図３（ａ）に示すように、ｎ型シリコンカーバイド領域２１およびｐウェル領域３１の表面は、注入領域を活性化するアニール後に、多くの山と谷を有する場合がある。これらの山と谷（数百オングストローム）は、デバイスの最適状態に及ばない性能をもたらす場合がある。本発明の一部の実施形態に従って、ｎ型シリコンカーバイド領域２１およびｐウェル領域３１上にｎ−領域１９を形成し、ｎ型シリコンカーバイド領域２１およびｐウェル領域３１からｎ−領域の一部分を除去した後、図３（ｂ）に示すように、ｎ−領域の残りの部分１９’の存在によって、多くの山と谷が除去されてもよい。特に、チャネル領域２９の２乗平均平方根（ＲＭＳ）表面粗さは、本発明の一部の実施形態に従って、図３（ａ）の少なくとも約２８Åから図３（ｂ）の約１．０Å未満まで低減されてもよい。さらに、本発明の一部の実施形態では、任意選択の犠牲酸化物層（図示せず）が、チャネル領域２９の表面上に形成され、除去されてもよい。犠牲酸化物層の形成および除去は、さらに、図３（ｃ）に示すようにＲＭＳ表面粗さを約０．７０Åまで低減させてもよい。
図２Ｉに示すように、絶縁材料の層３０は、ゲート絶縁材料を設けるためにデバイス上に堆積されてもよい。本発明の一部の実施形態では、絶縁材料は、「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ ａｎｎｅａｌｉｎｇ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｌａｙｅｒ」という名称の特許文献８、「Ｍｅｔｈｏｄ ｏｆ Ｎ２Ｏ ｇｒｏｗｔｈ ｏｆ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｌａｙｅｒ」という名称の特許文献９、および／または、「Ｍｅｔｈｏｄ ｏｆ ｆａｂｒｉｃａｔｉｎｇ ａｎ ｏｘｉｄｅ ｌａｙｅｒ ｏｎ ａ ｓｉｌｉｃｏｎ ｃａｒｂｉｄｅ ｌａｙｅｒ ｕｔｉｌｉｚｉｎｇ ａｎ ａｎｎｅａｌ ｉｎ ａ ｈｙｄｒｏｇｅｎ ｅｎｖｉｒｏｎｍｅｎｔ」という名称の特許文献１０に記載されるように形成されてもよい。本発明のいくつかの実施形態では、絶縁材料は、非特許文献４に記載されるように形成されてもよい。図２Ｉにさらに示すように、ゲートコンタクト２６は、ゲート絶縁材料３０上に金属コンタクトを形成することによって形成されてもよい。適したゲートコンタクト材料は、アルミニウム、ポリシリコン、およびモリブデンを含むが、それらに限定されない。さらに、当業者によって認識されるように、多層ゲートコンタクトが使用されてもよい。
図２Ｊに示すように、コンタクトホールが、絶縁材料３０’内に形成されてもよく、また、ソースコンタクト２４を提供するために、オーミックコンタクトが、コンタクトホール内に形成されてもよい。同様に、オーミックコンタクト２８は、基板１０上に形成されてもよい。適したオーミックコンタクト材料は、ニッケル、チタン合金、およびアルミニウムを含むが、それらに限定されない。堆積した金属コンタクトは、その後、約５００℃から約１２００℃の範囲の高温でアニールされてもよい。たとえば、デバイスの接続を容易にするために、オーバレイ金属もまた、コンタクト上に堆積されてもよい。
図２Ａから図２Ｊの工程の順序が変更されてもよいことが当業者によって理解されるであろう。そのため、たとえば、ｎ型シリコンカーバイド領域２１は、本発明の範囲から逸脱することなく、ｎ＋領域２０を形成する前に形成されてもよい。同様に、埋込みｐ＋領域１８は、ｎ＋領域２０またはｎ型シリコンカーバイド領域２１の形成の前か後のいずれかで形成されてもよい。同様に、コンタクト２４が、たとえば、金属層を堆積しパターニングすることによって形成され、次に、絶縁層３０’が設けられ、絶縁層内の開口が、コンタクト２４に対して形成されてもよい。相応して、本発明は、明細書に述べる正確な動作シーケンスに限定されるものとして解釈されるべきではなく、本開示に照らして当業者に明らかになると思われる他の作製シーケンスを包含することが意図される。
ここで図４を参照して、従来のデバイスと本発明の一部の実施形態による方法を使用して作製されたデバイスについての、ドレイン電圧（Ｖ）対ドレイン電流（Ａ）の比較を示すチャートが説明される。図４に示すように、本発明の一部の実施形態に従って作製されたＭＯＳＦＥＴのドレイン電流は、相当するドレイン電圧において、従来のＭＯＳＦＥＴより大きい。
図面および明細書において、本発明の典型的な好ましい実施形態が開示されており、特定の用語が使用されるが、特定の用語は、制限するためでなく、一般的でかつ記述的な意味でだけ使用されており、本発明の範囲は、添付特許請求項において述べられる。
本発明の一部の実施形態による、パワーＭＯＳＦＥＴを示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 本発明の一部の実施形態による、図１のパワーＭＯＳＦＥＴの作製の処理工程を示す断面図である。 （ａ）は本発明の一部の実施形態による方法を使用して作製されたＭＯＳＦＥＴのチャネルの画像であり、（ｂ）は本発明の一部の実施形態による方法を使用して作製されたＭＯＳＦＥＴのチャネルの画像であり、（ｃ）は本発明の一部の実施形態による方法を使用して作製されたＭＯＳＦＥＴのチャネルの画像である。 従来のデバイスと本発明の一部の実施形態による方法を使用して作製されたデバイスについての、ドレイン電圧（Ｖ）対ドレイン電流（Ａ）の比較を示すチャートである。

Claims (15)

  1. シリコンカーバイドパワーデバイスを形成する方法であって、
    シリコンカーバイド基板上にｎ−シリコンカーバイド層を形成するステップ、
    前記ｎ−シリコンカーバイド層上にｐ型シリコンカーバイドウェル領域を形成するために、前記ｎ−シリコンカーバイド層内にｐ型ドーパントを注入するステップ、または、前記ｎ−シリコンカーバイド層上にｐ型エピタキシャル層を形成するステップ、
    前記ｐ型シリコンカーバイドウェル領域内にｐ＋シリコンカーバイドの埋込み領域を形成するために、前記ｐ型シリコンカーバイドウェル領域内にｐ型ドーパントを注入するステップ、
    ｎ型ドーパントをｐ＋シリコンカーバイドの埋込み領域上のｐ型シリコンカーバイドウェルにインプラントして、ｐ＋シリコンカーバイドの埋込み領域上に、シリコンカーバイドのｎ＋領域を形成するステップであって、パワーデバイスのチャネル領域はｐ＋の埋込み領域とシリコンカーバイドのｎ＋領域に隣接し、
    前記チャネル領域上に、再成長プロセスでｎ−シリコンカーバイドエピタキシャル領域を形成するステップ、および、
    前記チャネル領域から前記ｎ−領域の表面の一部分を化学機械研磨（ＣＭＰ）プロセスで除去するステップであって、それにより、前記ｎ−領域の一部分が、前記チャネル領域上に残って、前記チャネル領域の表面粗さを低減する、ことを特徴とする方法。
  2. 前記ＣＭＰプロセスは、前記チャネル領域から前記ｎ−領域の、１０００から５０００Åを除く全てを除去することを特徴とする請求項１に記載の方法。
  3. 前記除去するステップは、前記チャネル領域の表面粗さの深さの２．０から３．０倍である前記ｎ−領域の一部分を除去するステップをさらに含むことを特徴とする請求項１に記載の方法。
  4. 前記ｎ−領域の１５００Åは、前記ＣＭＰプロセス後に前記チャネル領域上に残ることを特徴とする請求項３に記載の方法。
  5. 前記表面粗さの低減は、２８Åから１．０Åまでの２乗平均平方根（ＲＭＳ）表面粗さの低減であることを特徴とする請求項１に記載の方法。
  6. 前記除去するステップは
    前記チャネル領域上の前記ｎ−領域の残りの部分上に、１００から１０００Åの厚さを有する犠牲酸化物層を形成するステップ、および、
    前記犠牲酸化物層を除去するステップを続いて伴い、前記ＲＭＳ表円面粗さは、前記犠牲酸化物層の形成および１．０Åから０．７０Åまでの前記犠牲酸化物層の除去によってさらに低減されることを特徴とする請求項５に記載の方法。
  7. 前記ｎ−領域を形成するステップは、前記チャネル領域上でｎ−エピタキシャル層を所定の厚さに成長させることであって、それにより、前記ｎ−エピタキシャル層の一部分が、前記ｎ−エピタキシャル層のその部分の除去後に、前記チャネル領域上に残るようにｎ−領域を成長させるステップを含むことを特徴とする請求項１に記載の方法。
  8. 前記ｎ−エピタキシャル層の前記所定の厚さは、１５００Åから６０００Åであることを特徴とする請求項７に記載の方法。
  9. 前記ＣＭＰプロセスを実施するステップは、前記ｎ−領域が、前記ｎ＋領域から除去されるように、前記ｎ−領域を選択的にエッチングするステップを続いて伴うことを特徴とする請求項１に記載の方法。
  10. 前記注入されたドーパントを１６００℃より高い温度にさらすことによって前記注入されたドーパントを活性化するステップをさらに含むことを特徴とする請求項１に記載の方法。
  11. 前記チャネル領域に隣接する前記ｐ型シリコンカーバイドウェル領域内にシリコンカーバイドのｎ型領域を形成するステップをさらに含み、前記チャネル領域が、前記ｐ＋シリコンカーバイドの埋込み領域と前記シリコンカーバイドのｎ型領域との間に画定され、前記シリコンカーバイドのｎ型領域が、前記シリコンカーバイドパワーデバイスの接合型電界効果トランジスタ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）（ＪＦＥＴ）領域であることを特徴とする請求項１に記載の方法。
  12. 前記チャネル領域に隣接する前記ｐ型シリコンカーバイドウェル領域内にシリコンカーバイドのｎ型領域を形成するステップをさらに含み、前記チャネル領域が、前記ｐ＋シリコンカーバイドの埋込み領域と前記シリコンカーバイドのｎ型領域との間に画定され、前記ｎ−領域が、前記チャネル領域上に残るだけであることを特徴とする請求項１に記載の方法。
  13. 前記基板は、前記シリコンカーバイドパワーデバイスのドリフト領域の役をするｎ−基板を含み、前記ｎ−シリコンカーバイド層に対向するｎ＋ドレイン領域を基板上に形成するステップをさらに含むことを特徴とする請求項１に記載の方法。
  14. 前記ｎ＋ドレイン領域を形成するステップは、前記ｎ−基板内に前記ｎ＋ドレイン領域を注入するステップ、および、前記ｎ−基板上で前記ｎ＋ドレイン領域を成長させるステップの少なくとも一方を含むことを特徴とする請求項１３に記載の方法。
  15. 前記シリコンカーバイドパワーデバイスは、金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ)（ＭＯＳＦＥＴ）を含むことを特徴とする請求項１に記載の方法。
JP2008513462A 2005-05-24 2006-03-16 チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法 Active JP5199072B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/136,057 2005-05-24
US11/136,057 US7528040B2 (en) 2005-05-24 2005-05-24 Methods of fabricating silicon carbide devices having smooth channels
PCT/US2006/009493 WO2006127093A2 (en) 2005-05-24 2006-03-16 Methods of fabricating silicon carbide devices having a smooth surface of the channel regions

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012111459A Division JP6008571B2 (ja) 2005-05-24 2012-05-15 チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法

Publications (2)

Publication Number Publication Date
JP2008543048A JP2008543048A (ja) 2008-11-27
JP5199072B2 true JP5199072B2 (ja) 2013-05-15

Family

ID=36753949

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2008513462A Active JP5199072B2 (ja) 2005-05-24 2006-03-16 チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法
JP2012111459A Active JP6008571B2 (ja) 2005-05-24 2012-05-15 チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012111459A Active JP6008571B2 (ja) 2005-05-24 2012-05-15 チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法

Country Status (5)

Country Link
US (4) US7528040B2 (ja)
EP (2) EP1883951B1 (ja)
JP (2) JP5199072B2 (ja)
TW (2) TWI404131B (ja)
WO (1) WO2006127093A2 (ja)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7569900B2 (en) * 2004-11-16 2009-08-04 Kabushiki Kaisha Toshiba Silicon carbide high breakdown voltage semiconductor device
US8367510B2 (en) * 2005-09-14 2013-02-05 Central Research Institute Of Electric Power Industry Process for producing silicon carbide semiconductor device
EP2674966B1 (en) * 2006-06-29 2019-10-23 Cree, Inc. Silicon carbide switching devices including P-type channels
US8272781B2 (en) * 2006-08-01 2012-09-25 Intel Corporation Dynamic power control of a memory device thermal sensor
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US7728402B2 (en) * 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
WO2008020911A2 (en) * 2006-08-17 2008-02-21 Cree, Inc. High power insulated gate bipolar transistors
JP5071763B2 (ja) * 2006-10-16 2012-11-14 独立行政法人産業技術総合研究所 炭化ケイ素半導体装置およびその製造方法
US7781312B2 (en) * 2006-12-13 2010-08-24 General Electric Company Silicon carbide devices and method of making
US8835987B2 (en) * 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
JP4700045B2 (ja) * 2007-11-13 2011-06-15 Ｏｋｉセミコンダクタ株式会社 半導体素子の製造方法
US7795691B2 (en) * 2008-01-25 2010-09-14 Cree, Inc. Semiconductor transistor with P type re-grown channel layer
TWI364798B (en) * 2008-03-21 2012-05-21 Vanguard Int Semiconduct Corp Semiconductor device and fabrication method thereof
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8629509B2 (en) * 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8541787B2 (en) * 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
JP5474068B2 (ja) * 2009-07-24 2014-04-16 三菱電機株式会社 炭化珪素半導体装置の製造方法
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9673283B2 (en) 2011-05-06 2017-06-06 Cree, Inc. Power module for supporting high current densities
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
DE102013010187A1 (de) 2012-06-27 2014-01-02 Fairchild Semiconductor Corp. Schottky-Barriere-Vorrichtung mit lokal planarisierter Oberfläche und zugehöriges Halbleitererzeugnis
JP5961563B2 (ja) * 2013-01-25 2016-08-02 株式会社豊田中央研究所 半導体装置の製造方法
JP2015041644A (ja) * 2013-08-20 2015-03-02 富士電機株式会社 Ｍｏｓ型半導体装置の製造方法
JP6347188B2 (ja) * 2014-09-08 2018-06-27 富士電機株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
US9685550B2 (en) * 2014-12-26 2017-06-20 Fairchild Semiconductor Corporation Silicon carbide (SiC) device with improved gate dielectric shielding
JP6351874B2 (ja) * 2015-12-02 2018-07-04 三菱電機株式会社 炭化珪素エピタキシャル基板および炭化珪素半導体装置
JP6237845B1 (ja) * 2016-08-24 2017-11-29 富士電機株式会社 縦型ｍｏｓｆｅｔおよび縦型ｍｏｓｆｅｔの製造方法
EP3358626B1 (en) * 2017-02-02 2022-07-20 Nxp B.V. Method of making a semiconductor switch device
CN107331621A (zh) * 2017-07-14 2017-11-07 欧阳慧琳 一种垂直双扩散场效应晶体管及其制作方法
CN110718452A (zh) 2018-07-12 2020-01-21 创能动力科技有限公司 碳化硅器件及其制造方法
CN113381599B (zh) * 2021-06-29 2022-11-29 哈尔滨工业大学 一种并联SiC MOSFET安全工作域计算方法

Family Cites Families (109)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US4466172A (en) 1979-01-08 1984-08-21 American Microsystems, Inc. Method for fabricating MOS device with self-aligned contacts
JPS58175872A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 絶縁ゲ−ト電界効果トランジスタ
US4779126A (en) 1983-11-25 1988-10-18 International Rectifier Corporation Optically triggered lateral thyristor with auxiliary region
JPS63132481A (ja) * 1986-11-22 1988-06-04 Toshiba Corp 電界効果トランジスタの製造方法
US4811065A (en) 1987-06-11 1989-03-07 Siliconix Incorporated Power DMOS transistor with high speed body diode
JPH01117363A (ja) 1987-10-30 1989-05-10 Nec Corp 縦型絶縁ゲート電界効果トランジスタ
US5111253A (en) 1989-05-09 1992-05-05 General Electric Company Multicellular FET having a Schottky diode merged therewith
JPH0766971B2 (ja) 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
JPH0334466A (ja) 1989-06-30 1991-02-14 Nippon Telegr & Teleph Corp <Ntt> 縦形二重拡散ｍｏｓｆｅｔ
JPH03157974A (ja) 1989-11-15 1991-07-05 Nec Corp 縦型電界効果トランジスタ
JP2542448B2 (ja) 1990-05-24 1996-10-09 シャープ株式会社 電界効果トランジスタおよびその製造方法
US5270554A (en) 1991-06-14 1993-12-14 Cree Research, Inc. High power high frequency metal-semiconductor field-effect transistor formed in silicon carbide
US5242841A (en) 1992-03-25 1993-09-07 Texas Instruments Incorporated Method of making LDMOS transistor with self-aligned source/backgate and photo-aligned gate
US5459107A (en) 1992-06-05 1995-10-17 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US6344663B1 (en) 1992-06-05 2002-02-05 Cree, Inc. Silicon carbide CMOS devices
US5629531A (en) 1992-06-05 1997-05-13 Cree Research, Inc. Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5726463A (en) 1992-08-07 1998-03-10 General Electric Company Silicon carbide MOSFET having self-aligned gate structure
JP3146694B2 (ja) 1992-11-12 2001-03-19 富士電機株式会社 炭化けい素ｍｏｓｆｅｔおよび炭化けい素ｍｏｓｆｅｔの製造方法
US5506421A (en) 1992-11-24 1996-04-09 Cree Research, Inc. Power MOSFET in silicon carbide
JPH0799312A (ja) 1993-02-22 1995-04-11 Texas Instr Inc <Ti> 半導体装置とその製法
US5539217A (en) 1993-08-09 1996-07-23 Cree Research, Inc. Silicon carbide thyristor
US6162665A (en) 1993-10-15 2000-12-19 Ixys Corporation High voltage transistors and thyristors
US5510630A (en) 1993-10-18 1996-04-23 Westinghouse Electric Corporation Non-volatile random access memory cell constructed of silicon carbide
JP3210510B2 (ja) 1993-12-17 2001-09-17 株式会社東芝 半導体装置の製造方法
US5396085A (en) 1993-12-28 1995-03-07 North Carolina State University Silicon carbide switching device with rectifying-gate
US5385855A (en) 1994-02-24 1995-01-31 General Electric Company Fabrication of silicon carbide integrated circuits
JPH08213607A (ja) 1995-02-08 1996-08-20 Ngk Insulators Ltd 半導体装置およびその製造方法
US5510281A (en) 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
JP3521246B2 (ja) 1995-03-27 2004-04-19 沖電気工業株式会社 電界効果トランジスタおよびその製造方法
SE9501310D0 (sv) 1995-04-10 1995-04-10 Abb Research Ltd A method for introduction of an impurity dopant in SiC, a semiconductor device formed by the mehtod and a use of a highly doped amorphous layer as a source for dopant diffusion into SiC
US5734180A (en) 1995-06-02 1998-03-31 Texas Instruments Incorporated High-performance high-voltage device structures
US5967795A (en) 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
JP3385938B2 (ja) * 1997-03-05 2003-03-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JPH11261061A (ja) 1998-03-11 1999-09-24 Denso Corp 炭化珪素半導体装置及びその製造方法
DE19636302C2 (de) 1995-09-06 1998-08-20 Denso Corp Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung
US6573534B1 (en) * 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5972801A (en) 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
US6133587A (en) 1996-01-23 2000-10-17 Denso Corporation Silicon carbide semiconductor device and process for manufacturing same
JPH09205202A (ja) 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
US5663580A (en) 1996-03-15 1997-09-02 Abb Research Ltd. Optically triggered semiconductor device
SE9601174D0 (sv) 1996-03-27 1996-03-27 Abb Research Ltd A method for producing a semiconductor device having a semiconductor layer of SiC and such a device
TW350621U (en) 1996-04-15 1999-01-11 Rohm Co Ltd Image sensor chip, method for manufacturing the same, and image sensor
US5763905A (en) 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
SE9602745D0 (sv) 1996-07-11 1996-07-11 Abb Research Ltd A method for producing a channel region layer in a SiC-layer for a voltage controlled semiconductor device
US6002159A (en) 1996-07-16 1999-12-14 Abb Research Ltd. SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5917203A (en) 1996-07-29 1999-06-29 Motorola, Inc. Lateral gate vertical drift region transistor
US5837572A (en) 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
JP3206727B2 (ja) 1997-02-20 2001-09-10 富士電機株式会社 炭化けい素縦型ｍｏｓｆｅｔおよびその製造方法
DE19809554B4 (de) 1997-03-05 2008-04-03 Denso Corp., Kariya Siliziumkarbidhalbleitervorrichtung
US5877041A (en) 1997-06-30 1999-03-02 Harris Corporation Self-aligned power field effect transistor in silicon carbide
DE19832329A1 (de) 1997-07-31 1999-02-04 Siemens Ag Verfahren zur Strukturierung von Halbleitern mit hoher Präzision, guter Homogenität und Reproduzierbarkeit
US5976801A (en) * 1997-08-08 1999-11-02 Incyte Pharamceuticals, Inc. Human reticulocalbin isoforms
JP3180895B2 (ja) 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
US6239463B1 (en) 1997-08-28 2001-05-29 Siliconix Incorporated Low resistance power MOSFET or other device containing silicon-germanium layer
SE9704150D0 (sv) 1997-11-13 1997-11-13 Abb Research Ltd Semiconductor device of SiC with insulating layer a refractory metal nitride layer
JPH11191559A (ja) 1997-12-26 1999-07-13 Matsushita Electric Works Ltd Ｍｏｓｆｅｔの製造方法
JPH11251592A (ja) 1998-01-05 1999-09-07 Denso Corp 炭化珪素半導体装置
JP3216804B2 (ja) 1998-01-06 2001-10-09 富士電機株式会社 炭化けい素縦形ｆｅｔの製造方法および炭化けい素縦形ｆｅｔ
JPH11266017A (ja) 1998-01-14 1999-09-28 Denso Corp 炭化珪素半導体装置及びその製造方法
JPH11238742A (ja) 1998-02-23 1999-08-31 Denso Corp 炭化珪素半導体装置の製造方法
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
US6100169A (en) 1998-06-08 2000-08-08 Cree, Inc. Methods of fabricating silicon carbide power devices by controlled annealing
US6107142A (en) 1998-06-08 2000-08-22 Cree Research, Inc. Self-aligned methods of fabricating silicon carbide power devices by implantation and lateral diffusion
JP4123636B2 (ja) 1998-06-22 2008-07-23 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3959856B2 (ja) 1998-07-31 2007-08-15 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6221700B1 (en) 1998-07-31 2001-04-24 Denso Corporation Method of manufacturing silicon carbide semiconductor device with high activation rate of impurities
JP2000106371A (ja) 1998-07-31 2000-04-11 Denso Corp 炭化珪素半導体装置の製造方法
US6246076B1 (en) 1998-08-28 2001-06-12 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6228720B1 (en) 1999-02-23 2001-05-08 Matsushita Electric Industrial Co., Ltd. Method for making insulated-gate semiconductor element
US6399996B1 (en) 1999-04-01 2002-06-04 Apd Semiconductor, Inc. Schottky diode having increased active surface area and method of fabrication
US6420225B1 (en) 1999-04-01 2002-07-16 Apd Semiconductor, Inc. Method of fabricating power rectifier device
US6448160B1 (en) 1999-04-01 2002-09-10 Apd Semiconductor, Inc. Method of fabricating power rectifier device to vary operating parameters and resulting device
US6238967B1 (en) 1999-04-12 2001-05-29 Motorola, Inc. Method of forming embedded DRAM structure
US6137139A (en) 1999-06-03 2000-10-24 Intersil Corporation Low voltage dual-well MOS device having high ruggedness, low on-resistance, and improved body diode reverse recovery
JP4192353B2 (ja) 1999-09-21 2008-12-10 株式会社デンソー 炭化珪素半導体装置及びその製造方法
US6303508B1 (en) 1999-12-16 2001-10-16 Philips Electronics North America Corporation Superior silicon carbide integrated circuits and method of fabricating
US6429041B1 (en) 2000-07-13 2002-08-06 Cree, Inc. Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
DE10036208B4 (de) 2000-07-25 2007-04-19 Siced Electronics Development Gmbh & Co. Kg Halbleiteraufbau mit vergrabenem Inselgebiet und Konaktgebiet
JP2003158075A (ja) * 2001-08-23 2003-05-30 Sumitomo Mitsubishi Silicon Corp 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
US6593620B1 (en) 2000-10-06 2003-07-15 General Semiconductor, Inc. Trench DMOS transistor with embedded trench schottky rectifier
US6958508B2 (en) 2000-10-17 2005-10-25 Matsushita Electric Industrial Co., Ltd. Ferroelectric memory having ferroelectric capacitor insulative film
US7126169B2 (en) 2000-10-23 2006-10-24 Matsushita Electric Industrial Co., Ltd. Semiconductor element
JP3881840B2 (ja) 2000-11-14 2007-02-14 独立行政法人産業技術総合研究所 半導体装置
JP4792645B2 (ja) * 2001-03-12 2011-10-12 株式会社デンソー 炭化珪素半導体装置の製造方法
DE10214150B4 (de) 2001-03-30 2009-06-18 Denso Corporation, Kariya Siliziumkarbidhalbleitervorrichtung und Verfahren zur Herstellung derselben
CN1520616A (zh) 2001-04-11 2004-08-11 ��˹�������뵼�幫˾ 具有防止基区穿通的横向延伸基区屏蔽区的功率半导体器件及其制造方法
JP3908128B2 (ja) 2001-09-07 2007-04-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1306890A2 (en) 2001-10-25 2003-05-02 Matsushita Electric Industrial Co., Ltd. Semiconductor substrate and device comprising SiC and method for fabricating the same
JP2003234301A (ja) * 2001-10-25 2003-08-22 Matsushita Electric Ind Co Ltd 半導体基板、半導体素子及びその製造方法
SE520968C2 (sv) 2001-10-29 2003-09-16 Okmetic Oyj Högresistiv monokristallin kiselkarbid och metod för dess framställning
US7221010B2 (en) * 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
ATE335872T1 (de) 2003-04-24 2006-09-15 Norstel Ab Vorrichtung und verfahren zur herstellung von einkristallen durch dampfphasenabscheidung
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7247513B2 (en) 2003-05-08 2007-07-24 Caracal, Inc. Dissociation of silicon clusters in a gas phase during chemical vapor deposition homo-epitaxial growth of silicon carbide
JP3784393B2 (ja) * 2003-07-02 2006-06-07 松下電器産業株式会社 半導体装置及びその製造方法
US7473929B2 (en) 2003-07-02 2009-01-06 Panasonic Corporation Semiconductor device and method for fabricating the same
FR2857895B1 (fr) * 2003-07-23 2007-01-26 Soitec Silicon On Insulator Procede de preparation de surface epiready sur films minces de sic
JP2005116896A (ja) * 2003-10-09 2005-04-28 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
JP4500928B2 (ja) 2004-10-25 2010-07-14 アルプス電気株式会社 金型の製造方法

Also Published As

Publication number Publication date
TWI404131B (zh) 2013-08-01
US20120228638A1 (en) 2012-09-13
TW201314760A (zh) 2013-04-01
EP1883951A2 (en) 2008-02-06
US20090261351A1 (en) 2009-10-22
EP2325869B1 (en) 2020-01-01
WO2006127093A3 (en) 2007-05-10
EP1883951B1 (en) 2019-10-16
US7528040B2 (en) 2009-05-05
US20060270103A1 (en) 2006-11-30
EP2325869A3 (en) 2012-01-25
TWI545640B (zh) 2016-08-11
JP6008571B2 (ja) 2016-10-19
WO2006127093A2 (en) 2006-11-30
JP2012178602A (ja) 2012-09-13
US20150028354A1 (en) 2015-01-29
EP2325869A2 (en) 2011-05-25
JP2008543048A (ja) 2008-11-27
US9142663B2 (en) 2015-09-22
US8188483B2 (en) 2012-05-29
TW200701358A (en) 2007-01-01
US8859366B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
JP5199072B2 (ja) チャネル領域の平滑な表面を有するシリコンカーバイドデバイスを作製する方法
US7705362B2 (en) Silicon carbide devices with hybrid well regions
US6429041B1 (en) Methods of fabricating silicon carbide inversion channel devices without the need to utilize P-type implantation
JP3180895B2 (ja) 炭化けい素半導体装置の製造方法
US7687825B2 (en) Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication
KR100271106B1 (ko) 실리콘 카바이드로 형성된 파워 mosfet(power mosfet in silicon carbide)
JP3666280B2 (ja) 炭化けい素縦形ｆｅｔおよびその製造方法
JP2000106371A (ja) 炭化珪素半導体装置の製造方法
JP5098293B2 (ja) ワイドバンドギャップ半導体を用いた絶縁ゲート型半導体装置およびその製造方法
JP3496509B2 (ja) 炭化珪素半導体装置の製造方法
JP3941641B2 (ja) 炭化珪素半導体装置の製造方法とその製造方法によって製造される炭化珪素半導体装置
JP7074173B2 (ja) 半導体装置および半導体装置の製造方法
JP2005353877A (ja) 半導体装置
WO2015111177A1 (ja) 半導体装置，パワーモジュール，電力変換装置，および鉄道車両
JP2007019095A (ja) 半導体装置の製造方法
JPH11354789A (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101207

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111117

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120215

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120222

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120315

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120416

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120828

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121128

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20121205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130125

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5199072

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250