CN102027583A - 使用选择性外延生长制造横向结型场效应晶体管的方法 - Google Patents
使用选择性外延生长制造横向结型场效应晶体管的方法 Download PDFInfo
- Publication number
- CN102027583A CN102027583A CN2009801175388A CN200980117538A CN102027583A CN 102027583 A CN102027583 A CN 102027583A CN 2009801175388 A CN2009801175388 A CN 2009801175388A CN 200980117538 A CN200980117538 A CN 200980117538A CN 102027583 A CN102027583 A CN 102027583A
- Authority
- CN
- China
- Prior art keywords
- layer
- semi
- mask
- conducting material
- regrowth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 69
- 230000005669 field effect Effects 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 107
- 239000000463 material Substances 0.000 claims abstract description 84
- 238000005530 etching Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 22
- 238000004519 manufacturing process Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 229920002120 photoresistant polymer Polymers 0.000 claims description 9
- 238000000137 annealing Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims 4
- 229910052799 carbon Inorganic materials 0.000 claims 4
- 238000005468 ion implantation Methods 0.000 abstract description 2
- 206010073306 Exposure to radiation Diseases 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 88
- 229910010271 silicon carbide Inorganic materials 0.000 description 22
- 238000001312 dry etching Methods 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000006735 deficit Effects 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000005527 interface trap Effects 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- 229910052984 zinc sulfide Inorganic materials 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000000635 electron micrograph Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- WGPCGCOKHWGKJJ-UHFFFAOYSA-N sulfanylidenezinc Chemical compound [Zn]=S WGPCGCOKHWGKJJ-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66893—Unipolar field-effect transistors with a PN junction gate, i.e. JFET
- H01L29/66901—Unipolar field-effect transistors with a PN junction gate, i.e. JFET with a PN homojunction gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Junction Field-Effect Transistors (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明描述了诸如横向结型场效应晶体管(JFET)等半导体器件的制造方法，所述方法为自对准方法，并包括使用再生长掩模材料进行选择性外延生长以形成器件的栅极区或源/漏区。所述方法可消除对离子注入的需要。所述器件可由诸如SiC等宽带隙半导体材料制成。所述再生长掩模材料可以为TaC。这些器件可用于苛刻的环境，包括涉及接触辐射和/或高温的应用。
Description
本文中使用的章节标题仅用于组织目的，不应理解为以任何方式限制本文中描述的主题。
关于联邦政府资助的研究的声明
本发明在按照由美国空军签订的合同FA8650-04-C-5435号执行的美国政府的支持下完成。美国政府可在本发明中享有一定的权利。
技术领域
本申请一般涉及制造半导体器件的方法。
背景技术
诸如MOSFET和JFET等半导体器件一般使用离子注入技术制得。然而，MOSFET存在一些与栅氧化层有关的可靠性和性能问题。与MOSFET不同，离子注入的JFET器件可使用自对准工艺制造，并且可设计为使其不会发生氧化物界面问题。不过，离子注入遗留了可能影响器件性能的残留损伤。另外，在SiC中，p型注入层比外延生长的p型层的电阻更高。注入也可能导致非突变的pn结，可能造成难以精确测定临界器件参数。
因此，仍然需要不涉及离子注入的制造JFET等半导体器件的改进方法。
发明内容
本发明提供了一种方法，所述方法包括：
穿过第一掩模中的一个或多个开口选择性蚀刻第一层半导体材料以形成半导体材料的第一和第二不连续的凸起区域，所述第一和第二不连续的凸起区域的上表面由所述第一掩模覆盖，其中，所述第一层半导体材料位于第二层半导体材料上，所述第二层半导体材料位于第三层半导体材料上，所述第三层半导体材料位于半导体衬底上，其中，所述第一层和第二层半导体材料为第一导电型，所述第三层半导体材料为与所述第一导电型不同的第二导电型，其中，蚀刻使得第二层半导体材料在与所述第一和第二不连续的凸起区域相邻的和这些区域之间的区域露出，并且，所述第一掩模包括在所述第一半导体层上的再生长掩模材料层和所述再生长掩模材料层上的蚀刻掩模材料层，
在所述第二层半导体材料上在所述第一和第二不连续的凸起区域之间的区域中沉积第二掩模；
蚀刻穿过所述第二层半导体材料和所述第三层半导体材料，以使所述衬底在与所述第一和第二掩模相邻的区域露出；
移除所述第二掩模以使所述不连续的凸起区域之间的区域露出；
移除所述蚀刻掩模材料层以使所述不连续的凸起区域的上表面由所述再生长掩模材料覆盖；
在所述第一和第二不连续的凸起区域之间的区域上和与所述第一和第二不连续的凸起区域相邻的衬底上外延生长所述第二导电型的一层或多层半导体材料；
移除所述再生长掩模材料；
在所述第一和第二不连续的凸起区域之上、在所述第一和第二不连续的凸起区域之间的区域之上以及在与所述第一和第二不连续的凸起区域相邻的所述第二导电型的所述一层或多层半导体材料的栅极区上沉积第三掩模；
蚀刻穿过在与所述第三掩模相邻的区域中的所述第二导电型的所述一层或多层半导体材料；和
移除所述第三掩模。
还提供了由上述方法制造的半导体器件。
本发明中还提供了一种方法，所述方法包括：
穿过第一掩模中的一个或多个开口选择性蚀刻再生长掩模材料层，以形成半导体材料的不连续的凸起区域，所述不连续的凸起区域具有上表面和侧壁，其中，所述再生长掩模材料层位于第一层半导体材料上，所述第一层半导体材料位于第二层半导体材料上，所述第二层半导体材料位于第三层半导体材料上，所述第三层半导体材料位于衬底上，其中，所述第二层半导体材料为第一导电型，所述第一层和第三层半导体材料为与所述第一导电型不同的第二导电型，并且，蚀刻包括蚀刻穿过所述再生长掩模材料层和所述第一层半导体材料以使下面的第二层半导体材料在与所述第一掩模相邻的区域露出；
移除所述第一掩模以使所述不连续的凸起区域的上表面由所述再生长掩模材料覆盖；
在所述不连续的凸起区域的侧壁上和与所述不连续的凸起区域相邻的所述第二层半导体材料上外延生长所述第一导电型的一层或多层半导体材料；和
从所述不连续的凸起区域的上表面移除所述再生长掩模材料。
还提供了由上述方法制造的半导体器件。
本文中阐述了本教导的这些和其他特点。
附图说明
本领域的技术人员将理解，以下描述的附图仅是用于说明的目的。这些附图并不意图以任何方式限制本教导的范围。
图1是具有选择性生长的p型栅极区的横向JFET器件的截面示意图。
图2A和2B是n型衬底中形成的槽中外延再生长的p型材料的截面SEM图像，分别为垂直于主平面(图2A)[即，沿(1100)方向]和平行于主平面(图2B)[即，沿(1120)方向]。
图3A是LJFET器件的布局的示意图，包括器件的截面的SEM图像。
图3B是具有再生长p型栅极的器件的SEM截面图像，显示出n+源和漏接触区之间的再生长p型栅极，其中栅极的长度(LG)为0.9μm。
图4是横向JFET器件在8个不同的栅极-源电压值(Vgs)下的漏电流(Id)随漏-源电压(Vd)变化的曲线，所述器件通过使用全外延制造工艺制造，栅极长度(LG)为0.8μm，栅极宽度(WG)为200μm。
图5是经源/漏区的选择性再生长制得的JFET器件的截面示意图。
图6A～6Q描述了具有选择性再生长的栅极区的器件的制造方法，显示了在制造工艺中的各步骤中的器件的示意性的俯视图和截面图。
图7A～7F描述了具有选择性再生长的源/漏区的器件的制造方法，显示了在制造工艺中的各步骤中的器件的截面示意图。
具体实施方式
为了解释本说明书，此处使用的“或”是指“和/或”，除非另有说明或者“和/或”的使用明显不合适。此处使用的“a”表示“一个或多个”，除非另有说明或者“一个或多个”的使用明显不合适。“comprise”、“comprises”、“comprising”、“include”、“includes”和“including”的使用可以互换而非意图限制。此外，当一个或多个实施方式的描述采用术语“comprising”时，本领域的技术人员应当理解，在一些特定的情况中，作为替代，可使用“基本由……构成”和/或“由……构成”的语言描述这些实施方式。还应当理解，在一些实施方式中，步骤的顺序或执行某些操作的顺序并不重要，只要本教导仍然能够保持运作即可。此外，在一些实施方式中，两个以上的步骤或操作可同时进行。
现在描述诸如横向结型场效应晶体管(JFET)等半导体器件的制造方法。所述方法包括穿过再生长掩模材料中的开口进行选择性外延以形成所述器件的栅极区或源/漏区。所述器件可由SiC等宽带隙半导体材料制成。所述再生长掩模材料可以为TaC。
此处描述的方法可消除对于离子注入的需要，离子注入可能导致影响器件性能的残留损伤。另外，使用离子注入制造的器件具有缓变pn结或非突变pn结。与使用离子注入制造的器件不同，具有全外延层的集成电路具有突变pn结。在此处描述的方法中，使用同一掩模来界定器件的栅极区和源/漏区。该自对准工艺因而能够精确控制器件的尺寸，而不需要重要的重对准步骤。
以下描述为用于制造集成电路的由SiC等宽带隙半导体材料制造横向结型场效应晶体管(JFET)的方法。此处描述的方法采用半导体材料的选择性外延再生长，即，使用再生长掩模(例如，TaC掩模)以隔离出特定区域进行外延生长。选择性外延再生长可用于形成器件的栅极层或源/漏层。此处描述的方法能够消除对于离子注入的需要。
根据一些实施方式，选择性再生长技术可用于形成晶体管的p+栅极区。在该器件中，n+源/漏层在沟道层上生长，被选择性蚀刻回退至沟道层以形成源/漏区，然后生长p型栅极层。该全外延法采用自对准的选择性再生长技术，即使用掩模(例如TaC)来防止p型材料在源/漏区上的再生长。
图1中显示了具有选择性生长的栅极的横向JFET的示意性截面。如图1所示，器件包括衬底18、形成于衬底18上的p-层16、形成于p-层16上的n-层14和形成于n-层14上的凸起的n+区域12。如图1所示，器件还包括在凸起的n+区域之间的p型栅极区，该区域包括p-层28和p+层30。尽管图1中显示了两个p型层，但该器件也可通过使用一个p型层制造。又如图1所示，在n+区域上形成欧姆接触34，并在欧姆接触34上形成最终的金属层38，从而形成源接触和漏接触。
使用TaC掩模的选择性再生长已经由Li et al，″Selective Growth of4H-SiC on 4H-SiC Substrates Using a High Temperature Mask，″MaterialsScience Forum Vols.457-460(2004)pp.185-188论证。对已公布的技术进行了变化，即，使用通过在碳层上沉积钽层，然后在真空中退火以使这两层反应而形成的TaC掩模。使用该技术，在不具有缓冲层或沟道层的n+衬底上成功地实现了选择性再生长。图2A和2B中显示了n+衬底上的选择性生长的p型SiC的SEM截面，分别为栅极宽度垂直于主平面(图2A)[即，沿(1100)方向]和平行于主平面(图2B)[即，沿(1120)方向])。
前述技术用来制造具有再生长的p型栅极的器件。图3A中描绘了该器件的示意图，该图是LJFET器件的布局的示意图，包括该器件的截面的SEM图像。图3B是具有再生长的p型栅极的器件的SEM截面图像，显示出n+源和漏接触区之间的再生长的p型栅极，其中栅极的长度(LG)为0.9μm。
图4是横向JFET器件在8个不同的栅极-源电压值(Vgs)下的漏电流(Id)随漏-源电压(Vd)变化的曲线，所述器件通过使用全外延制造工艺制造，栅极长度(LG)为0.8μm，栅极宽度(WG)为200μm。
根据一些实施方式，选择性再生长技术可用来形成器件的源/漏区。图5是具有选择性生长的源/漏区的器件的外延层的截面示意图。使用选择性生长源/漏区可减少或消除器件中的界面陷阱的影响。
具有再生长的源/漏区的器件可如下制成：在沟道层上生长p型栅极层、沉积再生长掩模材料层(例如，TaC)、图案化再生长掩模材料层上的干式蚀刻掩模材料、干式蚀刻穿过再生长掩模层及其下面的p型SiC栅极层直至沟道层、移除蚀刻掩模、然后在露出的沟道层上以及p+栅极外延层的侧壁上再生长n+源/漏层。为了增强器件的性能，在露出的沟道层上以及p+栅极外延层的侧壁上可再生长n-层和n+层。n-层可提供n+和p+材料之间的漂移区，从而获得充足的闭锁电压。这样，可将沟道与界面陷阱屏蔽开而不致损失闭锁电压。
图6A～6Q描述了具有选择性再生长的栅极区的器件的制造方法，显示了在制造工艺中的各步骤中的器件的俯视图和截面图。
如图6A所示，在衬底18上生长有p-缓冲层16、n-缓冲层14和n+保护层12。衬底18可以是半绝缘(SI)衬底(例如，半绝缘SiC)。
器件的源区和栅极区随后用再生长掩模材料20和蚀刻掩模材料22进行图案化，如图6B中的俯视图及图6C中的截面图所示。示例性的再生长掩模材料包括但不限于TaC和C。
随后蚀刻器件的未掩蔽部分直至沟道层，如图6D中的俯视图和图6E中的截面图所示。一些器件的沟道可以蚀刻得更深以使阈值电压更偏正。耗尽型器件可通过在其他蚀刻之前在其顶部图案化形成光致抗蚀剂(PR)掩模而将其与其他蚀刻屏蔽开。
光致抗蚀剂(PR)蚀刻掩模24随后在器件的活性沟道区域上图案化，如图6F中的俯视图和图6G中的截面图所示。
随后干式蚀刻器件的未掩蔽部分直至SI衬底和PR掩模，并剥去蚀刻掩模，如图6H中的俯视图和图6I中的截面图所示。不过，外延再生长掩模20仍然留在原处。
随后再生长p-外延层28和p+外延层30，如图6J中的俯视图和图6K中的截面图所示。如上所述，器件也可通过仅生长p+层(而非p-层和p+层)而制造。可增添p-层来增强最大源/漏(S/D)-栅极(G)击穿。理想的是，在该步骤中在再生长掩模上不生长外延材料。不过，对于SiC器件，在再生长掩模上可形成多晶SiC。多晶SiC可通过氧化(例如在管式炉中)然后进行湿式蚀刻而除去。
随后剥离再生长掩模20，图案化形成光致抗蚀剂掩模32以覆盖器件的栅极、栅极焊盘、源区和漏区，随后干式蚀刻再生长的p+层30和再生长的p-层(如果存在)直至分隔器件，如图6L中的俯视图和图6M中的截面图所示。
随后剥离光致抗蚀剂掩模32，在器件的栅极区、源区和漏区上图案化形成欧姆金属34并退火，如图6N中的俯视图和图6O中的截面图所示。
然后沉积场氧化层36，穿过沉积的场氧化层36和互连金属38蚀刻出焊盘窗口，如图6P中的俯视图和图6Q中的截面图所示。
图7A～7E描述了具有选择性再生长的源/漏区的器件的制造方法。
如图7A所示，在衬底18上形成p+层41，在p+层41上形成n-层14，在n-层14上形成p+层40。如图7B所示，在p+层40上形成再生长掩模层42，在再生长掩模层42上图案化形成干式蚀刻掩模44。随后蚀刻再生长掩模层42和下面的p+层直至露出下面的n-层14，如图7C中所示。n-层14形成器件的沟道。蚀刻穿过p+层40形成的不连续的凸起的p+区域界定器件的栅极。随后除去干式蚀刻掩模44，如图7D所示。然后在与p+区域40相邻的露出的n-层上以及p+区域40的侧壁上再生长n-层46和n+层48，如图7E所示。随后除去再生长掩模42，如图7F所示。
以上描述的器件的各层的示例性厚度和掺杂浓度列于下表中。下面提供的厚度和掺杂浓度仅是示例性的，而非意图进行限制。
尽管以上描述的是SiC半导体器件，不过其他的半导体材料也可用来制造所述器件。例如，器件的半导体材料可以是任一种宽带隙半导体材料，包括但不限于SiC、GaN或GaAs。
碳化硅以众多(即，多于200种)不同的变化方式(多型)结晶。最重要的是：3C-SiC(立方晶胞，闪锌矿)；2H-SiC；4H-SiC；6H-SiC(六方晶胞，纤维锌矿)；15R-SiC(菱面体晶胞)。对于功率器件而言4H多型更具吸引力，因为其具有较高的电子迁移率。尽管优选4H-SiC，不过应当理解，举例来说，本发明适用于由如砷化镓和氮化镓等其他的宽带隙半导体材料制造的此处描述的器件和集成电路，并适用于碳化硅的其他多型。
尽管在上面以及附图中描述的是具有p型栅极的器件，但使用上述方法也可以制造具有n型栅极的器件。
利用已知技术通过用施主材料或受主材料掺杂各层可形成器件的层。用于SiC的示例性的施主材料包括氮和磷。氮是用于SiC的优选的施主材料。用于掺杂SiC的示例性的受主材料包括硼和铝。铝是用于SiC的优选的受主材料。不过以上的材料仅是示例性的，可以使用任何可以掺杂到半导体材料中的受主材料和施主材料。
用于再生长掩模的材料可以是TaC或C。也可以使用其他材料。例如，如果采用低温外延工艺，SiO2可用作再生长掩模材料。再生长掩模材料的以上实例仅是示例性的，并非意图进行限制。适宜的再生长掩模材料可基于再生长的材料的类型和再生长过程中所用的条件(例如温度)进行选择。
可以改变此处描述的器件的各层的掺杂水平和厚度以制造具有用于特定用途的所希望的特性的器件。类似地，也可以改变器件的各特征的尺寸以制造具有用于特定用途的所希望的特性的器件。
器件的各层可通过在合适的衬底上进行外延生长而形成。在外延生长的过程中可以对各层进行掺杂。
虽然上述说明教导了本发明的原理且出于说明目的而提供了实例，但是本领域技术人员通过阅读此公开内容将会了解，可以进行形式和细节上的各种变化，而不脱离本发明的真正范围。
Claims (29)
1.一种方法，所述方法包括：
穿过第一掩模中的一个或多个开口选择性蚀刻第一层半导体材料，以形成半导体材料的第一和第二不连续的凸起区域，所述第一和第二不连续的凸起区域的上表面由所述第一掩模覆盖，其中，所述第一层半导体材料位于第二层半导体材料上，所述第二层半导体材料位于第三层半导体材料上，所述第三层半导体材料位于半导体衬底上，其中，所述第一层和第二层半导体材料为第一导电型，所述第三层半导体材料为与所述第一导电型不同的第二导电型，蚀刻使得第二层半导体材料在与所述第一和第二不连续的凸起区域相邻的和这些区域之间的区域露出，并且，所述第一掩模包括在所述第一半导体层上的再生长掩模材料层和所述再生长掩模材料层上的蚀刻掩模材料层，
在所述第二层半导体材料上在所述第一和第二不连续的凸起区域之间的区域中沉积第二掩模；
蚀刻穿过所述第二层半导体材料和所述第三层半导体材料，以使所述衬底在与所述第一掩模和第二掩模相邻的区域露出；
移除所述第二掩模以使所述不连续的凸起区域之间的区域露出；
移除所述蚀刻掩模材料层以使所述不连续的凸起区域的上表面由所述再生长掩模材料覆盖；
在所述第一和第二不连续的凸起区域之间的区域上，和在与所述第一和第二不连续的凸起区域相邻的衬底上，外延生长所述第二导电型的一层或多层半导体材料；
移除所述再生长掩模材料；
在所述第一和第二不连续的凸起区域之上、在所述第一和第二不连续的凸起区域之间的区域之上以及在与所述第一和第二不连续的凸起区域相邻的所述第二导电型的所述一层或多层半导体材料的栅极区上沉积第三掩模；
蚀刻穿过在与所述第三掩模相邻的区域中的所述第二导电型的所述一层或多层半导体材料；和
移除所述第三掩模。
2.如权利要求1所述的方法，其中，所述第一层半导体材料具有比所述第二层半导体材料更高的掺杂浓度。
3.如权利要求1所述的方法，其中，所述第一导电型的半导体材料是n型半导体材料，并且，所述第二导电型的半导体材料是p型半导体材料。
4.如权利要求1所述的方法，其中，所述半导体材料是宽带隙半导体材料。
5.如权利要求1所述的方法，其中，所述衬底是半绝缘衬底。
6.如权利要求1所述的方法，其中，所述半导体材料是SiC。
7.如权利要求1所述的方法，其中，所述第二掩模是光致抗蚀剂掩模。
8.如权利要求1所述的方法，其中，所述第三掩模是光致抗蚀剂掩模。
9.如权利要求1所述的方法，所述方法还包括：
在所述第一和第二不连续的凸起区域上沉积欧姆金属以形成源欧姆接触和漏欧姆接触，并在p型半导体的所述一层或多层的栅极区上沉积欧姆金属以形成栅欧姆接触；和
使所述源、漏和栅欧姆接触退火。
10.如权利要求9所述的方法，所述方法还包括沉积与所述源、栅和漏欧姆接触相接触的导电金属层。
11.如权利要求1所述的方法，其中，外延生长所述第二导电型的一层或多层半导体材料包括外延生长所述第二导电型的两层半导体材料，在这两层中，第一层具有比第二层更低的掺杂浓度。
12.如权利要求1所述的方法，其中，所述再生长掩模材料包含TaC或C。
13.如权利要求12所述的方法，其中，所述再生长掩模材料包含TaC，所述方法还包括：
在所述第一层半导体材料上沉积包含碳的层；
在所述包含碳的层上沉积包含钽的层；和
退火以形成所述再生长掩模材料层。
14.如权利要求1所述的方法，其中，所述第一掩模包含Ti或Ni。
15.如权利要求1所述的方法，其中，蚀刻穿过所述第一层半导体材料以使下面的所述第二层半导体材料露出还包括部分蚀刻到所述第二层半导体材料中。
16.如权利要求9所述的方法，其中，所述欧姆金属是Ni。
17.由权利要求1所述的方法制造的器件。
18.一种方法，所述方法包括：
穿过第一掩模中的一个或多个开口选择性蚀刻再生长掩模材料层，以形成半导体材料的不连续的凸起区域，所述不连续的凸起区域具有上表面和侧壁，其中，所述再生长掩模材料层位于第一层半导体材料上，所述第一层半导体材料位于第二层半导体材料上，所述第二层半导体材料位于第三层半导体材料上，所述第三层半导体材料位于衬底上，其中，所述第二层半导体材料为第一导电型，所述第一层和第三层半导体材料为与所述第一导电型不同的第二导电型，并且，蚀刻包括蚀刻穿过所述再生长掩模材料层和所述第一层半导体材料以使下面的第二层半导体材料在与所述第一掩模相邻的区域露出；
移除所述第一掩模以使所述不连续的凸起区域的上表面由所述再生长掩模材料覆盖；
在所述不连续的凸起区域的侧壁上，和在与所述不连续的凸起区域相邻的所述第二层半导体材料上，外延生长所述第一导电型的一层或多层半导体材料；和
从所述不连续的凸起区域的上表面移除所述再生长掩模材料。
19.如权利要求18所述的方法，其中，所述第一导电型的半导体材料是n型半导体材料，并且，所述第二导电型的半导体材料是p型半导体材料。
20.如权利要求19所述的方法，其中，所述半导体材料是宽带隙半导体材料。
21.如权利要求18所述的方法，其中，所述半导体材料是SiC。
22.如权利要求18所述的方法，其中，外延生长所述第一导电型的一层或多层半导体材料包括外延生长所述第一导电型的两层半导体材料，在这两层中，第一层具有比第二层更低的掺杂浓度。
23.如权利要求18所述的方法，其中，所述再生长掩模材料包含TaC或C。
24.如权利要求23所述的方法，其中，所述再生长掩模材料包含TaC，所述方法还包括：
在所述第一层半导体材料上沉积包含碳的层；
在所述包含碳的层上沉积包含钽的层；和
退火以形成所述再生长掩模材料层。
25.如权利要求18所述的方法，其中，所述第一掩模包含Ti或Ni。
26.如权利要求18所述的方法，所述方法还包括：
在所述不连续的凸起区域的上表面上沉积欧姆金属以形成栅欧姆接触，并在与所述不连续的凸起区域相邻的所述一层或多层半导体材料上沉积欧姆金属以形成源欧姆接触和漏欧姆接触；和
使所述源、漏和栅欧姆接触退火。
27.如权利要求26所述的方法，其中，所述欧姆金属是Ni。
28.如权利要求26所述的方法，所述方法还包括沉积与所述源、栅和漏欧姆接触相接触的导电金属层。
29.由权利要求18所述的方法制造的半导体器件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/102,382 | 2008-04-14 | ||
| US12/102,382 US7560325B1 (en) | 2008-04-14 | 2008-04-14 | Methods of making lateral junction field effect transistors using selective epitaxial growth |
| PCT/US2009/039107 WO2009129049A2 (en) | 2008-04-14 | 2009-04-01 | Methods of making lateral junction field effect transistors using selective epitaxial growth |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210359902.5A Division CN102856387A (zh) | 2008-04-14 | 2009-04-01 | 使用选择性外延生长制造的半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102027583A true CN102027583A (zh) | 2011-04-20 |
| CN102027583B CN102027583B (zh) | 2012-09-19 |
Family
ID=40846255
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210359902.5A Pending CN102856387A (zh) | 2008-04-14 | 2009-04-01 | 使用选择性外延生长制造的半导体器件 |
| CN2009801175388A Expired - Fee Related CN102027583B (zh) | 2008-04-14 | 2009-04-01 | 使用选择性外延生长制造横向结型场效应晶体管的方法 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210359902.5A Pending CN102856387A (zh) | 2008-04-14 | 2009-04-01 | 使用选择性外延生长制造的半导体器件 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US7560325B1 (zh) |
| EP (1) | EP2277195A4 (zh) |
| JP (1) | JP2011517115A (zh) |
| KR (1) | KR20110007165A (zh) |
| CN (2) | CN102856387A (zh) |
| AU (1) | AU2009236500A1 (zh) |
| CA (1) | CA2721363A1 (zh) |
| TW (1) | TWI408754B (zh) |
| WO (1) | WO2009129049A2 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094074A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| CN103094116A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 制作沟槽mos的工艺方法 |
| CN110634747A (zh) * | 2019-10-21 | 2019-12-31 | 南京集芯光电技术研究院有限公司 | 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7994548B2 (en) * | 2008-05-08 | 2011-08-09 | Semisouth Laboratories, Inc. | Semiconductor devices with non-punch-through semiconductor channels having enhanced conduction and methods of making |
| US8168486B2 (en) * | 2009-06-24 | 2012-05-01 | Intersil Americas Inc. | Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate |
| JP2011119512A (ja) * | 2009-12-04 | 2011-06-16 | Denso Corp | 半導体装置およびその製造方法 |
| TWI380377B (en) * | 2009-12-23 | 2012-12-21 | Intersil Inc | Methods for manufacturing enhancement-mode hemts with self-aligned field plate |
| JP4985757B2 (ja) * | 2009-12-25 | 2012-07-25 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP2011159714A (ja) * | 2010-01-29 | 2011-08-18 | Denso Corp | 炭化珪素半導体装置およびその製造方法 |
| JP5499744B2 (ja) * | 2010-02-05 | 2014-05-21 | 株式会社デンソー | 半導体装置およびその製造方法 |
| WO2013101004A1 (en) | 2011-12-28 | 2013-07-04 | Intel Corporation | Contact techniques and configurations for reducing parasitic resistance in nanowire transistors |
| US10312378B2 (en) * | 2017-01-30 | 2019-06-04 | QROMIS, Inc. | Lateral gallium nitride JFET with controlled doping profile |
| CN117976706A (zh) * | 2019-09-17 | 2024-05-03 | 联华电子股份有限公司 | 高电子迁移率晶体管 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07263664A (ja) * | 1994-03-17 | 1995-10-13 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP3716906B2 (ja) * | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| JP3812421B2 (ja) * | 2001-06-14 | 2006-08-23 | 住友電気工業株式会社 | 横型接合型電界効果トランジスタ |
| EP1428248B1 (en) * | 2001-07-12 | 2011-11-23 | Mississippi State University | Method of making transistor topologies in silicon carbide through the use of selective epitaxy |
| US7470967B2 (en) * | 2004-03-12 | 2008-12-30 | Semisouth Laboratories, Inc. | Self-aligned silicon carbide semiconductor devices and methods of making the same |
| US7294860B2 (en) * | 2004-07-08 | 2007-11-13 | Mississippi State University | Monolithic vertical junction field effect transistor and Schottky barrier diode fabricated from silicon carbide and method for fabricating the same |
| US20060211210A1 (en) * | 2004-08-27 | 2006-09-21 | Rensselaer Polytechnic Institute | Material for selective deposition and etching |
| US7279368B2 (en) * | 2005-03-04 | 2007-10-09 | Cree, Inc. | Method of manufacturing a vertical junction field effect transistor having an epitaxial gate |
| US20070029573A1 (en) * | 2005-08-08 | 2007-02-08 | Lin Cheng | Vertical-channel junction field-effect transistors having buried gates and methods of making |
| US7345310B2 (en) * | 2005-12-22 | 2008-03-18 | Cree, Inc. | Silicon carbide bipolar junction transistors having a silicon carbide passivation layer on the base region thereof |
| US7977154B2 (en) * | 2006-04-14 | 2011-07-12 | Mississippi State University | Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices |
| JP4926632B2 (ja) * | 2006-09-27 | 2012-05-09 | 東洋炭素株式会社 | タンタルと炭素結合物の製造方法、タンタルと炭素の傾斜組成構造及びタンタル−炭素複合体 |
| JP5169152B2 (ja) * | 2007-11-05 | 2013-03-27 | 住友電気工業株式会社 | 半導体装置の製造方法 |
-
2008
- 2008-04-14 US US12/102,382 patent/US7560325B1/en not_active Expired - Fee Related
-
2009
- 2009-04-01 CA CA2721363A patent/CA2721363A1/en not_active Abandoned
- 2009-04-01 EP EP09733124.3A patent/EP2277195A4/en not_active Withdrawn
- 2009-04-01 CN CN201210359902.5A patent/CN102856387A/zh active Pending
- 2009-04-01 WO PCT/US2009/039107 patent/WO2009129049A2/en active Application Filing
- 2009-04-01 AU AU2009236500A patent/AU2009236500A1/en not_active Abandoned
- 2009-04-01 KR KR1020107024904A patent/KR20110007165A/ko not_active Application Discontinuation
- 2009-04-01 CN CN2009801175388A patent/CN102027583B/zh not_active Expired - Fee Related
- 2009-04-01 JP JP2011504062A patent/JP2011517115A/ja not_active Ceased
- 2009-04-10 TW TW098111991A patent/TWI408754B/zh not_active IP Right Cessation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103094074A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| CN103094116A (zh) * | 2011-11-01 | 2013-05-08 | 上海华虹Nec电子有限公司 | 制作沟槽mos的工艺方法 |
| CN103094074B (zh) * | 2011-11-01 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 用选择性外延制作底部厚栅氧化层沟槽mos的工艺方法 |
| CN110634747A (zh) * | 2019-10-21 | 2019-12-31 | 南京集芯光电技术研究院有限公司 | 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法 |
| WO2021077758A1 (zh) * | 2019-10-21 | 2021-04-29 | 南京集芯光电技术研究院有限公司 | 利用MBE再生长p-GaN的单栅结构GaN-JFET器件的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2009129049A2 (en) | 2009-10-22 |
| TW201001563A (en) | 2010-01-01 |
| JP2011517115A (ja) | 2011-05-26 |
| TWI408754B (zh) | 2013-09-11 |
| EP2277195A2 (en) | 2011-01-26 |
| CN102856387A (zh) | 2013-01-02 |
| AU2009236500A1 (en) | 2009-10-22 |
| CA2721363A1 (en) | 2009-10-22 |
| CN102027583B (zh) | 2012-09-19 |
| US7560325B1 (en) | 2009-07-14 |
| EP2277195A4 (en) | 2013-11-06 |
| WO2009129049A3 (en) | 2010-02-18 |
| KR20110007165A (ko) | 2011-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102027583B (zh) | 使用选择性外延生长制造横向结型场效应晶体管的方法 | |
| US10784338B2 (en) | Field effect transistor devices with buried well protection regions | |
| CN101416319B (zh) | 具有埋栅的垂直沟道结型场效应晶体管及其制造方法 | |
| KR101494935B1 (ko) | 메사 스텝들을 포함하는 버퍼층들 및 메사 구조들을 가지는 전력 반도체 장치들 | |
| US11735654B2 (en) | Silicon carbide semiconductor device and manufacturing method of silicon carbide semiconductor device | |
| US6100111A (en) | Method for fabricating a silicon carbide device | |
| KR20120031071A (ko) | 도핑농도가 가변적인 ｖｊｆｅｔ와 다이오드 및 그 제조방법 | |
| KR20120032531A (ko) | 이온주입 없이 ｖｊｆｅｔ와 ｂｊｔ를 제조하는 방법 및 그 장치 | |
| KR20150076840A (ko) | 반도체 소자 및 그 제조 방법 | |
| US20150137142A1 (en) | Junction Field Effect Transistor Cell with Lateral Channel Region | |
| JP6246700B2 (ja) | 横チャネル領域を有する接合型電界効果トランジスタセル | |
| JP2006100310A (ja) | 半導体装置の製造方法 | |
| CN114121657B (zh) | 一种氮化镓垂直结型场效应管的制备方法 | |
| EP3958295A1 (en) | Semiconductor device, fabrication method, and electronic device | |
| CN114284359A (zh) | 低阻碳化硅mosfet器件及其制造方法 | |
| KR20160092866A (ko) | 반도체 소자 및 그 제조 방법 | |
| CN116635984A (zh) | 半导体装置及其制造方法 | |
| Alexandrov | Development of 4H-SiC high voltage unipolar power switching devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C53 | Correction of patent of invention or patent application | ||
| CB02 | Change of applicant information |
Address after: Mississippi Applicant after: SS SC IP Limited company Address before: Mississippi Applicant before: Semisouth Lab Inc. |
|
| COR | Change of bibliographic data |
Free format text: CORRECT: APPLICANT; FROM: SEMISOUTH LAB INC. TO: SS SC IP, LLC |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: PI Free format text: FORMER OWNER: SS SC IP CO., LTD. Effective date: 20131022 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20131022 Address after: American California Patentee after: PI company Address before: Mississippi Patentee before: SS SC IP Limited company |
|
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120919 Termination date: 20160401 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |