CN106876447A - 具有渐变沟道的高压无结场效应器件及其形成方法 - Google Patents
具有渐变沟道的高压无结场效应器件及其形成方法 Download PDFInfo
- Publication number
- CN106876447A CN106876447A CN201510924724.XA CN201510924724A CN106876447A CN 106876447 A CN106876447 A CN 106876447A CN 201510924724 A CN201510924724 A CN 201510924724A CN 106876447 A CN106876447 A CN 106876447A
- Authority
- CN
- China
- Prior art keywords
- gradual change
- field effect
- high pressure
- effect device
- junction field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000008859 change Effects 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 67
- 230000005669 field effect Effects 0.000 title claims abstract description 62
- 239000004065 semiconductor Substances 0.000 claims abstract description 73
- 239000002019 doping agent Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 claims description 28
- 239000002184 metal Substances 0.000 claims description 28
- 239000010408 film Substances 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 21
- 239000000463 material Substances 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 238000000231 atomic layer deposition Methods 0.000 claims description 12
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 7
- 238000005240 physical vapour deposition Methods 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 239000012212 insulator Substances 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 3
- 230000008569 process Effects 0.000 claims description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims description 2
- 239000010409 thin film Substances 0.000 claims description 2
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 claims 3
- 230000015556 catabolic process Effects 0.000 abstract description 3
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 8
- 229910002601 GaN Inorganic materials 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000739 chaotic effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 239000007792 gaseous phase Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提出了一种具有渐变沟道的高压无结场效应器件及其形成方法，在半导体沟道层上和介质层之间形成有漂移区，能够使形成的高压无结场效应器件具有较高的击穿电压，并且在半导体沟道层表面形成有渐变的注入杂质，能够使器件的开启速率更快，此外，形成的高压无结场效应器件具有高迁移率，具有较好的性能及可靠性。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种具有渐变沟道的高压无结场效应器件及其形成方法。
背景技术
作为第三代半导体材料的典型代表宽禁带半导体，氮化镓(GaN)具有许多硅(Si)材料所不具备的优异性能，GaN是高频、高压、高温和大功率应用的优良半导体材料，在民用和军事领域具有广阔的应用前景。随着GaN技术的进步，特别是大直径硅基GaN外延技术的逐步成熟并商用化GaN功率半导体技术有望成为高性能低功耗技术解决方案，从而GaN的功率器件受到国际著名半导体厂商和研究单位的关注。
与传统的MOSFET不同，无结场效应晶体管(Junctionless Transistor,JLT)由源区、沟道、漏区，栅氧化层及栅极组成，从源区至沟道和漏区，其杂质掺杂类型相同，没有PN结，属于多数载流子导电的器件。通过栅极偏置电压使器件沟道内的多数载流子累积或耗尽，从而可以调制沟道电导进而控制沟道电流。当栅极偏置电压大到将沟道靠近漏极某一截面处的载流子耗尽掉，在这种情况下，器件沟道电阻变成准无限大，器件处于关闭状态。由于避开了不完整的栅氧化层与半导体沟道界面，载流子受到界面散射影响有限，提高了载流子迁移率。此外，无结场效应晶体管属于多数载流子导电器件，器件响应速度快,且沿沟道方向，靠近漏极的电场强度比常规反型沟道的MOS晶体管要来得低，因此，器件的性能及可靠性得以大大提高。
发明内容
本发明的目的在于提供一种具有渐变沟道的高压无结场效应器件及其形成方法，能够获得具有高迁移率的高压无结场效应器件。
为了实现上述目的，本发明提出了一种具有渐变沟道的高压无结场效应器件的形成方法，包括步骤：
提供衬底，在所述衬底的表面形成具有鳍状结构的缓冲层；
在所述缓冲层及鳍状结构表面上沉积半导体沟道层；
在所述鳍状结构两侧的半导体沟道层上形成漂移区；
在所述鳍状结构表面上半导体沟道层中形成渐变的注入杂质；
在所述漂移区及暴露出的半导体沟道层上形成介质层；
在所述鳍状结构两侧的介质层表面形成金属栅极，所述金属栅极高度低于所述鳍状结构的高度；
在鳍状结构两侧暴露出的介质层表面及金属栅极的两侧形成侧墙；
依次刻蚀位于鳍状结构及缓冲层表面暴露出的介质层和漂移区，暴露出源漏区域的所述半导体沟道层；
在暴露出的源漏区域的半导体沟道层内进行掺杂，形成源极和漏极；
在所述源极和漏极上形成源漏电极。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，在所述鳍状结构表面上半导体沟道层中形成渐变的注入杂质的步骤包括：
在所述漂移区及暴露出的半导体沟道层上形成α-Si薄膜；
对所述α-Si薄膜进行高温退火处理，使部分α-Si渐变注入在所述半导体沟道层的表面；
去除剩余的α-Si薄膜。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述高温退火的温度范围为1000摄氏度～2000摄氏度。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述α-Si在所述半导体沟道层内的浓度由外及内呈递减趋势。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述α-Si薄膜采用ALD、LPCVD或MOCVD工艺形成。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述具有鳍状结构的缓冲层的形成步骤包括：
在所述衬底上形成所述缓冲层；
在所述缓冲层表面形成图案化的光阻；
以所述图案化的光阻作为掩膜，干法刻蚀所述缓冲层，形成鳍状结构。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述缓冲层的材质为AlN。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述缓冲层采用MOCVD、ALD或者MBE工艺形成。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述半导体沟道层的材质为N-型GaN。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述漂移区的材质为氧化硅或者氮化硅。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述漂移区的形成步骤包括：
在所述半导体沟道层表面形成一层薄膜层；
采用化学机械研磨及回刻蚀工艺处理所述薄膜层，保留位于所述鳍状结构两侧的半导体沟道层表面的薄膜层，形成漂移区。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述薄膜层采用ALD、CVD、MOCVD或PVD工艺形成。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述介质层的材质为二氧化硅、氧化铝、氧化锆或氧化铪。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述金属栅极的材质为NiAu或CrAu。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述侧墙的材质为氮化硅。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，采用选择性刻蚀工艺依次刻蚀位于鳍状结构及缓冲层表面暴露出的介质层，暴露出源漏区域的所述半导体沟道层。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，采用离子注入或离子扩散工艺对所述半导体沟道层进行N+离子注入，形成源极和漏极。
进一步的，在所述的具有渐变沟道的高压无结场效应器件的形成方法中，所述源极和漏极的注入为硅原子。
在本发明中，还提出了一种具有渐变沟道的高压无结场效应器件，采用如上文所述的具有渐变沟道的高压无结场效应器件的形成方法形成，包括：衬底、设有鳍状结构的缓冲层、具有渐变注入杂质的半导体沟道层、漂移区、介质层、金属栅极、侧墙、源极、漏极及源漏极电极，其中，所述设有鳍状结构的缓冲层形成在所述衬底上，所述具有渐变注入杂质的半导体沟道层形成在所述缓冲层表面，所述漂移区形成在位于所述鳍状结构两侧的所述半导体沟道层上，所述介质层形成在所述漂移区及鳍状结构表面的半导体沟道层上，暴露出鳍状结构顶部暴露出的半导体沟道层，所述金属栅极形成在位于鳍状结构两侧的介质层上，所述侧墙形成在鳍状结构两侧暴露出的介质层表面及金属栅极的两侧，所述源极形成在所述半导体沟道层内并位于金属栅极的两侧，所述漏极形成在鳍状结构顶部的半导体沟道层内，所述源漏极电极形成在所述源极和漏极上。
与现有技术相比，本发明的有益效果主要体现在：提出了一种具有渐变沟道的高压无结场效应器件的形成方法，在半导体沟道层上和介质层之间形成有漂移区，能够使形成的高压无结场效应器件具有较高的击穿电压，并且在半导体沟道层表面形成有渐变的注入杂质，能够使器件的开启速率更快，此外，形成的高压无结场效应器件具有高迁移率，具有较好的性能及可靠性。
附图说明
图1为本发明一实施例中具有渐变沟道的高压无结场效应器件的形成方法的流程图；
图2至图11为本发明一实施例中形成具有渐变沟道的高压无结场效应器件过程中的剖面示意图。
具体实施方式
下面将结合示意图对本发明的具有渐变沟道的高压无结场效应器件及其形成方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本发明中，提出了一种具有渐变沟道的高压无结场效应器件的形成方法，包括步骤：
S100：提供衬底，在所述衬底的表面形成具有鳍状结构的缓冲层；
S200：在所述缓冲层及鳍状结构表面上沉积半导体沟道层；
S300：在所述鳍状结构两侧的半导体沟道层上形成漂移区；
S400：在所述鳍状结构表面上半导体沟道层中形成渐变的注入杂质；
S500：在所述漂移区及暴露出的半导体沟道层上形成介质层；
S600：在所述鳍状结构两侧的介质层表面形成金属栅极，所述金属栅极高度低于所述鳍状结构的高度；
S700：在鳍状结构两侧暴露出的介质层表面及金属栅极的两侧形成侧墙；
S800：依次刻蚀位于鳍状结构及缓冲层表面暴露出的介质层和漂移区，暴露出源漏区域的所述半导体沟道层；
S900：在暴露出的源漏区域的半导体沟道层内进行掺杂，形成源极和漏极；
S1000：在所述源极和漏极上形成源漏电极。
具体的，请参考图2，在步骤S100中，所述衬底100可以为硅衬底、蓝宝石衬底或者SiC衬底等，其还可以是设有Σ型凹槽等图形的衬底。
在所述衬底100表面形成缓冲层200；所述缓冲层200材质为AlN，其厚度范围是100nm～5000nm，例如是3000nm。所述缓冲层200可以采用MOCVD(Metal-organic Chemical Vapor Deposition，金属有机化合物化学气相沉淀)、ALD(Atomic layer deposition，原子层沉积)或者MBE(MolecularBeamEpitaxy，分子束外延)工艺等形成。
接着，在所述缓冲层200上形成鳍形结构210，其形成步骤包括：
在所述衬底上形成所述缓冲层；
在所述缓冲层表面形成图案化的光阻；
以所述图案化的光阻作为掩膜，干法刻蚀所述缓冲层，形成鳍状结构(Fin)210。
接着，请参考图3，在所述缓冲层200及鳍状结构210表面上沉积半导体沟道层300，其中，所述半导体沟道层300材质为N-型GaN，在本实施例中，其厚度范围是1nm～100nm，例如是50nm。所述半导体沟道层300采用外延生长工艺形成。
请继续参考图3，在所述半导体沟道层300上形成薄膜层400，采用化学机械研磨(CMP)及回刻蚀(Etch back)工艺处理所述薄膜层400，保留位于所述鳍状结构210两侧的半导体沟道层300表面的薄膜层400，形成漂移区410，如图4所示，所述薄膜层400采用ALD、CVD、MOCVD或PVD(Physical VaporDeposition，物理气相沉积)工艺形成，所述薄膜层400的材质可以为氮化硅或者氧化硅，其厚度可以根据具体的需要来决定，在此不作限定。
接着，请参考图5，在所述漂移区410及暴露出的半导体沟道层300上形成α-Si薄膜500，接着，请参考图6，对所述α-Si薄膜500进行高温退火处理，使部分α-Si渐变注入在所述半导体沟道层300的表面，形成渐变的注入杂质510，然后去除剩余的α-Si薄膜500；其中，所述高温退火的温度范围为1000摄氏度～2000摄氏度，例如是1500摄氏度，所述α-Si在所述半导体沟道层300内的浓度由外及内呈递减趋势，所述α-Si薄膜500采用ALD、LPCVD或MOCVD等工艺形成。
请参考图7，在所述漂移区410及暴露出的半导体沟道层300表面形成介质层600，所述介质层600的材质为二氧化硅、氧化铝、氧化锆或氧化铪，其厚度范围是1nm～5nm，例如是3nm。所述介质层600可以采用CVD、MOCVD、ALD或MBE等工艺形成。
接着，请继续参考图7，在所述鳍状结构两侧的介质层600表面形成金属栅极700，所述金属栅极700高度低于所述鳍状结构210的高度；其中，所述金属栅极700的材质为NiAu或CrAu等，其可以采用PVD、MOCVD、ALD或MBE工艺形成。
请参考图8，在鳍状结构210两侧暴露出的介质层600表面及金属栅极700的两侧形成侧墙800；所述侧墙800的材质为氮化硅。
接着，请参考图9，刻蚀位于鳍状结构210及缓冲层200表面暴露出的介质层600及漂移区410，暴露出源漏区域的所述半导体沟道层300；其中，采用选择性刻蚀工艺进行刻蚀，去除所述部分介质层600，暴露出位于鳍状结构210顶部的半导体沟道层300，后续作为漏极，以及位于金属栅极700两侧缓冲层200上的半导体沟道层300，后续作为源极。
接着，请参考图10，采用离子注入或离子扩散工艺对所述半导体沟道层300进行N+离子注入，形成源极310和漏极320，其中，注入的N+离子为Si原子。
接着，请参考图11，在所述源极310和漏极320上形成源漏电极900。
在本实施例的另一方面还提出了一种具有渐变沟道的高压无结场效应器件，采用如上文所述的具有渐变沟道的高压无结场效应器件的形成方法形成，包括：衬底100、设有鳍状结构210的缓冲层200、半导体沟道层300、漂移区410、介质层600、金属栅极700、侧墙800、源极310、漏极320及源漏极电极900，其中，所述设有鳍状结构的缓冲层200形成在所述衬底100上，所述半导体沟道层300形成在所述缓冲层200表面，所述漂移区410形成在位于所述鳍状结构210两侧的所述半导体沟道层300上，所述介质层600形成在所述漂移区410及鳍状结构210表面的半导体沟道层300上，暴露出鳍状结构210顶部暴露出的半导体沟道层300，所述金属栅极700形成在位于鳍状结构210两侧的介质层600上，所述侧墙800形成在鳍状结构210两侧暴露出的介质层600表面及金属栅极700的两侧，所述源极310形成在所述半导体沟道层300内并位于金属栅极700的两侧，所述漏极320形成在鳍状结构210顶部的半导体沟道层300内，所述源漏极电极900形成在所述源极310和漏极320上。
综上，在本发明实施例提供的具有渐变沟道的高压无结场效应器件及其形成方法中，提出了一种具有渐变沟道的高压无结场效应器件的形成方法，在半导体沟道层上和介质层之间形成有漂移区，能够使形成的高压无结场效应器件具有较高的击穿电压，并且在半导体沟道层表面形成有渐变的注入杂质，能够使器件的开启速率更快，此外，形成的高压无结场效应器件具有高迁移率，具有较好的性能及可靠性。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
Claims (19)
1.一种具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，包括步骤：
提供衬底，在所述衬底的表面形成具有鳍状结构的缓冲层；
在所述缓冲层及鳍状结构表面上沉积半导体沟道层；
在所述鳍状结构两侧的半导体沟道层上形成漂移区；
在所述鳍状结构表面上半导体沟道层中形成渐变的注入杂质；
在所述漂移区及暴露出的半导体沟道层上形成介质层；
在所述鳍状结构两侧的介质层表面形成金属栅极，所述金属栅极高度低于所述鳍状结构的高度；
在鳍状结构两侧暴露出的介质层表面及金属栅极的两侧形成侧墙；
依次刻蚀位于鳍状结构及缓冲层表面暴露出的介质层和漂移区，暴露出源漏区域的所述半导体沟道层；
在暴露出的源漏区域的半导体沟道层内进行掺杂，形成源极和漏极；
在所述源极和漏极上形成源漏电极。
2.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，在所述鳍状结构表面上半导体沟道层中形成渐变的注入杂质的步骤包括：
在所述漂移区及暴露出的半导体沟道层上形成α-Si薄膜；
对所述α-Si薄膜进行高温退火处理，使部分α-Si渐变注入在所述半导体沟道层的表面；
去除剩余的α-Si薄膜。
3.如权利要求2所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述高温退火的温度范围为1000摄氏度～2000摄氏度。
4.如权利要求2所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述α-Si在所述半导体沟道层内的浓度由外及内呈递减趋势。
5.如权利要求2所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述α-Si薄膜采用ALD、LPCVD或MOCVD工艺形成。
6.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述具有鳍状结构的缓冲层的形成步骤包括：
在所述衬底上形成所述缓冲层；
在所述缓冲层表面形成图案化的光阻；
以所述图案化的光阻作为掩膜，干法刻蚀所述缓冲层，形成鳍状结构。
7.如权利要求6所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述缓冲层的材质为AlN。
8.如权利要求6所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述缓冲层采用MOCVD、ALD或者MBE工艺形成。
9.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述半导体沟道层的材质为N-型GaN。
10.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述漂移区的材质为氧化硅或者氮化硅。
11.如权利要求10所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述漂移区的形成步骤包括：
在所述半导体沟道层表面形成一层薄膜层；
采用化学机械研磨及回刻蚀工艺处理所述薄膜层，保留位于所述鳍状结构两侧的半导体沟道层表面的薄膜层，形成漂移区。
12.如权利要求11所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述薄膜层采用ALD、CVD、MOCVD或PVD工艺形成。
13.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述介质层的材质为二氧化硅、氧化铝、氧化锆或氧化铪。
14.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述金属栅极的材质为NiAu或CrAu。
15.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述侧墙的材质为氮化硅。
16.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，采用选择性刻蚀工艺依次刻蚀位于鳍状结构及缓冲层表面暴露出的介质层，暴露出源漏区域的所述半导体沟道层。
17.如权利要求1所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，采用离子注入或离子扩散工艺对所述半导体沟道层进行N+离子注入，形成源极和漏极。
18.如权利要求17所述的具有渐变沟道的高压无结场效应器件的形成方法，其特征在于，所述源极和漏极的注入为硅原子。
19.一种具有渐变沟道的高压无结场效应器件，采用如权利要求1至18中任一种所述的具有渐变沟道的高压无结场效应器件的形成方法形成，其特征在于，包括：衬底、设有鳍状结构的缓冲层、具有渐变注入杂质的半导体沟道层、漂移区、介质层、金属栅极、侧墙、源极、漏极及源漏极电极，其中，所述设有鳍状结构的缓冲层形成在所述衬底上，所述具有渐变注入杂质的半导体沟道层形成在所述缓冲层表面，所述漂移区形成在位于所述鳍状结构两侧的所述半导体沟道层上，所述介质层形成在所述漂移区及鳍状结构表面的半导体沟道层上，暴露出鳍状结构顶部暴露出的半导体沟道层，所述金属栅极形成在位于鳍状结构两侧的介质层上，所述侧墙形成在鳍状结构两侧暴露出的介质层表面及金属栅极的两侧，所述源极形成在所述半导体沟道层内并位于金属栅极的两侧，所述漏极形成在鳍状结构顶部的半导体沟道层内，所述源漏极电极形成在所述源极和漏极上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510924724.XA CN106876447B (zh) | 2015-12-11 | 2015-12-11 | 具有渐变沟道的高压无结场效应器件及其形成方法 |
| TW105118029A TWI587404B (zh) | 2015-12-11 | 2016-06-07 | 具有漂移區和漸變通道的高壓無接面場效應元件及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510924724.XA CN106876447B (zh) | 2015-12-11 | 2015-12-11 | 具有渐变沟道的高压无结场效应器件及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106876447A true CN106876447A (zh) | 2017-06-20 |
| CN106876447B CN106876447B (zh) | 2020-01-24 |
Family
ID=59177563
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510924724.XA Active CN106876447B (zh) | 2015-12-11 | 2015-12-11 | 具有渐变沟道的高压无结场效应器件及其形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN106876447B (zh) |
| TW (1) | TWI587404B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887994A (zh) * | 2017-12-06 | 2019-06-14 | 南亚科技股份有限公司 | 无接面晶体管元件及其制造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610642A (zh) * | 2011-01-21 | 2012-07-25 | 台湾积体电路制造股份有限公司 | 非均匀沟道无结晶体管 |
| CN103137686A (zh) * | 2011-11-24 | 2013-06-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN103943498A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 三维量子阱晶体管及其形成方法 |
| CN104425591A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104979197A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20120305893A1 (en) * | 2010-02-19 | 2012-12-06 | University College Cork-National University of Ireland ,Cork | Transistor device |
| TWI423426B (zh) * | 2010-11-19 | 2014-01-11 | Univ Nat Chiao Tung | 使用無源極和汲極接面場效電晶體之基本互補式邏輯閘之構造及其製造方法 |
| US9269709B2 (en) * | 2013-02-25 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS transistor structure and method |
| TWI531066B (zh) * | 2013-03-28 | 2016-04-21 | 國立清華大學 | 具反極性結構的無接面電晶體 |
| US20150048434A1 (en) * | 2013-08-16 | 2015-02-19 | Conversant Intellectual Property Management Inc | Structure and Method of Manufacturing a Stacked Memory Array for Junction-Free Cell Transistors |
-
2015
- 2015-12-11 CN CN201510924724.XA patent/CN106876447B/zh active Active
-
2016
- 2016-06-07 TW TW105118029A patent/TWI587404B/zh active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102610642A (zh) * | 2011-01-21 | 2012-07-25 | 台湾积体电路制造股份有限公司 | 非均匀沟道无结晶体管 |
| CN103137686A (zh) * | 2011-11-24 | 2013-06-05 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件及其制造方法 |
| CN103943498A (zh) * | 2013-01-22 | 2014-07-23 | 中芯国际集成电路制造(上海)有限公司 | 三维量子阱晶体管及其形成方法 |
| CN104425591A (zh) * | 2013-08-20 | 2015-03-18 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
| CN104979197A (zh) * | 2014-04-02 | 2015-10-14 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管及其形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109887994A (zh) * | 2017-12-06 | 2019-06-14 | 南亚科技股份有限公司 | 无接面晶体管元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI587404B (zh) | 2017-06-11 |
| TW201721753A (zh) | 2017-06-16 |
| CN106876447B (zh) | 2020-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10998241B2 (en) | Selective dual silicide formation using a maskless fabrication process flow | |
| US11031495B2 (en) | Apparatus and method for power MOS transistor | |
| KR101430820B1 (ko) | 이중 게이트 횡형 ｍｏｓｆｅｔ | |
| CN108886052A (zh) | 用于iii-n晶体管的单块集成的半导体结构与蚀刻技术 | |
| CN102468333B (zh) | 一种石墨烯器件及其制造方法 | |
| EP1586119A2 (en) | An enhancement mode metal-oxide-semiconductor field effect transistor and method for forming the same | |
| CN103632973B (zh) | 半导体器件及其制造方法 | |
| CN104752211B (zh) | 鳍式场效应晶体管及其形成方法 | |
| US9640660B2 (en) | Asymmetrical FinFET structure and method of manufacturing same | |
| CN106611781A (zh) | 量子阱器件及其形成方法 | |
| CN106910713B (zh) | 半导体装置及其制造方法 | |
| US20230361125A1 (en) | Selective dual silicide formation using a maskless fabrication process flow | |
| CN106684145B (zh) | 具有漂移区的高压无结场效应器件及其形成方法 | |
| CN106449404A (zh) | 半导体结构及其形成方法 | |
| CN106876447A (zh) | 具有渐变沟道的高压无结场效应器件及其形成方法 | |
| CN105244375B (zh) | 具有突变隧穿结的pnin/npip型ssoi tfet及制备方法 | |
| CN106684123B (zh) | 高压无结场效应器件及其形成方法 | |
| CN106684138A (zh) | 高压无结场效应器件及其形成方法 | |
| CN106803517A (zh) | 双沟道FinFET器件及其制造方法 | |
| CN105118782B (zh) | 具有突变隧穿结的ssoi隧穿场效应晶体管及制备方法 | |
| CN105226087B (zh) | 具有突变隧穿结的绝缘层上张应变锗tfet及制备方法 | |
| CN102751289B (zh) | 一种基于晶面选择的三应变SOI Si基BiCMOS集成器件及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |