CN103066121B - 晶体管及其制造方法 - Google Patents

晶体管及其制造方法 Download PDF

Info

Publication number
CN103066121B
CN103066121B CN201210211463.3A CN201210211463A CN103066121B CN 103066121 B CN103066121 B CN 103066121B CN 201210211463 A CN201210211463 A CN 201210211463A CN 103066121 B CN103066121 B CN 103066121B
Authority
CN
China
Prior art keywords
layer
raceway groove
depletion
groove accommodating
polarizability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210211463.3A
Other languages
English (en)
Other versions
CN103066121A (zh
Inventor
黄仁俊
吴在浚
李在垣
崔孝枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020120059433A external-priority patent/KR101955337B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN103066121A publication Critical patent/CN103066121A/zh
Application granted granted Critical
Publication of CN103066121B publication Critical patent/CN103066121B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape

Abstract

根据示例实施方式，一种晶体管包括形成在基板上的沟道层、沟道上的第一沟道供应层、耗尽层、第二沟道供应层、第一沟道供应层上的源电极和漏电极、以及耗尽层上的栅电极。沟道层包括2DEG沟道以及耗尽区，2DEG沟道配置为产生二维电子气；第一沟道供应层对应于所述2DEG沟道，并限定暴露所述耗尽区的开口。耗尽层在沟道层的所述耗尽区上。第二沟道供应层在所述耗尽层和所述耗尽区之间。

Description

晶体管及其制造方法
技术领域
示例实施方式涉及一种功率器件和/或其制造方法，例如，涉及一种具有减小的阈值电压变化的高电子迁移率晶体管和/或其制造方法。
背景技术
高电子迁移率晶体管（HEMT）可包括具有不同极化率（polarizability）的化合物半导体。2维电子气（2DEG）可形成在沟道层中并用作载流子。当HEMT包括厚AlGaN势垒层(barrier layer)时，沟道层中2DEG的浓度会增加从而导通期间的电流（也就是说，导通（ON）电流）会增大。然而，当AlGaN阻挡层的厚度较厚时，通过形成在栅极与AlGaN阻挡层之间的耗尽层提高AlGaN阻挡层的能带的程度较小。因而，2DEG不会完全地从栅极下面的沟道层去除，从而增强模式（E-模式）的HEMT的操作可能是困难的。
一些HEMT包括在栅极下面的AlGaN阻挡层中的凹槽。然而，保留在凹槽下面的AlGaN阻挡层的厚度会在用于形成凹槽的蚀刻工艺中变化。因此，对于每个HEMT，保留在凹槽下面的AlGaN阻挡层的厚度会不同。因此，用于导通的阈值电压Vth对于每个HEMT会不同。
发明内容
示例实施方式涉及具有减小的阈值电压变化的高电子迁移率晶体管（HEMT）。
示例实施方式涉及制造HEMT的方法。
其它方面将在下面的描述中部分地阐述，并且部分将通过该描述而显然，或者可以通过对示例实施方式的实践而习知。
根据示例实施方式，一种高电子迁移率晶体管包括：基板；沟道层，在所述基板上，所述沟道层包括2DEG沟道以及耗尽区，所述2DEG沟道配置为产生二维电子气；第一沟道供应层，在所述沟道层上，所述第一沟道供应层相应于所述2DEG沟道并限定暴露所述耗尽区的开口；耗尽层，在所述第一沟道供应层上及在所述沟道层的耗尽区上；第二沟道供应层，在所述耗尽层和所述耗尽区之间；源电极和漏电极，在所述第一沟道供应层上间隔开；以及栅电极，在所述耗尽层上。
耗尽层可以接触所述源电极和所述漏电极至少之一或与之分离。
绝缘层可以在所述栅电极和所述耗尽层之间。
所述耗尽层的极化率可以小于所述第一沟道供应层的极化率。所述耗尽层可以包括掺杂有p-型掺杂剂的化合物半导体层。
所述耗尽层的极化率可以小于所述第一沟道供应层的极化率。极化产生组分的浓度可以随着所述耗尽层的厚度变化。
所述第一沟道供应层可以含有n-型掺杂剂，并可以包括铝（Al）、镓（Ga）、以及铟（In）中的至少一种。
第一沟道供应层的厚度可以为大约20nm至大约200nm。
第二沟道供应层的极化率可小于第一沟道供应层的极化率。
所述耗尽层可包括铝（Al）、镓（Ga）、以及铟（In）中的至少一种。
所述第一沟道供应层和所述第二沟道供应层可以是具有相同元素但不同成分比的化合物半导体层。
所述第一沟道供应层的厚度可以是大约20nm至大约200nm，所述第二沟道供应层的厚度可以是大约5nm至大约20nm。
第一和第二沟道供应层可具有相同的极化率。
所述栅电极可以是金属或氮化物。
所述第一沟道供应层和所述第二沟道供应层可以具有相同的极化率。
根据示例实施方式，一种制造晶体管的方法包括：在基板上形成沟道层；在所述沟道层上形成第一沟道供应膜，该第一沟道供应膜具有比沟道层的极化率大的极化率；通过去除第一沟道供应膜的一部分形成第一沟道供应层，该第一沟道供应层限定暴露沟道层的耗尽区的开口；在第一沟道供应层上和开口中形成第二沟道供应层；在所述第二沟道供应层上形成耗尽层；在所述第一沟道供应层上形成间隔开的源电极和漏电极；以及在所述耗尽层上形成栅电极。
该方法还可以包括在所述栅电极和所述耗尽层之间形成绝缘层。
所述耗尽层的极化率可以小于所述第一沟道供应层的极化率。所述耗尽层可以包括掺杂有p-型掺杂剂的化合物半导体层。
所述耗尽层的极化率可以小于所述第一沟道供应层的极化率。耗尽层的极化产生组分的浓度可以随着所述耗尽层的厚度变化。
所述第一沟道供应层可以含有n-型掺杂剂并包括铝（Al）、镓（Ga）、以及铟（In）中的至少一种。
所述耗尽层可以包括铝（Al）、镓（Ga）、以及铟（In）中的至少一种。
所述第一沟道供应层和所述第二沟道供应层可以是具有相同元素但不同成分比的化合物半导体层。
所述栅电极可以是金属或氮化物。
所述第二沟道供应层和所述耗尽层可以通过外延方法形成。
第一沟道供应层和第二沟道供应层可具有相同极化率。
所述第一沟道供应层的厚度可以是大约20nm至大约200nm。所述第二沟道供应层的厚度可以是大约5nm至大约20nm。
所述栅电极可以包括金属和氮化物至少之一。
形成耗尽层可包括外延方法。
所述源电极和所述漏电极至少之一可以与所述耗尽层分开。
所述方法还可以包括：在形成所述耗尽层之前，减小所述沟道层的所述暴露区域的表面粗糙度。
在根据示例实施方式的HEMT中，在沟道层上形成沟道供应层之后，所述沟道供应层的形成在所述栅电极之下的部分被完全去除。之后，所述耗尽层通过外延方法直接生长在去除了所述沟道供应层的所述沟道层上，或者所述耗尽层与极化率等于或小于所述沟道供应层的极化率的其它沟道供应层顺序生长。
因为形成在所述栅电极之下的所述耗尽区的耗尽层通过外延方法生长，或者所述耗尽层和其它沟道供应层通过外延方法生长，所以形成在所述栅电极与所述沟道层之间的所述材料层的厚度可以被精确地调整。因此，形成在所述栅极和所述沟道层之间的所述材料层的厚度对于每个HEMT可以在误差容限内保持不变。因而，对于每个HEMT，栅阈值电压的变化可以减小（和/或最小化），从而可以改善HEMT的操作可靠性。
此外，因为其它沟道供应层生长在所述栅电极与所述漏电极之间的所述沟道供应层上，所以所述栅电极与所述漏电极之间的所述沟道供应层的厚度在所述栅电极之下变厚。因此，即使当所述耗尽层存在于栅电极与漏电极之间，2DEG浓度在栅电极与漏电极之间的沟道层中也不下降。
根据示例实施方式，一种晶体管包括：沟道层，包括2DEG沟道以及耗尽区，所述2DEG沟道配置为产生二维电子气；第一沟道供应层，在所述2DEG沟道上并限定暴露所述耗尽区的开口；耗尽层，在所述第一沟道供应层上及在所述耗尽区上；源电极和漏电极，在所述第一沟道供应层上间隔开；以及栅电极，在所述耗尽层上。所述耗尽层可包括含有氮（N）和铝（Al）、镓（Ga）以及铟（In）中的至少一种的化合物半导体。
该晶体管可包括在所述耗尽层和所述耗尽区之间的第二沟道供应层；
第二沟道供应层的极化率可小于第一沟道供应层的极化率。
该晶体管可包括栅电极和耗尽层之间的绝缘层。
所述耗尽层还可以包括p-型掺杂剂。
所述耗尽层的极化率可以小于所述第一沟道供应层的极化率。
根据示例实施方式，一种高电子迁移率晶体管包括：基板；在所述基板上间隔开的源电极、栅电极和漏电极；在栅电极之上的耗尽层；在耗尽层的至少一部分上的第一沟道供应层；以及在耗尽层和第一沟道供应层上的沟道层。所述沟道层包括对应于第一沟道供应层的2DEG沟道以及对应于耗尽层的耗尽区。
附图说明
从对非限制性实施方式的以下描述中这些和/或其它方面将变得显然且更易于理解，非限制性实施方式示于附图中，附图中相似的附图标记在所有不同视图中指示相同部分。图不必按比例，相反，重点放在示出发明构思的原理。在附图中：
图1是根据示例实施方式的HEMT的剖视图；
图2A、2B和2C是剖视图，示出耗尽层与图1的源电极和漏电极至少之一分开的情形；
图3是剖视图，示出绝缘层（栅绝缘层）进一步提供在图1的栅极与耗尽层之间的情形；
图4是根据示例实施方式的HEMT的剖视图；
图5是剖视图，示出绝缘层（栅绝缘层）进一步提供在图4的栅极与耗尽层之间的情形；
图6、图7、图8、图9、图10、图11和图12是剖视图，分阶段地示出根据示例实施方式制造HEMT的方法；
图13、图14、图15、图16、图17和图18是剖视图，分阶段地示出根据示例实施方式制造HEMT的方法；
图19、图20、图21和图22是剖视图，分阶段地示出根据示例实施方式的制造HEMT的方法；
图23是曲线图，示出通过在根据示例实施方式的HEMT上执行的模拟而测得的栅电极与漏电极之间的2DEG和2DHG浓度。
图24A、24B和24C是剖视图，示出图1中耗尽层与源电极和漏电极至少之一分开的情形；
图25A和25B是剖视图，示出根据示例实施方式的HEMT；及
图26A、26B、26C、26D、26E、26F和26G是剖视图，根据示例实施方式分阶段示出制造HEMT的方法。
具体实施方式
现在将详细附图更充分地描述示例实施方式，附图中示出一些示例实施方式。然而，示例实施方式可以不同形式实现并且不应被理解为限于在此阐述的实施方式；更确切地，提供这些示例实施方式是使得本公开更彻底而完整，并向本领域技术人员充分传达示例实施方式的范围。为清晰起见，图中层的厚度和区域被放大。附图中相似的附图标记表示相似的元件，因此省略其描述。
应当理解，当元件被称为“连接到”或“耦接到”到另一元件时，其可以直接连接或耦接到其它元件，或者可以存在居间元件。相反，当元件被称为“直接连接到”或“直接耦接到”到另一元件时，没有居间元件存在。用于描述元件或层之间关系的其它用语也应以类似方式理解（例如，“在...之间”与“直接在...之间”、“相邻”与“直接相邻”、“在...上”与“直接在...上”）。这里使用时，术语“和/或”包括相关所列项的一个或更多的任意和全部组合。诸如"...的至少一个"的表述，当在一系列元素之前时，修饰元素的整个列表，而不修饰该列表的单个元素。
空间关系术语，例如“下面”、“之下”、“下”、“之上”、“上”等，可以为了描述的方便而在这里用来描述图中所示的一个元件或特征对另一元件（或多个元件）或特征（或多个特征）的关系。将理解，空间关系术语意在包括器件在使用或操作中的除了图中所示的取向之外的不同取向。例如，如果图中的器件被翻转，那么描述为在其他元件或特征“之下”或“下面”的元件将取向为在其他元件或特征“之上”。因此，示例性术语“之下”可包括之上和之下两个取向。器件可以另外地取向（旋转90度或者在其他取向），这里使用的空间关系描述语相应地理解。
这里使用的术语仅用于描述特定实施方式且无意限制示例实施方式。这里使用时，单数形式“一”和“该”意在也包括复数形式，除非上下文另外地清楚描述。还将理解，术语“包含”和/或“包括”如果在这里使用，其指定所陈述的特征、整体、步骤、操作、元件和/或部件的存在，但是并不排除一个或更多其它特征、整体、步骤、操作、元件、部件和/或其群组的存在或增加。
这里参照剖视图描述示例实施方式，剖视图是示例实施方式的理想化实现（及中间结构）的示意图。因此，由于例如制造技术和/或容差导致的图示形状的变化是可以预期的。因此，示例实施方式不应被理解为局限于这里示出的区域的特定形状，而是将包括例如制造所导致的形状的偏离。因此，图中显示的区实质上是示意性的，它们的形状不意图示出器件的区域的实际形状并且不意图限定示例实施方式的范围。
除非另外定义，这里使用的所有术语（包括科技术语）具有与示例实施方式所属技术领域的普通技术人员通常理解的意思相同的意思。还将理解，术语，例如一般使用的字典中定义的那些术语，应被理解为具有与它们在相关技术的语境中的含义一致的意思，且将不会在理想化或过于正式的意义上来理解，除非这里清楚地这样定义。
图1是根据示例实施方式的高电子迁移率晶体管（HEMT）的剖视图。参考图1，缓冲层32形成在基板30上。基板30可以包括例如硅基板、硅碳化物（SiC）基板或铝氧化物（例如，Al2O3）基板，但示例实施方式不限于此。缓冲层32可以是化合物半导体层。例如，缓冲层32可以是GaN层、AlGaN层或AlGaInN层。可以在基板30与缓冲层32之间进一步提供籽层。包含2维电子气（2DEG）G1的材料层34存在于缓冲层32上。材料层34可以是化合物半导体层，例如GaN层。2DEG G1可以位于材料层34的上表面之下。2DEG G1可以用作沟道载流子。材料层34包括用作沟道载流子的2DEG G1。在下文中，材料层34称为沟道层34，意思是包括沟道的材料层。2DEG在沟道层34上表面之下的区域A1中不存在。去除了2DEG的区域A1在下文中称为耗尽区(depletion area)A1。第一沟道供应层36存在于沟道层34上。第一沟道供应层36的厚度可以等于或大于大约20nm，例如大约20nm至大约200nm。第一沟道供应层36的厚度可以等于或小于大约20nm，例如大约1nm至大约20nm。第一沟道供应层36的厚度可以根据第一沟道供应层36的极化率来确定。第一沟道供应层36可以是化合物半导体层。第一沟道供应层36的极化率和能带隙可以大于沟道层34的极化率和能带隙。2DEG G1根据沟道层34与第一沟道供应层36之间的极化率和能带隙的差异而产生于沟道层34中。第一沟道供应层36的化合物半导体可以是AlxGa(1-x-y)InyN。这里，x可以定义为0<x≤1，y可以定义为0≤y<1，且0<x+y≤1。例如，第一沟道供应层36可以包括AlN、AlGaN、AlInN和AlGaInN中的任意一种。第一沟道供应层36存在于沟道层34的与2DEG G1相应的上表面上。第一沟道供应层36在沟道层34的耗尽区A1上不存在。覆盖沟道层34和耗尽区A1的第二沟道供应层38存在于第一沟道供应层36上。第二沟道供应层38可以覆盖第一沟道供应层36上表面的局部区域。虽然第二沟道供应层38小于第一沟道供应层36，但是其会影响沟道层34的2DEG G1的产生。第二沟道供应层38的厚度可以等于或小于大约20nm，例如厚于大约1nm且薄于大约20nm，例如，厚于大约5nm且薄于大约20nm。
因为第二沟道供应层38设置在第一沟道供应层36上，所以第一和第二沟道供应层36和38的厚度可以厚于形成在耗尽区A1中的第二沟道供应层38。耗尽区A1中的第二沟道供应层38根据在耗尽区A1边界处的第一沟道供应层36的台阶而具有凹槽形状。第二沟道供应层38可以是化合物半导体层。第二沟道供应层38的化合物半导体可以是AlxGa(1-x-y)InyN。这里，x可以定义为0<x≤1，y可以定义为0≤y<1，且0<x+y≤1。第二沟道供应层38的极化率可以小于第一沟道供应层36的极化率。或者，第二沟道供应层38的极化率可以与第一沟道供应层36的极化率相同。第一和第二沟道供应层36和38可以是相同的化合物半导体层。在该情形下，第一和第二沟道供应层36和38的具体成分例如铝（Al）或铟（In）的含量可以彼此不同。例如，当第一和第二沟道供应层36和38二者均是AlGaN层时，第一沟道供应层36的铝含量可以是大约35%以及第二沟道供应层38的铝含量可以是20%，反之亦可。第一和第二沟道供应层36和38可以用n型掺杂剂掺杂。硅（Si）可以用作n型掺杂剂，镁（Mg）可以用作p型掺杂剂，但示例实施方式不限于此。
耗尽层40存在于第二沟道供应层38上。耗尽层40可以覆盖第二沟道供应层38的凹槽部分及其周围。在2DEG G1上方存在的第一和第二沟道供应层36和38的总厚度厚于形成在沟道层34的耗尽区A1的第二沟道供应层38的厚度。因而，耗尽层40的影响局限于耗尽区A1，因而耗尽层40的存在并不影响2DEG G1的浓度。耗尽层40的厚度可以为5至500nm。
虽然2DEG通过第二沟道供应层38产生于沟道层34的耗尽区A1中，但是该2DEG通过耗尽层40去除。因此，2DEG在耗尽区A1中不存在。即使2DEG存在于耗尽区A1中，与2DEG G1的量相比，所述2DEG的量也非常少，因而可以忽视2DEG的影响。耗尽层40可以是化合物半导体层或氮化物层。化合物半导体层可以例如用诸如Mg的p型掺杂剂掺杂，并包括GaN层、AlGaN层、AlInN层、AlInGaN层和InGaN层中的任何一种。在这些化合物半导体层之中，InGaN层可以不包括掺杂剂。当耗尽层40是氮化物层时，耗尽层40可以是例如InN层。InN层可以用p型掺杂剂掺杂或可以不包括这样的掺杂剂。耗尽层40可以包括p型半导体层或电介质层。耗尽层40的厚度可以等于或小于大约20nm，例如厚于大约5nm且薄于大约20nm。
耗尽层40可以根据与第一沟道供应层36在极化率方面的差异而包括2维空穴气（2DHG）G2。第二沟道供应层38会影响2DHG G2的形成。2DHGG2存在于第二沟道供应层38和耗尽层40的界面附近。当2DHG G2与2DEGG1一起去除时，图1的HEMT的空间电荷一般会变成中性。因而，图1的HEMT可以变成具有非常大的击穿电压的超级结型HEMT。
源电极42S和漏电极42D形成在第一沟道供应层36上没有形成第二沟道供应层38的区域中。源电极42S和漏电极42D彼此面对，耗尽区A1插置在其间。沟道层34的耗尽区A1可以更靠近源电极42S而不是漏电极42D。源电极42S和漏电极42D接触第二沟道供应层38和耗尽层40。栅电极44存在于耗尽层40上。栅电极44可以设置在沟道层34的耗尽区A1。栅电极44可以是金属栅或氮化物栅。当栅电极44是金属栅时，栅电极44可以由与耗尽区A1产生欧姆接触的第一金属或与耗尽层40产生肖特基接触的第二金属形成。第一金属可以是具有等于或大于4.5eV功函数的金属，例如，镍（Ni）、铱（Ir）、铂（Pt）、和金（Au）中的任何一种。第二金属可以是具有小于4.5eV功函数的金属，例如钛（Ti）、铝（Al）、铪（Hf）、钽（Ta）、及钨（W）中的任何一种。当栅电极44是氮化物栅时，栅电极44可以由过渡金属氮化物形成。过渡金属氮化物可以是例如TiN、TaN或WN。此外，栅电极44可以是由包含导电杂质的多晶硅或锗（Ge）形成的栅极。
如图2A所示，耗尽层40A可以与源电极42S和漏电极42D分离。另外，如图2B所示，耗尽层40B可以与源电极42S分离，但不与漏电极42D分离。另外，如图2C所示，耗尽层40C可以与漏电极42D分离，但不与源电极42S分离。源电极42S和漏电极42D可包括金属或金属氮化物至少之一，例如Au、Ni、Pt、Ti、Al、Pd、Ir、W、Mo、Ta、Cu、TiN、TaN和WN中的至少一种，但示例实施方式不限于此。此外，如图3所示，用于减小（和/或防止）漏电流的绝缘层46可以进一步设置在栅电极44’和耗尽层40之间。绝缘层46可以是硅氧化物层或氮化物层。绝缘层46可以应用于图2A-2C的HEMT。
图4是根据示例实施方式的HEMT的剖视图。以下描述仅集中于与图1所示HEMT的区别上。
参考图4，覆盖沟道层34的耗尽区A1的第二耗尽层50设置在第一沟道供应层36的局部区域中。第二耗尽层50可具有1至100nm的厚度。第二耗尽层50可以是掺杂有p型掺杂剂的化合物半导体层，例如p型AlGaN层。第二耗尽层50可以是其中极化产生元素的含量逐渐改变的化合物半导体层。例如，第二耗尽层50可以是具有p掺杂效应的AlGaN层，其中铝（Al）含量从底表面到顶表面逐渐减小从而极化浓度逐渐降低。除了AlGaN层之外，第二耗尽层50还可以是AlInN层或AlInGaN层。第二耗尽层50可以设置在与图1的第二沟道供应层38相同的位置。源电极42S和漏电极42D存在于第一沟道供应层36的上表面上、在其中不存在第二耗尽层50的区域中。源电极42S和漏电极42D可以接触第二耗尽层50。栅电极44存在于第二耗尽层50上。
如图5所示，可以在第二耗尽层50与栅电极44’之间进一步设置绝缘层46。
如图24A所示，耗尽层50可与源电极42S和漏电极42D分离。另外，如图24B所示，耗尽层50B可以与源电极42S分离，但不与漏电极42D分离。另外，如图24C所示，耗尽层50C可以与漏电极42D分离，但不与源电极42S分离。
参考图6至图11，将描述根据示例实施方式的制造高电子迁移率晶体管（HEMT）的方法。在该工艺中，相似的附图标记表示与在整个图1至图5中相似的元件，在此省略相关描述。
参考图6，在基板30上形成缓冲层32。可以在基板30与缓冲层32之间形成籽层（未示出）。在缓冲层32上形成沟道层34。沟道层34可以通过外延方法形成。在沟道层34上形成第一沟道供应膜36’。2DEG G1根据第一沟道供应膜36’与沟道层34之间的极化率差异而在沟道层34上表面之下产生。第一沟道供应膜36’可以通过外延方法形成。当第一沟道供应膜36’是掺杂有诸如硅（Si）的n型掺杂剂的材料层时，可以在生长第一沟道供应膜36’的工艺中掺杂n型掺杂剂。第一沟道供应膜36’的生长以及n型掺杂剂的注入可以通过原位方法执行。在形成第一沟道供应膜36’之后，掩模M1形成在第一沟道供应膜36’的上表面上。掩模M1形成为暴露区域A2，该区域A2是第一沟道供应膜36’上表面的一部分。区域A2与图1的沟道层34的耗尽区A1相应，该区域A2是第一沟道供应膜36’上表面的局部暴露区域。在形成掩模M1之后，去除区域A2。然后，去除掩模M1。
如图7所示，区域A3暴露，该区域A3是沟道层34上表面的一部分。因为从第一沟道供应膜36’去除了形成在区域A3中的部分以形成第一沟道供应层36’’，其中该区域A3是沟道层34的暴露区域，所以2DEG G1从沟道层34的区域A3去除。沟道层34的区域A3相应于图1的耗尽区A1。
第一沟道供应膜36’的区域A2（见图6）可以通过各向异性干蚀刻去除。沟道层34的区域A3的表面粗糙度可以通过以上蚀刻增加。因而，图7的所得物被湿法蚀刻以降低沟道层34的区域A3的表面粗糙度。TMAH或KOH用作湿法蚀刻的蚀刻剂。沟道层34的区域A3的表面粗糙度（rms）由于湿法蚀刻可以降低至与各向异性干蚀刻第一沟道供应膜36’之前类似的水平。例如，在沟道层34上表面的表面粗糙度在各向异性干蚀刻之前是大约时，沟道层34的区域A3的表面粗糙度在各向异性干蚀刻之后增加至大约然而，在湿法蚀刻之后，沟道层34的区域A3的表面粗糙度降低至大约接着，参考图8，在湿法蚀刻之后，在第一沟道供应层36”上形成覆盖沟道层34的区域A3的第二沟道供应层38’。第二沟道供应层38’可以通过外延方法形成。虽然第二沟道供应层38’可以与第一沟道供应层36”以相同的成分形成，但是成分中的一种组分的含量可以与第一沟道供应层36”的不同。例如，与第一沟道供应层36”一样，第二沟道供应层38’可以通过生长AlGaN层形成，其中铝含量可以小于第一沟道供应层36’’的铝含量。在沟道层34的区域A3和第一沟道供应层36”之间存在台阶。该台阶直接传递到第二沟道供应层38’。因此，在形成第二沟道供应层38’之后，第二沟道供应层38’形成为在沟道层34的区域A3凹入。在形成第二沟道供应层38’之后，由于第二沟道供应层38’和沟道层34之间的极化率差异，可以在沟道层34的区域A3中产生第二2DEG G3。由于第一沟道供应层36’’，第二2DEG G3的浓度低于在第一沟道供应层36”下面的沟道层34中产生的2DEG G1。
接着，参考图9，在第二沟道供应层38’上形成耗尽层40’。耗尽层40’可以通过外延方法形成。第二沟道供应层38’的凹槽形状传递到耗尽层40’。因此，耗尽层40’在沟道层34的区域A3中形成为凹槽形状。在沟道层34的区域A3中产生的第二2DEG G3在形成耗尽层40’时被去除。
在耗尽层40’上形成掩模M2。掩模M2覆盖沟道层34的区域A3以及耗尽层40’的与沟道层34的区域A3周围的区域相应的局部区域。可以通过掩模M2限制形成源电极和漏电极的区域。
参考图10，顺序地蚀刻掩模M2周围的耗尽层40’和第二沟道供应层38’从而形成耗尽层40和第二沟道供应层38。可以执行蚀刻直到暴露第一沟道供应层36的上表面。在蚀刻之后，去除掩模M2。在蚀刻期间，可以蚀刻部分第一沟道供应层36。因此，第一沟道供应层36上表面的第一区域36A和第二区域36B被暴露。第一区域36A和第二区域36B彼此分离并且彼此面对，沟道层34的区域A3置于其间。第一区域36A可以比第二区域36B更靠近耗尽区A3。如图11所示，源电极42S形成在第一区域36A中，漏电极42D形成在第二区域36B中。源电极42S和漏电极42D可以通过浮脱（lift-off）方法形成，通过该浮脱方法，在从图10的所得物去除掩模M2之前，在第一和第二区域36A和36B中、在掩模M2上形成电极材料层（未示出），然后去除掩模M2。
参考图11，源电极42S和漏电极42D接触第二沟道供应层38和耗尽层40。
参考图12，栅电极44形成在耗尽层40上。绝缘层或栅绝缘层（未示出）可以进一步形成在栅电极44和耗尽层40之间。
接着，将参考图13至图18描述制造图2A的HEMT的方法。在以下描述中，将主要讨论与以上参考图6至图12描述的制造方法的不同点。
参考图13，在基板30上和上方形成缓冲层32、沟道层34、第一沟道供应层36和第二沟道供应层38的工艺可以与参考图6至图8描述的那些相同。
在第二沟道供应层38上形成覆盖第二沟道供应层38的凹入部分及其周围的部分的耗尽层40A。第二沟道供应层38的被耗尽层40A覆盖的区域小于图10中第二沟道供应层38的被耗尽层40覆盖的区域。换言之，图13的耗尽层40A的尺寸小于图10的耗尽层40的尺寸。
参考图14，在第二沟道供应层38上形成覆盖耗尽层40和耗尽层40周围的部分第二沟道供应层38的掩模M3。接着，如图15所示地蚀刻掩模M3周围的第二沟道供应层38，由此暴露第一沟道供应层36。在暴露第一沟道供应层36之后，可以在特定厚度范围内进一步蚀刻第一沟道供应层36的暴露部分。
参考图16，在第一沟道供应层36的暴露区域中形成导电层42。导电层42可以由用于形成源电极42S和漏电极42D的材料形成。导电层也形成在掩模M3上。在形成导电层42之后，去除掩模M3。在去除掩模M3期间，去除形成在掩模M3上的部分导电层42。在去除掩模M3之后，保留在耗尽层40两侧的导电层42用作源电极42S和漏电极42D，如图17所示。在图16中，耗尽层40和导电层42通过掩模M3彼此分离。因此，在去除掩模M3之后，耗尽层40与源电极42S和漏电极42D如图17所示地彼此分离。在去除掩模M3之后，在耗尽层上形成栅电极44，如图18所示。
接着，参考图19至图22描述图4所示的HEMT的制造方法。以下将仅描述与上述方法的不同部分。
参考图19，在第一沟道供应层36上形成覆盖沟道层34上表面的暴露区域A3的第二耗尽膜50’。第二耗尽膜50’可以通过外延方法形成。第二耗尽膜50’的形成在沟道层34暴露区域A3中的部分由于第一沟道供应层36的台阶而凹入。在第二耗尽膜50’上形成掩模M4。掩模M4覆盖第二耗尽膜50’的凹入部分及其周围的区域，因而定义将形成源电极和漏电极的区域。在形成掩模M4之后，如图20所示，蚀刻第二耗尽层50的在掩模M4周围的暴露部分。执行蚀刻直到暴露第一沟道供应层36。结果，形成第二耗尽层50。
参考图21，在第一沟道供应层36的通过上述蚀刻暴露的区域中形成导电层42。在掩模M4上形成导电层42。当在形成导电层42之后去除掩模M4时，形成在掩模M4上的导电层42与掩模M4一起去除。因而，仅在第一沟道供应层36上留下导电层42。在第二耗尽层50两侧保留在第一沟道供应层36上的导电层42用作源电极42S和漏电极42D，如图22所示。保留在第一沟道供应层36上的导电层42接触第二耗尽层50的侧表面。
在去除掩模M4之后，形成覆盖第二耗尽层50的另一掩模，然后可以执行随后的工艺。通过这样做，可以形成其中源电极42S和漏电极42D与第二耗尽层50彼此分离的HEMT。
图23显示当沟道层34是GaN层、第一沟道供应层36是Al35GaN15层或Al20GaN15层、第二沟道供应层38是Al20GaN15层或Al35GaN15层以及耗尽层40是p-GaN层时，测得的关于栅电极44与源电极42S和漏电极42D之间的2DEG G1和2DHG G2的浓度的模拟结果。在图23中，第一峰P1表示2DEG浓度以及第二峰P2表示2DHG浓度。
参考图23，当第一和第二沟道供应层36和38的成分相同时，可以看出即使当各层的成分比率相互不同时，2DEG和2DHG的浓度也高于大约1018/cm3。因而，当第一和第二沟道供应层36和38的成分相同时，通过使各层的成分比率彼此不同，栅电极44与漏电极42D之间的沟道层34的2DEG的浓度可以保持较高，并且栅电极44与漏电极42D之间的耗尽层40的2DHG的浓度可以保持较高。
图25A和25B是剖视图，示出根据示例实施方式的HEMT。
参照图25A，根据示例实施方式的HEMT包括在基板105上间隔开的源电极110、栅电极112和漏电极114。耗尽层104形成在栅电极112之上，第一沟道供应层103形成在耗尽层104的侧部上。
沟道层102和钝化层101在第一沟道供应层103和耗尽层104上。如图25A所示，沟道层102可包括在与耗尽层104的界面处的耗尽区A1并包括在与包含2维电子气（2DEG）的第一沟道供应层103的界面处的区域G1。
图25B是根据示例实施方式的HEMT的剖视图。下面的描述将仅集中在与图2A所示的HEMT的不同上。
如图25B所示，替代耗尽层104，根据示例实施方式的HEMT包括在耗尽层107和第一沟道供应层103之间的第二沟道供应层106。
图26A、26B、26C、26D、26E、26F和26G是剖视图，根据示例实施方式分阶段示出制造HEMT的方法。
参照图26A，电极层116形成在基板105上。基板105可包括例如硅基板、硅碳化物（SiC）基板或铝氧化物（例如，Al2O3）基板，但示例实施方式不限于此。电极层116可包括金属或金属氮化物。如图26B所示，电极层116构图为源电极110、栅电极112和漏电极114。如图26C所示，耗尽膜104’形成在源电极110、栅电极112和漏电极114之上。耗尽膜104’可包含与以上参照图4描述的耗尽层50相同的材料，但示例实施方式不限于此。
然后，如图26D所示，通过回蚀刻形成在源电极110、栅电极112和漏电极114之上的耗尽膜104’形成耗尽层104。如图26E所示，第一沟道供应膜103’形成在耗尽层上。第一沟道供应膜103’可包含与以上参照图4描述的第一沟道供应层36相同的材料，但示例实施方式不限于此。如图26F所示，通过回蚀刻第一沟道供应膜103’形成第一沟道供应层103。第一沟道供应层103可部分暴露耗尽层104。
接着，沟道层102和钝化层101顺序形成在第一沟道供应层103上。沟道层102可包含与以上参照图4描述的沟道层34相同的材料，但示例实施方式不限于此。钝化层可包含绝缘材料，诸如氧化物（例如，硅氧化物）或者绝缘聚合物材料，但示例实施方式不限于此。
尽管图26A至26G示出了根据示例实施方式形成包括耗尽层104的HEMT的方法，本领域普通技术人员将理解，代替形成耗尽层104，可形成耗尽层107和第二沟道供应层106（如图25B所示）。参照图25B，第二沟道供应层106和耗尽层107可分别包括与以上参照图1描述的第二沟道供应层38和耗尽层40相同的材料。
尽管具体示出和描述了一些示例实施方式，本领域普通技术人员将理解，其中可进行形式和细节上的各种变化而不偏离权利要求的精神和范围。根据示例实施方式的一些HEMT的的特征或方面的描述应被一般地理解为可用于根据示例实施方式的其它HEMT中的类似特征或方面。

Claims (35)

1.一种晶体管，包括：
基板；
沟道层，在所述基板上，所述沟道层包括2DEG沟道以及耗尽区；
第一沟道供应层，在所述沟道层上以对应于所述2DEG沟道，所述第一沟道供应层限定暴露所述耗尽区的开口；
耗尽层，在所述第一沟道供应层上以及在所述耗尽区上；
第二沟道供应层，在所述耗尽层和所述耗尽区之间；
源电极和漏电极，在所述第一沟道供应层上间隔开；以及
栅电极，在所述耗尽层上，
其中所述第二沟道供应层的极化率大于所述沟道层的极化率，并且
其中由所述第二沟道供应层在所述耗尽区中产生的2DEG通过所述耗尽层去除。
2.根据权利要求1所述的晶体管，其中所述耗尽层接触所述源电极和所述漏电极至少之一或与之分离。
3.根据权利要求1所述的晶体管，还包括在所述栅电极和所述耗尽层之间的绝缘层。
4.根据权利要求1所述的晶体管，其中所述耗尽层的极化率小于所述第一沟道供应层的极化率，所述耗尽层包括掺杂有p-型掺杂剂的化合物半导体层。
5.根据权利要求1所述的晶体管，其中所述耗尽层的极化率小于所述第一沟道供应层的极化率，并且所述耗尽层的极化产生组分的浓度随着所述耗尽层的厚度变化。
6.根据权利要求1所述的晶体管，其中所述第一沟道供应层包含n-型掺杂剂，并且所述第一沟道供应层包括铝、镓、以及铟中的至少一种。
7.根据权利要求1所述的晶体管，其中所述第一沟道供应层的厚度是20nm至200nm。
8.根据权利要求1所述的晶体管，其中所述第二沟道供应层的极化率小于所述第一沟道供应层的极化率。
9.根据权利要求8所述的晶体管，其中所述耗尽层包括铝、镓、以及铟中的至少一种。
10.根据权利要求8所述的晶体管，其中所述第一沟道供应层和所述第二沟道供应层是具有相同元素但不同成分比的化合物半导体层。
11.根据权利要求8所述的晶体管，其中所述第一沟道供应层的厚度是20nm至200nm，所述第二沟道供应层的厚度是5nm至20nm。
12.根据权利要求1所述的晶体管，其中所述第一沟道供应层和所述第二沟道供应层具有相同的极化率。
13.根据权利要求8所述的晶体管，其中所述栅电极包括金属和氮化物中的至少一种。
14.一种制造晶体管的方法，所述方法包括：
在基板上形成沟道层；
在所述沟道层上形成极化率大于所述沟道层的极化率的第一沟道供应膜，从而在所述沟道层中产生2DEG；
通过去除部分所述第一沟道供应膜而形成第一沟道供应层，所述第一沟道供应层限定暴露所述沟道层的一部分的开口，所述沟道层的被所述开口暴露的部分为所述沟道层的耗尽区；
在所述第一沟道供应层上和所述开口中形成第二沟道供应层；
在所述第二沟道供应层上形成耗尽层，所述耗尽层去除由所述第二沟道供应层在所述耗尽区中产生的2DEG；
在所述第一沟道供应层上形成间隔开的源电极和漏电极；以及
在所述耗尽层上形成栅电极，
其中所述第二沟道供应层的极化率大于所述沟道层的极化率。
15.根据权利要求14所述的方法，还包括：在所述栅电极和所述耗尽层之间形成绝缘层。
16.根据权利要求14所述的方法，其中所述耗尽层的极化率小于所述第一沟道供应层的极化率，所述耗尽层包括掺杂有p-型掺杂剂的化合物半导体层。
17.根据权利要求14所述的方法，其中所述耗尽层的极化率小于所述第一沟道供应层的极化率，并且所述耗尽层的极化产生组分的浓度随着所述耗尽层的厚度变化。
18.根据权利要求14所述的方法，其中所述第一沟道供应层包含n-型掺杂剂，并且所述第一沟道供应层包括铝、镓、以及铟中的至少一种。
19.根据权利要求14所述的方法，其中所述第一沟道供应层的厚度是20nm至200nm，所述第二沟道供应层的厚度是5nm至20nm。
20.根据权利要求14所述的方法，其中所述第二沟道供应层的极化率小于所述第一沟道供应层的极化率。
21.根据权利要求20所述的方法，其中所述耗尽层包括铝、镓、以及铟中的至少一种。
22.根据权利要求20所述的方法，其中所述第一沟道供应层和所述第二沟道供应层是具有相同元素但不同成分比的化合物半导体层。
23.根据权利要求20所述的方法，其中形成所述第二沟道供应层和形成所述耗尽层包括外延方法。
24.根据权利要求14所述的方法，其中所述第一沟道供应层和所述第二沟道供应层具有相同极化率。
25.根据权利要求14所述的方法，其中所述栅电极包括金属和氮化物中的至少一种。
26.根据权利要求14所述的方法，其中形成所述耗尽层包括外延法。
27.根据权利要求14所述的方法，其中所述源电极和所述漏电极至少之一与所述耗尽层分离。
28.根据权利要求14所述的方法，还包括：在形成所述耗尽层之前，减小所述沟道层的所述暴露区域的表面粗糙度。
29.根据权利要求28所述的方法，其中减小所述沟道层的所述暴露区域的表面粗糙度包括在所述沟道层的所述暴露区域上执行湿法蚀刻工艺。
30.一种晶体管，包括：
沟道层，包括2DEG沟道以及耗尽区，所述2DEG沟道配置为产生二维电子气；
第一沟道供应层，在所述2DEG沟道上，所述第一沟道供应层限定暴露所述耗尽区的开口；
耗尽层，在所述第一沟道供应层及所述耗尽区上，所述耗尽层包括含有氮(N)和铝(Al)、镓(Ga)以及铟(In)中的至少一种的化合物半导体；
第二沟道供应层，在所述耗尽层和所述耗尽区之间；
源电极和漏电极，在所述第一沟道供应层上间隔开；以及
栅电极，在所述耗尽层上，
其中所述第二沟道供应层的极化率大于所述沟道层的极化率，
其中由所述第二沟道供应层在所述耗尽区中产生的2DEG通过所述耗尽层去除。
31.根据权利要求30所述的晶体管，其中所述第二沟道供应层的极化率小于所述第一沟道供应层的极化率。
32.根据权利要求30所述的晶体管，还包括在所述栅电极和所述耗尽层之间的绝缘层。
33.根据权利要求30所述的晶体管，其中所述耗尽层还包括p-型掺杂剂。
34.根据权利要求30所述的晶体管，其中所述耗尽层的极化率小于所述第一沟道供应层的极化率。
35.一种高电子迁移率晶体管，包括：
基板；
在所述基板上间隔开的源电极、栅电极和漏电极；
在栅电极上的耗尽层；
在所述耗尽层的至少一部分上的第一沟道供应层；
在所述耗尽层和所述第一沟道供应层上的沟道层，所述沟道层包括对应于第一沟道供应层的2DEG沟道以及对应于耗尽层的耗尽区；以及
第二沟道供应层，在所述耗尽层和所述耗尽区之间；
其中所述第二沟道供应层的极化率大于所述沟道层的极化率，
其中由所述第二沟道供应层在所述耗尽区中产生的2DEG通过所述耗尽层去除。
CN201210211463.3A 2011-10-19 2012-06-21 晶体管及其制造方法 Active CN103066121B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20110107057 2011-10-19
KR10-2011-0107057 2011-10-19
KR10-2012-0059433 2012-06-01
KR1020120059433A KR101955337B1 (ko) 2011-10-19 2012-06-01 문턱전압 변동을 줄인 고 전자 이동도 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN103066121A CN103066121A (zh) 2013-04-24
CN103066121B true CN103066121B (zh) 2017-09-22

Family

ID=48108670

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210211463.3A Active CN103066121B (zh) 2011-10-19 2012-06-21 晶体管及其制造方法

Country Status (2)

Country Link
US (1) US9543391B2 (zh)
CN (1) CN103066121B (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014097526A1 (ja) 2012-12-20 2014-06-26 パナソニック株式会社 電界効果トランジスタおよびその製造方法
US9553183B2 (en) * 2013-06-19 2017-01-24 Infineon Technologies Austria Ag Gate stack for normally-off compound semiconductor transistor
WO2015009514A1 (en) 2013-07-19 2015-01-22 Transphorm Inc. Iii-nitride transistor including a p-type depleting layer
KR102100928B1 (ko) * 2013-10-17 2020-05-15 삼성전자주식회사 고전자 이동도 트랜지스터
KR102021887B1 (ko) * 2013-12-09 2019-09-17 삼성전자주식회사 반도체 소자
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device
CN106206309A (zh) * 2015-05-07 2016-12-07 中国科学院苏州纳米技术与纳米仿生研究所 二次外延p型氮化物实现增强型hemt的方法及增强型hemt
DE102015118440A1 (de) * 2015-10-28 2017-05-04 Infineon Technologies Austria Ag Halbleiterbauelement
ITUB20155503A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Metodo di fabbricazione di un transistore hemt e transistore hemt con migliorata mobilita' elettronica
KR102431047B1 (ko) 2015-12-22 2022-08-11 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 박막 트랜지스터 기판, 이를 포함하는 표시패널 및 표시장치
WO2017153908A1 (en) * 2016-03-10 2017-09-14 Rg Healthcare Pte Ltd Microelectronic sensor for intestinal and gut diagnostics and gut motility monitoring
US9960265B1 (en) * 2017-02-02 2018-05-01 Semiconductor Components Industries, Llc III-V semiconductor device and method therefor
TWI661554B (zh) 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
CN108198856B (zh) * 2018-02-28 2020-07-07 中国电子科技集团公司第十三研究所 GaN HEMT器件欧姆接触电极的制作方法、电极及HEMT器件
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
US10680092B2 (en) 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
KR20210074871A (ko) 2019-12-12 2021-06-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR20210158252A (ko) * 2020-06-23 2021-12-30 삼성전자주식회사 고 전자 이동도 트랜지스터 및 그 제조방법
FR3113187B1 (fr) * 2020-07-28 2022-09-02 Commissariat Energie Atomique Diode semiconductrice et procédé de fabrication d'une telle diode

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041075B2 (ja) 2004-02-27 2008-01-30 株式会社東芝 半導体装置
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US7948011B2 (en) * 2005-09-16 2011-05-24 The Regents Of The University Of California N-polar aluminum gallium nitride/gallium nitride enhancement-mode field effect transistor
JP2008306130A (ja) * 2007-06-11 2008-12-18 Sanken Electric Co Ltd 電界効果型半導体装置及びその製造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
WO2009113612A1 (ja) 2008-03-12 2009-09-17 日本電気株式会社 半導体装置
JP2010103425A (ja) * 2008-10-27 2010-05-06 Sanken Electric Co Ltd 窒化物半導体装置
JP5697012B2 (ja) 2009-03-31 2015-04-08 古河電気工業株式会社 溝の形成方法、および電界効果トランジスタの製造方法
JP5785153B2 (ja) * 2009-04-08 2015-09-24 エフィシエント パワー コンヴァーション コーポレーション 補償型ゲートｍｉｓｆｅｔ及びその製造方法
JP2011044647A (ja) 2009-08-24 2011-03-03 Sharp Corp Ｉｉｉ族窒化物系電界効果トランジスタおよびその製造方法
KR20110026798A (ko) 2009-09-08 2011-03-16 삼성전기주식회사 반도체 소자 및 그 제조 방법
TWI420664B (zh) * 2010-07-27 2013-12-21 Univ Nat Chiao Tung 增強式高電子移動率電晶體及其製造方法
KR101720589B1 (ko) 2010-10-11 2017-03-30 삼성전자주식회사 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법
KR102065115B1 (ko) 2010-11-05 2020-01-13 삼성전자주식회사 Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법

Also Published As

Publication number Publication date
US20130099285A1 (en) 2013-04-25
CN103066121A (zh) 2013-04-24
US9543391B2 (en) 2017-01-10

Similar Documents

Publication Publication Date Title
CN103066121B (zh) 晶体管及其制造方法
US11158744B2 (en) Fin field effect transistor (FinFET) device and method for forming the same
US9837410B1 (en) Fabrication of vertical field effect transistors with uniform structural profiles
US10971406B2 (en) Method of forming source/drain regions of transistors
US10340363B2 (en) Fabrication of vertical field effect transistors with self-aligned bottom insulating spacers
US11824121B2 (en) Semiconductor device with self-aligned wavy contact profile and method of forming the same
US11721760B2 (en) Dopant concentration boost in epitaxially formed material
KR101955337B1 (ko) 문턱전압 변동을 줄인 고 전자 이동도 트랜지스터 및 그 제조방법
US20230335588A1 (en) Nanosheet metal-oxide semiconductor field effect transistor with asymmetric threshold voltage
KR101844712B1 (ko) 핀 전계 효과 트랜지스터 (ＦｉｎＦＥＴ) 디바이스 및 이의 형성 방법
US11652169B2 (en) Semiconductor device and manufacturing method thereof
CN220510037U (zh) 集成电路
US10937882B2 (en) Semiconductor device including a field effect transistor
TW201427019A (zh) 半導體結構及積體電路之製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant