TWI661554B - 增強型高電子遷移率電晶體元件及其形成方法 - Google Patents

增強型高電子遷移率電晶體元件及其形成方法 Download PDF

Info

Publication number
TWI661554B
TWI661554B TW106146142A TW106146142A TWI661554B TW I661554 B TWI661554 B TW I661554B TW 106146142 A TW106146142 A TW 106146142A TW 106146142 A TW106146142 A TW 106146142A TW I661554 B TWI661554 B TW I661554B
Authority
TW
Taiwan
Prior art keywords
layer
type semiconductor
carrier supply
semiconductor layer
barrier layer
Prior art date
Application number
TW106146142A
Other languages
English (en)
Other versions
TW201931594A (zh
Inventor
朱桂逸
林恆光
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW106146142A priority Critical patent/TWI661554B/zh
Priority to CN201811258317.XA priority patent/CN109980000A/zh
Priority to US16/181,367 priority patent/US10847643B2/en
Application granted granted Critical
Publication of TWI661554B publication Critical patent/TWI661554B/zh
Publication of TW201931594A publication Critical patent/TW201931594A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一種增強型高電子遷移率電晶體元件，其包括基板、通道層、阻障層、P型半導體層、載子供應層、閘極、源極與汲極。通道層配置於基板上。阻障層配置於通道層上。P型半導體層配置於阻障層上。載子供應層配置於P型半導體層的側壁上並側向延伸以遠離P型半導體層。閘極配置於P型半導體層上。源極與汲極配置於閘極兩側的載子供應層上。另提供一種增強型高電子遷移率電晶體元件的形成方法。

Description

增強型高電子遷移率電晶體元件及其形成方法
本發明是有關於一種半導體元件，且特別是有關於一種增強型(enhancement mode)高電子遷移率電晶體(high electron mobility transistor；HEMT)元件。
近年來，以III-V族化合物半導體為基礎的HEMT元件因為其低阻值、高崩潰電壓以及快速開關切換頻率等特性，在高功率電子元件領域被廣泛地應用。
一般來說，HEMT元件可分為消耗型或常開型電晶體元件，以及增強型或常關型電晶體元件。增強型電晶體元件因為其提供的附加安全性以及其更易於由簡單、低成本的驅動電路來控制，因而在業界獲得相當大的關注。
有鑒於此，本發明提供一種增強型HEMT元件，藉由配置載子供應層於閘極區域外的阻障層或通道層上，可有效增加輸出電流，提升元件的效能。
本發明提供一種增強型HEMT元件，其包括基板、通道 層、阻障層、P型半導體層、載子供應層、閘極、源極與汲極。通道層配置於基板上。阻障層配置於通道層上。P型半導體層配置於阻障層上。載子供應層配置於P型半導體層的側壁上並側向延伸以遠離P型半導體層。閘極配置於P型半導體層上。源極與汲極配置於閘極兩側的載子供應層上。
在本發明的一實施例中，上述載子供應層的鋁含量大於阻障層的鋁含量。
在本發明的一實施例中，上述載子供應層為單層結構。
在本發明的一實施例中，上述載子供應層為多層結構，且其鋁含量隨著遠離通道層而減少。
在本發明的一實施例中，上述載子供應層的材料包括InAlGaN、AlGaN、AlInN、AlN、GaN或其組合。
在本發明的一實施例中，上述載子供應層於P型半導體層的側壁上的厚度小於載子供應層於阻障層的頂面上的厚度。
在本發明的一實施例中，上述增強型高電子遷移率電晶體元件更包括介電層，其配置於載子供應層上以及閘極與P型半導體層之間。
在本發明的一實施例中，上述載子供應層與阻障層接觸。
在本發明的一實施例中，上述阻障層位於P型半導體層下方的厚度大於阻障層位於P型半導體層兩側的厚度。
在本發明的一實施例中，上述P型半導體層具有傾斜側壁。
在本發明的一實施例中，上述P型半導體層具有實質上垂直側壁。
在本發明的一實施例中，上述載子供應層與通道層接觸。
在本發明的一實施例中，上述通道層位於阻障層下方的厚度大於通道層位於阻障層兩側的厚度。
在本發明的一實施例中，上述P型半導體層具有傾斜側壁。
本發明提供一種增強型高電子遷移率電晶體元件的形成方法，其包括以下步驟。於基板上依序形成通道層、阻障層以及P型半導體層。於P型半導體層上形成罩幕層。將罩幕層的圖案轉移至P型半導體層中。於基板上形成載子供應層，其中載子供應層覆蓋P型半導體層的側壁。於P型半導體層兩側形成源極與汲極。於P型半導體層上形成閘極。
在本發明的一實施例中，上述罩幕層的圖案更轉移至部分阻障層中。
在本發明的一實施例中，上述罩幕層的圖案更轉移至阻障層以及部分通道層中。
在本發明的一實施例中，上述形成載子供應層的方法包括進行磊晶再成長製程。
在本發明的一實施例中，上述載子供應層的鋁含量大於阻障層的鋁含量。
在本發明的一實施例中，形成上述源極與汲極之前以及形成載子供應層之後，更包括形成介電層。
基於上述，藉由配置載子供應層於閘極區域外的阻障層或通道層上，可有效增加輸出電流，提升元件的效能。此外，本發明的製程步驟簡單，可大幅提升磊晶成長以及元件設計的彈性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
10、11、12、13、14、15、16、17、18、19‧‧‧增強型HEMT元件
100‧‧‧基板
101‧‧‧緩衝層
102‧‧‧通道層
104、104a‧‧‧阻障層
105‧‧‧二維電子氣
106、106a‧‧‧P型半導體層
108‧‧‧罩幕層
110、202、204、206、302、304、306、308‧‧‧載子供應層
112‧‧‧介電層
114‧‧‧鈍化層
D‧‧‧汲極
G‧‧‧閘極
S‧‧‧源極
θ‧‧‧夾角
圖1A至圖1F是依照本發明一些實施例所繪示的一種增強型HEMT元件的形成方法的剖面示意圖。
圖2至圖10是依照本發明替代性實施例所繪示的多種增強型HEMT元件的剖面示意圖。
圖1A至圖1F是依照本發明一些實施例所繪示的一種增強型HEMT元件的形成方法的剖面示意圖。
請參照圖1A，於基板100上依序形成通道層102、阻障層104以及P型半導體層106。在一實施例中，基板100的材料包括藍寶石、Si、SiC或GaN。在一實施例中，通道層102的材料包括III族氮化物或III-V族化合物半導體材料。例如，通道層102的材料包括GaN。此外，通道層102可以是經摻雜或未經摻雜的層。在一實施例中，通道層102的形成方法包括進行磊晶成長製程。
在一實施例中，緩衝層101視情況配置於基板100和通道層102之間，用以減少基板100和通道層102之間的晶格常數差異和熱膨脹係數差異。在一實施例中，緩衝層101的材料包括III族氮化物或III-V族化合物半導體材料。例如，緩衝層101的 材料包括InAlGaN、AlGaN、AlInN、InGaN、AlN、GaN或其組合。此外，緩衝層101可具有單層或多層結構。在一實施例中，緩衝層101的形成方法包括進行磊晶成長製程。
在一實施例中，阻障層104的材料包括III族氮化物或III-V族化合物半導體材料。例如，阻障層104的材料包括InAlGaN、AlGaN、AlInN、AlN或其組合。在一實施例中，阻障層104的材料包括AlxGa1-xN，其中x為0~1，例如為0.05~0.5、0.1~0.3或0.2~0.4。此外，阻障層104可以是經摻雜或未經摻雜的層，並可具有單層或多層結構。在一實施例中，阻障層104的形成方法包括進行磊晶成長製程。
P型半導體層106配置於阻障層104與後續形成的閘極G之間，用以形成二維電子氣的斷開區或者具有相對低的電子密度的區域。在一實施例中，P型半導體層106的材料包括III族氮化物或III-V族化合物半導體材料。例如，P型半導體層106的材料包括InAlGaN、AlGaN、InGaN、InAlN、GaN或InN或其組合，並摻雜有P型摻質(例如Mg)。在一實施例中，P型半導體層106可為P型GaN層。在一實施例中，P型半導體層106的形成方法包括進行磊晶成長製程。
請參照圖1B，於P型半導體層上形成罩幕層108。在一實施例中，罩幕層108的材料包括氧化矽、氮化矽、氮氧化矽或其組合。在一實施例中，罩幕層108的形成方法包括於P型半導體層106上沉積罩幕材料層，以及對罩幕材料層進行圖案化製程(例如微影蝕刻製程)。
請參照圖1C，將罩幕層108的圖案轉移至P型半導體層 106中。上述圖案轉移步驟包括將上層圖案的形狀及/或尺寸大致轉移至一或多個下層中。在一實施例中，以罩幕層108為蝕刻罩幕，進行蝕刻製程，以將罩幕層108的圖案不僅轉移至P型半導體層106，更轉移至部分阻障層104中。上述蝕刻製程包括乾蝕刻製程、濕蝕刻製程或其組合。於上述圖案轉移步驟或蝕刻步驟之後，剩餘的P型半導體層106稱為P型半導體層106a。在一實施例中，於上述圖案轉移步驟或蝕刻步驟之後，阻障層104位於P型半導體層106a下方的厚度大於阻障層104位於P型半導體層106a兩側的厚度。在一實施例中，P型半導體層106a具有傾斜側壁。更具體地說，P型半導體層106a的側壁與阻障層104的頂面之間的夾角θ為鈍角。例如，夾角θ可為95、100、105、110、115、120、125、130、135、140、145、150、155、160、165、170、175度，包括任意兩個前述數值之間的任何範圍。
請參照圖1D，於基板100上形成載子供應層110。在一實施例中，載子供應層110覆蓋P型半導體層106的側壁以及P型半導體層106兩側的阻障層104的頂面。
在一實施例中，載子供應層110的材料包括III族氮化物或III-V族化合物半導體材料。在一實施例中，載子供應層110的材料可為四元氮化物、三元氮化物、二元氮化物或其組合。例如，載子供應層110的材料包括InAlGaN、AlGaN、AlInN、AlN、GaN或其組合。在一實施例中，載子供應層110的材料包括AlyGa1-yN，其中y為0~1，例如為0.05~0.5、0.1~0.3或0.2~0.4。在另一實施例中，載子供應層110的材料包括In1-x-yAlxGayN，其中x為0~1，y為0~1，且x例如為0.05~0.5、0.1~0.3或0.2~0.4。此外，載子 供應層110可以是經摻雜或未經摻雜的層。在一實施例中，載子供應層110為單層結構。
在一實施例中，載子供應層110的形成方法包括進行磊晶再成長製程。更具體地說，被罩幕層108覆蓋的P型半導體層106a的頂面不會成長或形成任何磊晶層。因此，未被罩幕層108覆蓋的P型半導體層106a的側面以及阻障層104的頂面可作為形成載子供應層110的再成長表面。在一實施例中，載子供應層110於P型半導體層106a的側壁上的厚度小於載子供應層110於阻障層104的頂面上的厚度。於上述磊晶再成長製程之後，移除罩幕層108。
特別要注意的是，本發明的載子供應層110用以提供載子給鄰接的阻障層104，以增強阻障層104的極化量以及載子濃度，進而降低通道層102的阻值，提高輸出電流。在一實施例中，載子供應層110的鋁含量等於或大於阻障層104的鋁含量。在一實施例中，阻障層104的材料包括AlxGa1-xN，且載子供應層110的材料包括AlyGa1-yN，其中x為0~1，y為0~1，且y大於等於x。例如，阻障層104的材料包括Al0.2Ga0.8N，且載子供應層110的材料包括Al0.3Ga0.7N。
在一實施例中，阻障層104與載子供應層110的組成大致相同，例如均為三元氮化物，僅鋁含量不同。在另一實施例中，阻障層104與載子供應層110的組成可不同，例如阻障層104為三元氮化物，而載子供應層110為四元化合物，且各自的鋁含量也不同。
請參照圖1E，於載子供應層110上視情況形成介電層 112。在一實施例中，介電層112的材料包括氧化鋁，且其形成方法包括進行合適的沉積製程，例如化學氣相沉積製程。接著，於介電層112上形成鈍化層114。在一實施例中，鈍化層114的材料包括氧化矽，且其形成方法包括進行合適的沉積製程，例如化學氣相沉積製程。
請參照圖1F，於P型半導體層106a兩側形成源極S與汲極D。在一實施例中，源極S與汲極D配置在P型半導體層106a兩側的阻障層104上，穿過鈍化層114以及介電層112，並延伸至部分載子供應層110中。然而，本發明並不以此為限。在另一實施例中，源極S及/或汲極D中至少一者可延伸至通道層102中並電性連接至二維電子氣(2DEG)105。在一實施例中，源極S與汲極D的材料包括金屬(例如Al、Ti、Ni、Au或其合金)，或其他可與III-V族化合物半導體形成歐姆接觸(ohmic contact)的材料。
接著，於P型半導體層106a上形成閘極G。在一實施例中，閘極G的材料包括金屬或金屬氮化物(例如Ta、TaN、Ti、TiN、W、Pd、Ni、Au、Al或其組合)、金屬矽化物(例如WSix)或其他可與III-V族化合物半導體形成蕭特基接觸(Schottky contact)的材料。在一實施例中，閘極G未與P型半導體層106a接觸，且介電層112位於閘極G與P型半導體層106a之間。在另一實施例中，當視情況省略介電層112的形成步驟時，閘極G會與P型半導體層106a直接接觸。至此，完成本發明的增強型HEMT元件10的製作。
請參照圖1F，本發明的增強型HEMT元件10包括基板 100、通道層102、阻障層104、P型半導體層106a、載子供應層110、閘極G、源極S與汲極D。通道層102配置於基板100上。阻障層104配置於通道層102上。P型半導體層106a配置於阻障層104上。載子供應層110配置於P型半導體層106a的側壁上並側向延伸以遠離P型半導體層106a。在一實施例中，載子供應層110形成為單層結構(如圖1D所示)，且載子供應層110的鋁含量大於阻障層104的鋁含量。在一實施例中，載子供應層110與阻障層104接觸。在一實施例中，於圖1C的圖案轉移步驟中，罩幕層的圖案轉移至P型半導體層以及部分阻障層中。因此，載子供應層110形成於P型半導體層106a的側壁上並向外側向延伸於阻障層104上，如圖1F所示。閘極G配置於P型半導體層106a上。源極S與汲極D配置於閘極G兩側的載子供應層110上。在一實施例中，介電層112配置於配置於載子供應層110上以及閘極G與P型半導體層106a之間。
在上述實施例中，圖1C的圖案轉移步驟的蝕刻深度以及圖1D的載子供應層形成步驟的膜層結構，均可依製程需要調整，而形成各種增強型HEMT元件。例如，圖案轉移步驟的蝕刻深度可深達通道層。例如，載子供應層為多層結構，且其鋁含量隨著遠離通道層而減少。
圖2至圖10是依照本發明替代性實施例所繪示的多種增強型HEMT元件的剖面示意圖。圖2至圖10的增強型HEMT元件11~19與圖1的增強型HEMT元件10類似，以下就差異處說明，相同處則不再贅述。
圖2的增強型HEMT元件11與圖1的增強型HEMT元 件10類似，其差異在於，圖1的增強型HEMT元件10的載子供應層110為單層結構，而圖2的增強型HEMT元件11的載子供應層206為雙層結構。在一實施例中，圖2的載子供應層206包括(由下而上)載子供應層202以及載子供應層204，且載子供應層202的鋁含量大於載子供應層204的鋁含量。此外，載子供應層206的平均鋁含量大於阻障層104的鋁含量。在一實施例中，阻障層104的材料包括AlxGa1-xN，載子供應層202的材料包括AlyGa1-yN，載子供應層204的材料包括AlzGa1-zN，其中x為0~1，y為0~1，z為0~1，且y大於等於x，且y大於等於z。例如，阻障層104的材料包括Al0.2Ga0.8N，載子供應層202的材料包括Al0.3Ga0.7N，載子供應層204的材料包括Al0.2Ga0.8N。在一實施例中，載子供應層202的厚度為載子供應層204的厚度的至少10倍或至少15倍。
圖3的增強型HEMT元件12與圖1的增強型HEMT元件10類似，其差異在於，圖1的增強型HEMT元件10的載子供應層110為單層結構，而圖3的增強型HEMT元件12的載子供應層308為三層結構。在一實施例中，圖3的載子供應層308包括(由下而上)載子供應層302、載子供應層304以及載子供應層306，且載子供應層302的鋁含量大於載子供應層304的鋁含量，且載子供應層304的鋁含量大於載子供應層306的鋁含量。此外，載子供應層308的平均鋁含量大於阻障層104的鋁含量。在一實施例中，阻障層104的材料包括AlxGa1-xN，載子供應層302的材料包括AlyGa1-yN，載子供應層304的材料包括AlzGa1-zN，載子供應層304的材料包括AliGa1-iN，其中x為0~1，y為0~1，z為0~1， i為0~1，且其中y大於等於x，y大於等於z，且z大於等於i。例如，阻障層104的材料包括Al0.2Ga0.8N，載子供應層302的材料包括Al0.3Ga0.7N，載子供應層304的材料包括Al0.2Ga0.8N，載子供應層306的材料包括GaN。在一實施例中，載子供應層302或載子供應層304的厚度為載子供應層306的厚度的至少10倍或至少15倍。
圖4的增強型HEMT元件13與圖1的增強型HEMT元件10類似，其差異在於，圖1的增強型HEMT元件10的阻障層104的中間厚度大於其兩側厚度，而圖4的增強型HEMT元件13的阻障層104的厚度大致上相同。更具體地說，在形成圖4的增強型HEMT元件13的圖案轉移步驟中，罩幕層的圖案僅轉移至P型半導體層中。
圖5的增強型HEMT元件14與圖1的增強型HEMT元件10類似，其差異在於，圖1的增強型HEMT元件10的P型半導體層106a具有傾斜側壁，而圖5的增強型HEMT元件14的P型半導體層106a具有實質上垂直側壁。更具體地說，在圖5的增強型HEMT元件14中，P型半導體層106a的側壁與阻障層104的頂面之間的夾角θ為直角。例如，夾角θ可為大約90。
圖6的增強型HEMT元件15與圖1的增強型HEMT元件10類似，其差異在於，圖1的增強型HEMT元件10的載子供應層110配置於P型半導體層106a的側壁上並向外側向延伸於阻障層104上，而圖6的增強型HEMT元件15的載子供應層110配置於P型半導體層106a以及阻障層104a的側壁上並向外側向延伸於通道層102上。在一實施例中，載子供應層110與通道層102 接觸。更具體地說，於圖1C的圖案轉移步驟中，罩幕層的圖案轉移至P型半導體層、阻障層以及部分通道層中。
圖7的增強型HEMT元件16與圖6的增強型HEMT元件15類似，其差異在於，圖6的增強型HEMT元件15的載子供應層110為單層結構，而圖7的增強型HEMT元件16的載子供應層206為雙層結構。
圖8的增強型HEMT元件17與圖6的增強型HEMT元件15類似，其差異在於，圖6的增強型HEMT元件15的載子供應層110為單層結構，而圖8的增強型HEMT元件17的載子供應層308為三層結構。
圖9的增強型HEMT元件18與圖6的增強型HEMT元件15類似，其差異在於，圖6的增強型HEMT元件15的通道層102的中間厚度大於其兩側厚度，而圖9的增強型HEMT元件18的通道層102的厚度大致上相同。
圖10的增強型HEMT元件19與圖9的增強型HEMT元件18類似，其差異在於，圖9的增強型HEMT元件18的P型半導體層106a具有傾斜側壁，而圖10的增強型HEMT元件19的P型半導體層106a具有實質上垂直側壁。
特別要說明的是，在圖6至圖8的增強型HEMT元件15~17中，於通道層102的厚度不均一，P型半導體層106a的側壁與通道層102的頂面之間的夾角θ必須為鈍角，方能使二維電子氣105沿著載子供應層110/206/308的轉角形成於通道層102中。另一方面，在圖9至圖10的增強型HEMT元件18~19中，由於通道層102的厚度均一，P型半導體層106a的側壁與通道層102 的頂面之間的夾角θ可為鈍角或直角，兩者均能使二維電子氣105形成於阻障層104a與通道層102之界面下方。
綜上所述，在本發明實施例中，在元件本質區(device intrinsic region)或閘極區域以外的區域執行載子供應層的磊晶再成長製程，不僅可避免電性不均勻以及漏電流的問題，且可增加閘極區域以外的區域的載子濃度，以改善輸出電流不足的問題。此外，本發明的製程步驟簡單，可大幅提升磊晶成長以及元件設計的彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (10)

  1. 一種增強型高電子遷移率電晶體元件，包括：一通道層，配置於一基板上；一阻障層，配置於該通道層上；一P型半導體層，配置於該阻障層上；一載子供應層，配置於該P型半導體層的側壁上並側向延伸以遠離該P型半導體層，且該載子供應層鄰接於該阻障層，其中該載子供應層的鋁含量大於該阻障層的鋁含量，且該載子供應層以及該阻障層由鋁化合物組成；一閘極，配置於該P型半導體層上；以及一源極與一汲極，配置於該閘極兩側的該載子供應層上，其中該載子供應層與該阻障層接觸，且該阻障層位於該P型半導體層下方的厚度大於該阻障層位於該P型半導體層兩側的厚度。
  2. 如申請專利範圍第1項所述的增強型高電子遷移率電晶體元件，其中該載子供應層為單層結構。
  3. 如申請專利範圍第1項所述的增強型高電子遷移率電晶體元件，其中該載子供應層為多層結構，且其鋁含量隨著遠離該通道層而減少。
  4. 如申請專利範圍第1項所述的增強型高電子遷移率電晶體元件，其中該載子供應層於該P型半導體層的側壁上的厚度小於該載子供應層於該阻障層的頂面上的厚度。
  5. 如申請專利範圍第1項所述的增強型高電子遷移率電晶體元件，更包括一介電層，其配置於該載子供應層上以及該閘極與該P型半導體層之間。
  6. 一種增強型高電子遷移率電晶體元件，包括：一通道層，配置於一基板上；一阻障層，配置於該通道層上；一P型半導體層，配置於該阻障層上；一載子供應層，配置於該P型半導體層的側壁上並側向延伸以遠離該P型半導體層，且該載子供應層鄰接於該阻障層，其中該載子供應層的鋁含量大於該阻障層的鋁含量，且該載子供應層以及該阻障層由鋁化合物組成；一閘極，配置於該P型半導體層上；以及一源極與一汲極，配置於該閘極兩側的該載子供應層上，其中該載子供應層與該通道層接觸，且該通道層位於該阻障層下方的厚度大於該通道層位於該阻障層兩側的厚度。
  7. 一種增強型高電子遷移率電晶體元件的形成方法，包括：於一基板上依序形成一通道層、一阻障層以及一P型半導體層；於該P型半導體層上形成一罩幕層；將該罩幕層的圖案轉移至該P型半導體層中，且該罩幕層的圖案更轉移至部分該阻障層中；於該基板上進行磊晶再成長製程形成一載子供應層，其中該載子供應層覆蓋該P型半導體層的側壁；於該P型半導體層兩側形成一源極與一汲極；以及於該P型半導體層上形成一閘極，其中該載子供應層與該阻障層接觸，且該阻障層位於該P型半導體層下方的厚度大於該阻障層位於該P型半導體層兩側的厚度。
  8. 如申請專利範圍第7項所述的增強型高電子遷移率電晶體元件的形成方法，其中該載子供應層的鋁含量大於該阻障層的鋁含量，且該載子供應層以及該阻障層由鋁化合物組成。
  9. 如申請專利範圍第7項所述的增強型高電子遷移率電晶體元件的形成方法，於形成該源極與該汲極之前以及形成該載子供應層之後，更包括形成介電層。
  10. 一種增強型高電子遷移率電晶體元件的形成方法，包括：於一基板上依序形成一通道層、一阻障層以及一P型半導體層；於該P型半導體層上形成一罩幕層；將該罩幕層的圖案轉移至該P型半導體層中，且該罩幕層的圖案更轉移至該阻障層以及部分該通道層中；於該基板上進行磊晶再成長製程形成一載子供應層，其中該載子供應層覆蓋該P型半導體層的側壁；於該P型半導體層兩側形成一源極與一汲極；以及於該P型半導體層上形成一閘極，其中該載子供應層與該通道層接觸，且該通道層位於該阻障層下方的厚度大於該通道層位於該阻障層兩側的厚度。
TW106146142A 2017-12-28 2017-12-28 增強型高電子遷移率電晶體元件及其形成方法 TWI661554B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW106146142A TWI661554B (zh) 2017-12-28 2017-12-28 增強型高電子遷移率電晶體元件及其形成方法
CN201811258317.XA CN109980000A (zh) 2017-12-28 2018-10-26 增强型高电子迁移率晶体管元件及其形成方法
US16/181,367 US10847643B2 (en) 2017-12-28 2018-11-06 Enhancement mode HEMT device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW106146142A TWI661554B (zh) 2017-12-28 2017-12-28 增強型高電子遷移率電晶體元件及其形成方法

Publications (2)

Publication Number Publication Date
TWI661554B true TWI661554B (zh) 2019-06-01
TW201931594A TW201931594A (zh) 2019-08-01

Family

ID=67058993

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106146142A TWI661554B (zh) 2017-12-28 2017-12-28 增強型高電子遷移率電晶體元件及其形成方法

Country Status (3)

Country Link
US (1) US10847643B2 (zh)
CN (1) CN109980000A (zh)
TW (1) TWI661554B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748225B (zh) * 2019-08-13 2021-12-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11715790B2 (en) * 2019-04-22 2023-08-01 Intel Corporation Charge-induced threshold voltage tuning in III-N transistors
TWI701840B (zh) * 2019-08-14 2020-08-11 新唐科技股份有限公司 增強型高電子遷移率電晶體元件
CN112447835A (zh) * 2019-08-30 2021-03-05 广东致能科技有限公司 半导体器件及其制造方法
CN111243954A (zh) * 2020-01-19 2020-06-05 中国科学院半导体研究所 GaN基常关型高电子迁移率晶体管及制备方法
US12100759B2 (en) * 2020-06-24 2024-09-24 Guangdong Zhineng Technology Co., Ltd. Semiconductor device, manufacturing method and electronic equipment
CN116711083A (zh) * 2020-12-02 2023-09-05 美国亚德诺半导体公司 具有导电部件以控制电气特性的化合物半导体器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913077A (en) * 2007-06-01 2009-03-16 Univ California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US20130099285A1 (en) * 2011-10-19 2013-04-25 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US20150021667A1 (en) * 2013-02-22 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same
US20160240646A1 (en) * 2015-02-12 2016-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for iii-v based devices
US20170125562A1 (en) * 2015-11-02 2017-05-04 Infineon Technologies Austria Ag III-Nitride Bidirectional Device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6852615B2 (en) * 2002-06-10 2005-02-08 Hrl Laboratories, Llc Ohmic contacts for high electron mobility transistors and a method of making the same
US7795642B2 (en) * 2007-09-14 2010-09-14 Transphorm, Inc. III-nitride devices with recessed gates
CN101604704B (zh) * 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
JP5468768B2 (ja) 2008-12-05 2014-04-09 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP5896667B2 (ja) 2011-09-26 2016-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
US9443737B2 (en) 2013-04-03 2016-09-13 Texas Instruments Incorporated Method of forming metal contacts in the barrier layer of a group III-N HEMT

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200913077A (en) * 2007-06-01 2009-03-16 Univ California P-GaN/AlGaN/AlN/GaN enhancement-mode field effect transistor
US20130099285A1 (en) * 2011-10-19 2013-04-25 Samsung Electronics Co., Ltd. High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same
US20150021667A1 (en) * 2013-02-22 2015-01-22 Taiwan Semiconductor Manufacturing Company, Ltd. High Electron Mobility Transistor and Method of Forming the Same
US20160240646A1 (en) * 2015-02-12 2016-08-18 Taiwan Semiconductor Manufacturing Co., Ltd. Low damage passivation layer for iii-v based devices
US20170125562A1 (en) * 2015-11-02 2017-05-04 Infineon Technologies Austria Ag III-Nitride Bidirectional Device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI748225B (zh) * 2019-08-13 2021-12-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件

Also Published As

Publication number Publication date
CN109980000A (zh) 2019-07-05
TW201931594A (zh) 2019-08-01
US10847643B2 (en) 2020-11-24
US20190207021A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
TWI661554B (zh) 增強型高電子遷移率電晶體元件及其形成方法
TWI512993B (zh) 電晶體與其形成方法與半導體元件
JP6462393B2 (ja) 半導体装置の製造方法および半導体装置
JP7175727B2 (ja) 窒化物半導体装置
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
US10700189B1 (en) Semiconductor devices and methods for forming the same
JP7317936B2 (ja) 窒化物半導体装置
KR20120125041A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP7513595B2 (ja) 窒化物半導体装置およびその製造方法
JP5166576B2 (ja) ＧａＮ系半導体素子の製造方法
US20160225886A1 (en) Semiconductor device and method for manufacturing the same
TWI679770B (zh) 氮化鎵高電子移動率電晶體及其閘極結構
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
TWI661555B (zh) 增強型高電子遷移率電晶體元件
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
US20220376074A1 (en) Nitride-based semiconductor device and method for manufacturing the same
TWI624872B (zh) 氮化物半導體元件
CN107068748B (zh) 半导体功率元件
JP2011171440A (ja) Ｉｉｉ族窒化物系へテロ電界効果トランジスタ
US20240030329A1 (en) Semiconductor device and method for manufacturing the same
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
KR20230000718A (ko) 고전자이동도 트랜지스터 및 그 제조 방법
US20230317840A1 (en) Hemt and method of fabricating the same
KR101668445B1 (ko) 반도체 소자 및 그의 제조방법
JP6530210B2 (ja) 半導体装置及びその製造方法