CN101604704B - Hemt器件及其制造方法 - Google Patents

Hemt器件及其制造方法 Download PDF

Info

Publication number
CN101604704B
CN101604704B CN200810110136A CN200810110136A CN101604704B CN 101604704 B CN101604704 B CN 101604704B CN 200810110136 A CN200810110136 A CN 200810110136A CN 200810110136 A CN200810110136 A CN 200810110136A CN 101604704 B CN101604704 B CN 101604704B
Authority
CN
China
Prior art keywords
mentioned
separator
hemt device
groove
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810110136A
Other languages
English (en)
Other versions
CN101604704A (zh
Inventor
张乃千
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Jiexinwei Semiconductor Technology Co., Ltd.
Original Assignee
XI'AN NENGXUN MICRO-ELECTRONICS Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by XI'AN NENGXUN MICRO-ELECTRONICS Co Ltd filed Critical XI'AN NENGXUN MICRO-ELECTRONICS Co Ltd
Priority to CN200810110136A priority Critical patent/CN101604704B/zh
Priority to US12/997,519 priority patent/US8304811B2/en
Priority to EP09761251.9A priority patent/EP2296173B1/en
Priority to PCT/CN2009/070627 priority patent/WO2009149626A1/zh
Priority to JP2011512815A priority patent/JP5652880B2/ja
Publication of CN101604704A publication Critical patent/CN101604704A/zh
Application granted granted Critical
Publication of CN101604704B publication Critical patent/CN101604704B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明提供了HEMT器件以及用于制造HEMT器件的方法。根据本发明的一个方面，提供了一种HEMT器件，包括：在衬底上的缓冲层；在上述缓冲层上的半导体层；在上述半导体层上的隔离层；与上述半导体层接触的源极和漏极；以及在上述源极和漏极之间的栅极；其中，在上述栅极下方的上述半导体层中的沟道被夹断。

Description

HEMT器件及其制造方法
技术领域
本发明涉及宽禁带半导体氮化镓HEMT(高电子迁移率晶体管)器件，具体来说，涉及利用多层氮化镓材料的极化特性产生增强型沟道场效应晶体管的器件结构设计。
背景技术
第三代半导体氮化镓(GaN)的介质击穿电压远远高于第一代半导体硅(Si)或第二代半导体砷化镓(GaAs)，高达3MV/cm，使其电子器件能承受很高的电压。氮化镓异质结结构的沟道具有很高的电子浓度和电子迁移率，这意味着氮化镓高电子迁移率晶体管(HEMT)的能在高频率导通高电流，并具有很低的导通电阻。另外，氮化镓是宽禁带半导体，能工作在较高的温度。这些特性使氮化镓HEMT特别适用于制造高频的高功率射频器件和高耐压的开关器件。
因为由压电极化效应和自发极化效应产生的AlGaN/GaN异质结沟道具有极高的二维电子气(2DEG)电子浓度，通常氮化镓HEMT器件是耗尽型场效应管，或称为常开器件。与常开器件相对应的是常关器件，或称为增强型器件。耗尽型器件的应用有局限性。在功率射频领域，耗尽型器件必需采用负电压偏置栅极，要求系统提供一个完全独立的电源系统。在电能转换领域，耗尽型开关器件不仅需要上述独立的负偏压系统，总体系统安全性还要求这个负偏压系统的运行先于电源通电。所以有必要实现增强型的氮化镓HEMT来避免系统启动和模式转换时的导通损毁。
现今比较常见的实现增强型氮化镓HEMT的方法有沉栅结构和栅极金属接触区氟等离子轰击处理等。图1为沉栅结构氮化镓HEMT。生长氮化镓材料的基片12一般是Sapphire，SiC或硅。成核层13生长在基片12上；GaN外延层101生长在成核层13上；AlGaN层102生长在GaN外延层101上。这时，二维电子气(2DEG)107会出现在AlGaN和GaN之间的界面处，形成沟道。两个欧姆接触分别形成场效应管的源极22和漏极23。在源极22和漏极23之间的区域，AlGaN被蚀刻成凹槽，然后金属栅极104形成在蚀刻凹槽内。当AlGaN层足够薄时，2DEG会耗尽，所以栅极下沟道内108没有电子。这种结构的沟道是关断的，称之为增强型场效应管。由于AlGaN层中极强的极化电场，即使AlGaN的厚度很薄，沟道内也会产生电子，所以在沉栅结构的增强型器件中，栅极金属下的AlGaN层的厚度一般必需用干法蚀刻减小到3nm到5nm以下。将蚀刻控制在这么高的精度非常困难，器件的夹断电压会有很大的波动。另外，因为夹断电压低，这种结构的夹断效果有限，在零偏置时还会有少量沟道泄漏电流。在高电压运行时，这些沟道泄漏电流容易引起器件烧毁。所以，这种器件结构并不实际。
图2为用氟等离子轰击处理栅极金属接触区后形成的增强型氮化镓HEMT。形成源极22和漏极23之前的工艺和制造沉栅结构氮化镓HEMT的工艺一样。形成源极和漏极之后，在沉积金属栅极114之前用氟等离子轰击形成栅极之下的区域。受到氟等离子轰击的AlGaN层115的晶体结构被破坏，导致其下沟道内的电子耗尽118，形成增强型场效应管。因为晶体结构被破坏，这种器件的可靠性还没有得到验证。另外，氟原子很小。当器件长期运行在高温高电压条件下，氟原子可能从AlGaN中释放出来。增强型管可能会反转成耗尽型管，导致使用该器件的系统失效损毁。
发明内容
为了解决上述现有技术中存在的问题，本发明提供了HEMT器件，以及用于制造HEMT器件的方法。
根据本发明的一个方面，提供了一种HEMT器件，包括：在衬底上的缓冲层；在上述缓冲层上的半导体层；在上述半导体层上的隔离层；与上述半导体层接触的源极和漏极；以及在上述源极和漏极之间的栅极；其中，在上述栅极下方的上述半导体层中的沟道被夹断。
优选，在上述HEMT器件中，上述隔离层为双层结构，并且上述栅极在上述隔离层的上层中形成。
优选，在上述HEMT器件中，上述缓冲层包括AlGaN，上述隔离层的下层包括AlGaN，以及上述隔离层的上层包括AlGaN。
优选，在上述HEMT器件中，上述隔离层的下层的Al组分接近于上述缓冲层的Al组分，而上述隔离层的上层的Al组分大于上述隔离层的下层的Al组分。
优选，在上述HEMT器件中，上述隔离层的上层的Al组分在远离上述隔离层的下层的方向上逐渐升高。
优选，在上述HEMT器件中，上述缓冲层的Al组分在5％至15％之间。
优选，在上述HEMT器件中，上述隔离层的上层的Al组分在25％至45％之间。
优选，在上述HEMT器件中，上述半导体层包括GaN。
优选，在上述HEMT器件中，上述半导体层具有不会使其发生晶格松弛的厚度。
优选，在上述HEMT器件中，上述半导体层的厚度在10nm至30nm之间。
优选，在上述HEMT器件中，上述沟道包括在上述半导体层中形成的二维电子气，以及在上述沟道被夹断的区域没有形成二维电子气。
优选，在上述HEMT器件中，上述栅极具有在上述隔离层的上层中的凹槽中形成的场板结构。
优选，在上述HEMT器件中，上述凹槽具有斜坡。
优选，上述HEMT器件还包括在上述栅极下的介质层。
优选，在上述HEMT器件中，上述介质层包括SiN。
优选，上述HEMT器件还包括在上述隔离层的上层和下层之间的蚀刻停止层。
优选，在上述HEMT器件中，上述蚀刻停止层包括AlN。
优选，上述HEMT器件还包括在上述隔离层的上层上的介质层，其中上述栅极具有在上述隔离层的上层和介质层中的凹槽中形成的双重场板结构。
优选，在上述HEMT器件中，上述凹槽具有斜坡，以及在上述介质层中的凹槽比在上述隔离层的上层中的凹槽宽。
优选，在上述HEMT器件中，上述介质层包括SiN。
根据本发明的另一个方面，提供了一种用于制造HEMT器件的方法，包括以下步骤：在衬底上沉积缓冲层；在上述缓冲层上沉积半导体层；在上述半导体层上沉积隔离层；形成与上述半导体层接触的源极和漏极；以及在上述源极和漏极之间形成栅极；其中，在上述栅极下方的上述半导体层中的沟道被夹断。
优选，在上述用于制造HEMT器件的方法中，上述在上述半导体层上沉积隔离层的步骤包括以下步骤：在上述半导体层上沉积第一隔离层；以及在上述第一隔离层上沉积第二隔离层。
优选，在上述用于制造HEMT器件的方法中，上述缓冲层包括AlGaN，上述第一隔离层包括AlGaN，以及上述第二隔离层包括AlGaN。
优选，在上述用于制造HEMT器件的方法中，上述第一隔离层的Al组分接近于上述缓冲层的Al组分，而上述第二隔离层的Al组分大于上述第一隔离层的Al组分。
优选，在上述用于制造HEMT器件的方法中，上述第二隔离层的Al组分在远离上述第一隔离层的方向上逐渐升高。
优选，在上述用于制造HEMT器件的方法中，上述缓冲层的Al组分在5％至15％之间。
优选，在上述用于制造HEMT器件的方法中，上述第二隔离层的Al组分在25％至45％之间。
优选，在上述用于制造HEMT器件的方法中，上述半导体层包括GaN。
优选，在上述用于制造HEMT器件的方法中，上述半导体层具有不会使其发生晶格松弛的厚度。
优选，在上述用于制造HEMT器件的方法中，上述半导体层的厚度在10nm至30nm之间。
优选，在上述用于制造HEMT器件的方法中，上述沟道包括在上述半导体层中形成的二维电子气，以及在上述沟道被夹断的区域没有形成二维电子气。
优选，在上述用于制造HEMT器件的方法中，上述在上述源极和漏极之间形成栅极的步骤包括以下步骤：蚀刻上述第二隔离层，以在形成栅极的位置形成凹槽；以及在上述凹槽中形成场板结构的栅极。
优选，在上述用于制造HEMT器件的方法中，上述凹槽具有斜坡。
优选，上述用于制造HEMT器件的方法还包括：在上述凹槽中形成场板结构的栅极的步骤之前，在具有上述凹槽的第二隔离层上保形形成介质层的步骤。
优选，在上述用于制造HEMT器件的方法中，上述介质层包括SiN。
优选，上述用于制造HEMT器件的方法还包括：在上述第一隔离层上沉积第二隔离层的步骤之前，在上述第一隔离层上沉积蚀刻停止层的步骤。
优选，在上述用于制造HEMT器件的方法中，上述蚀刻停止层包括AlN。
优选，上述用于制造HEMT器件的方法还包括：在上述第一隔离层上沉积第二隔离层的步骤之后，在上述第二隔离层上沉积介质层的步骤；其中上述在上述源极和漏极之间形成栅极的步骤包括以下步骤：蚀刻上述介质层，以在形成栅极的位置形成第一凹槽；穿过上述第一凹槽蚀刻上述第二隔离层，以形成第二凹槽；以及在上述第一和第二凹槽中形成双重场板结构的栅极。
优选，在上述用于制造HEMT器件的方法中，上述第一和第二凹槽具有斜坡，以及上述第一凹槽比上述第二凹槽宽。
优选，在上述用于制造HEMT器件的方法中，上述介质层包括SiN。
附图说明
相信通过以下结合附图对本发明具体实施方式的说明，能够使人们更好地了解本发明上述的特点、优点和目的，其中：
图1示出了以前的设计：沉栅结构增强型氮化镓HEMT。
图2示出了以前的设计：栅极金属接触区氟等离子轰击处理产生的增强型氮化镓HEMT。
图3示出了本发明氮化镓增强型场效应管结构。
图4示出了制造本发明氮化镓增强型场效应管使用的材料结构。
图5示出了沟道耗尽区和沟道接入区2DEG示意图。
图6示出了栅极凹槽区域按A-A’横截面的半导体能带结构。
图7示出了沟道接入区域按B-B’横截面的半导体能带结构。
图8示出了本发明的一种变形：使用蚀刻停止层准确控制蚀刻深度。
图9示出了本发明的一种变形：MISFET结构。
图10示出了本发明的一种变形：双重场板结构。
具体实施方式
下面就结合附图对本发明的各个优选实施例进行详细的说明。
图3为本发明氮化镓增强型场效应管结构。生长氮化镓材料的基片12一般是Sapphire，SiC或硅。成核层13生长在基片12上；与以往氮化镓器件结构不同的是，本发明使用AlGaN作为器件的缓冲层14，而不是用GaN。在缓冲层上是GaN沟道层15。沟道层上是双层AlGaN隔离层，分为第二层AlGaN 16和第三层AlGaN 17。第三层AlGaN 17的铝组分含量高于第二层AlGaN 16铝组分含量。两个欧姆接触分别形成场效应管的源极22和漏极23。在源极22和漏极23之间的区域，第三层AlGaN被蚀刻出凹槽，然后金属栅极24形成在蚀刻凹槽内。最后，可在器件上沉积一层SiN等介质对器件进行钝化保护。
图3显示的栅极24是一种场板结构。栅极金属可以在AlGaN层蚀刻凹槽后沉积，也可以在蚀刻凹槽时用自对准的方法沉积实现。如果不采用场板结构，也可以采用类似于图1中的沉栅结构，则栅极金属用自对准的方法沉积。
在栅极的凹槽蚀刻时，可以优化干法蚀刻的条件使AlGaN层上的凹槽带有斜坡，从而优化沟道内的电子分布，以提高器件的击穿电压。
图4为制造本发明氮化镓增强型场效应管使用的材料结构。成核层13一般是AlGaN或AlN，然后过渡到缓冲层AlGaN 14的铝组分。缓冲层AlGaN 14的铝组分应约为5％至15％，其厚度在1um至3um左右。GaN沟道层15的厚度在30nm左右。因为GaN的晶格常数大于AlGaN，在缓冲层AlGaN 14上生长的GaN具有压缩应力。GaN沟道层15的厚度不能太厚，不应使该层GaN晶体松弛，一般在10nm至30nm左右。第二层AlGaN 16的铝组分和缓冲层AlGaN 14的铝组分接近，其厚度在20nm左右。第三层AlGaN 17的铝组分高于第二层AlGaN 16，铝组分约为25％至45％，其厚度在30nm左右。
图5显示在栅极凹槽区域沟道内33的二维电子气(2DEG)被完全耗尽，而在没有蚀刻凹槽的沟道接入区32还存在2DEG。图6和图7分别解释了这两种不同情况的形成机理。
图6为图5的器件结构中在栅极凹槽区域按A-A’横截面的半导体能带结构。如上所述，GaN沟道层15的厚度比较薄，该层GaN晶体没有松弛，还维持了其下缓冲层AlGaN 14的晶格常数。第二层AlGaN 16继续维持了该晶格常数。因为第二层AlGaN 16的铝组分和缓冲层AlGaN 14的铝组分接近，其中基本不存在压电极化电场，而只有自极化电场。所以第二层AlGaN 16中的总极化电场远低于通常的氮化镓HEMT结构中AlGaN层。如果第二层AlGaN 16中没有故意N型掺杂，则需要很大的厚度才能在沟道内诱导出2DEG。相对于图1中以前的设计，栅极金属下的第二层AlGaN16可以保留在20nm左右，蚀刻控制比较容易。通过选择合适的第二层AlGaN 16厚度，可以实现较高的夹断电压，并且夹断电压的波动较小。较高的夹断电压意味着低沟道泄漏电流。
图7为图5的器件结构中在沟道接入区域按B-B’横截面的半导体能带结构。因为第三层AlGaN 17的铝组分高于第二层AlGaN 16的铝组分，其中既存在自极化电场，也有压电极化电场。该强电场使第三层AlGaN 17的导带随着其厚度增加而迅速抬高。当材料表面的中间能带高于费米能带时，沟道内开始出现诱导电子2DEG。
本发明的一种变形是将第三层AlGaN 17的铝组分设计成渐变结构，从下往上铝组分逐渐提高。这样做的好处是第三层AlGaN 17的厚度可以更厚，适合于形成图3所示的场板栅极结构。
本发明的另一种变形是在第二层AlGaN 16和第三层AlGaN 17之间加入一层蚀刻停止层18(etch stop layer)，如图8所示。蚀刻停止层一般采用AlN或高铝组分AlGaN，厚度在1～3nm左右。在使用RIE干法蚀刻栅极凹槽时，由于AlN的蚀刻速度比较低铝组分的第三层AlGaN的蚀刻速度慢，蚀刻停止位置可比较准确的定位于这层AlN的深度。准确的蚀刻控制能减小器件夹断电压的波动，提高产品的成品率。
本发明的另一种变形是采用MISFET(Metal-Insulator-SemiconductorField-Effect-Transistor，金属绝缘体场效应晶体管)结构，如图9所示。在第三层AlGaN 17上栅极的凹槽蚀刻之后，栅极金属沉积之前，先沉积一层SiN等介质绝缘体19，厚度在5～15nm左右。这一层介质既作为器件的钝化层，又是栅极绝缘层，可有效降低栅极的漏电电流。
本发明的另一种变形是双重场板结构，如图10所示。在这种结构中绝缘体20的厚度在50～200nm左右，材料为SiN等介质。绝缘体20上的凹槽在第三层AlGaN 17的凹槽之上，并且比第三层AlGaN 17的凹槽稍宽。栅极金属沉积覆盖住这两个凹槽，在这两个凹槽的边沿形成双重场板结构。双重场板结构可以进一步提高器件的击穿电压。
以上虽然通过一些示例性的实施例对本发明的HEMT器件以及用于制造HEMT器件的方法进行了详细的描述，但是以上这些实施例并不是穷举的，本领域技术人员可以在本发明的精神和范围内实现各种变化和修改。因此，本发明并不限于这些实施例，本发明的范围仅以所附权利要求书为准。例如，以上虽然以AlGaN作为缓冲层和隔离层为例进行了描述，但是应该理解，可以使用本领域的技术人员公知的其它镓氮基化合物，本发明对此没有任何限制。

Claims (35)

1.一种增强型HEMT器件，包括：
在衬底上的包括AlGaN的缓冲层；
在上述缓冲层上的包括GaN的半导体层；
在上述半导体层上的隔离层，上述隔离层为双层结构，上述隔离层的下层包括AlGaN，上述隔离层的上层包括AlGaN，上述隔离层的上层的Al组分大于上述隔离层的下层的Al组分；
与上述半导体层接触的源极和漏极；以及
在上述源极和漏极之间的栅极；
其中，在上述栅极下方的上述半导体层中的沟道被夹断。
2.根据权利要求1所述的增强型HEMT器件，其中，上述栅极在上述隔离层的上层中形成。
3.根据权利要求1所述的增强型HEMT器件，其中，上述隔离层的下层的Al组分接近于上述缓冲层的Al组分。
4.根据权利要求3所述的增强型HEMT器件，其中，上述隔离层的上层的Al组分在远离上述隔离层的下层的方向上逐渐升高。
5.根据权利要求3所述的增强型HEMT器件，其中，上述缓冲层的Al组分在5％至15％之间。
6.根据权利要求3所述的增强型HEMT器件，其中，上述隔离层的上层的Al组分在25％至45％之间。
7.根据权利要求1所述的增强型HEMT器件，其中，上述半导体层具有不会使其发生晶格松弛的厚度。
8.根据权利要求7所述的增强型HEMT器件，其中，上述半导体层的厚度在10nm至30nm之间。
9.根据权利要求1-8中任何一项所述的增强型HEMT器件，其中，上述沟道包括在上述半导体层中形成的二维电子气，以及在上述沟道被夹断的区域没有形成二维电子气。
10.根据权利要求2-8中任何一项所述的增强型HEMT器件，其中，上述栅极具有在上述隔离层的上层中的凹槽中形成的场板结构。
11.根据权利要求10所述的增强型HEMT器件，其中，上述凹槽具有斜坡。
12.根据权利要求10所述的增强型HEMT器件，还包括在上述栅极下的介质层。
13.根据权利要求12所述的增强型HEMT器件，其中，上述介质层包括SiN。
14.根据权利要求2-8中任何一项所述的增强型HEMT器件，还包括在上述隔离层的上层和下层之间的蚀刻停止层。
15.根据权利要求14所述的增强型HEMT器件，其中，上述蚀刻停止层包括AlN。
16.根据权利要求2-8中任何一项所述的增强型HEMT器件，还包括在上述隔离层的上层上的介质层，其中，上述栅极具有在上述隔离层的上层和上述介质层中的凹槽中形成的双重场板结构。
17.根据权利要求16所述的增强型HEMT器件，其中，上述凹槽具有斜坡，以及在上述介质层中的凹槽比在上述隔离层的上层中的凹槽宽。
18.根据权利要求16所述的增强型HEMT器件，其中，上述介质层包括SiN。
19.一种用于制造增强型HEMT器件的方法，包括以下步骤：
在衬底上沉积包括AlGaN的缓冲层；
在上述缓冲层上沉积包括GaN的半导体层；
在上述半导体层上沉积第一隔离层，上述第一隔离层包括AlGaN；
在上述第一隔离层上沉积第二隔离层，上述第二隔离层包括AlGaN，上述第二隔离层的Al组分大于上述第一隔离层的Al组分；
形成与上述半导体层接触的源极和漏极；以及
在上述源极和漏极之间形成栅极；
其中，在上述栅极下方的上述半导体层中的沟道被夹断。
20.根据权利要求19所述的方法，其中，上述第一隔离层的Al组分接近于上述缓冲层的Al组分。
21.根据权利要求20所述的方法，其中，上述第二隔离层的Al组分在远离上述第一隔离层的方向上逐渐升高。
22.根据权利要求20所述的方法，其中，上述缓冲层的Al组分在5％至15％之间。
23.根据权利要求20所述的方法，其中，上述第二隔离层的Al组分在25％至45％之间。
24.根据权利要求19所述的方法，其中，上述半导体层具有不会使其发生晶格松弛的厚度。
25.根据权利要求24所述的方法，其中，上述半导体层的厚度在10nm至30nm之间。
26.根据权利要求19-25中任何一项所述的方法，其中，上述沟道包括在上述半导体层中形成的二维电子气，以及在上述沟道被夹断的区域没有形成二维电子气。
27.根据权利要求19-25中任何一项所述的方法，其中，上述在上述源极和漏极之间形成栅极的步骤包括以下步骤：
蚀刻上述第二隔离层，以在形成栅极的位置形成凹槽；以及
在上述凹槽中形成场板结构的栅极。
28.根据权利要求27所述的方法，其中，上述凹槽具有斜坡。
29.根据权利要求27所述的方法，还包括：在上述凹槽中形成场板结构的栅极的步骤之前，在具有上述凹槽的第二隔离层上保形形成介质层的步骤。
30.根据权利要求29所述的方法，其中，上述介质层包括SiN。
31.根据权利要求19-25中任何一项所述的方法，还包括：在上述第一隔离层上沉积第二隔离层的步骤之前，在上述第一隔离层上沉积蚀刻停止层的步骤。
32.根据权利要求31所述的方法，其中，上述蚀刻停止层包括AlN。
33.根据权利要求19-25中任何一项所述的方法，还包括：在上述第一隔离层上沉积第二隔离层的步骤之后，在上述第二隔离层上沉积介质层的步骤；
其中上述在上述源极和漏极之间形成栅极的步骤包括以下步骤：
蚀刻上述介质层，以在形成栅极的位置形成第一凹槽；
穿过上述第一凹槽蚀刻上述第二隔离层，以形成第二凹槽；以及
在上述第一和第二凹槽中形成双重场板结构的栅极。
34.根据权利要求33所述的方法，其中，上述第一和第二凹槽具有斜坡，以及上述第一凹槽比上述第二凹槽宽。
35.根据权利要求33所述的方法，其中，上述介质层包括SiN。
CN200810110136A 2008-06-13 2008-06-13 Hemt器件及其制造方法 Active CN101604704B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN200810110136A CN101604704B (zh) 2008-06-13 2008-06-13 Hemt器件及其制造方法
US12/997,519 US8304811B2 (en) 2008-06-13 2009-03-04 HEMT device and a manufacturing of the HEMT device
EP09761251.9A EP2296173B1 (en) 2008-06-13 2009-03-04 A hemt device and a manufacturing of the hemt device
PCT/CN2009/070627 WO2009149626A1 (zh) 2008-06-13 2009-03-04 Hemt器件及其制造方法
JP2011512815A JP5652880B2 (ja) 2008-06-13 2009-03-04 Ｈｅｍｔ装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810110136A CN101604704B (zh) 2008-06-13 2008-06-13 Hemt器件及其制造方法

Publications (2)

Publication Number Publication Date
CN101604704A CN101604704A (zh) 2009-12-16
CN101604704B true CN101604704B (zh) 2012-09-05

Family

ID=41416358

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810110136A Active CN101604704B (zh) 2008-06-13 2008-06-13 Hemt器件及其制造方法

Country Status (5)

Country Link
US (1) US8304811B2 (zh)
EP (1) EP2296173B1 (zh)
JP (1) JP5652880B2 (zh)
CN (1) CN101604704B (zh)
WO (1) WO2009149626A1 (zh)

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5337415B2 (ja) * 2008-06-30 2013-11-06 シャープ株式会社 ヘテロ接合電界効果トランジスタおよびヘテロ接合電界効果トランジスタの製造方法
JP5304134B2 (ja) * 2008-09-24 2013-10-02 三菱電機株式会社 窒化物半導体装置およびその製造方法
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5697456B2 (ja) * 2009-02-16 2015-04-08 ルネサスエレクトロニクス株式会社 電界効果トランジスタ及び電力制御装置
JP5564815B2 (ja) * 2009-03-31 2014-08-06 サンケン電気株式会社 半導体装置及び半導体装置の製造方法
US8168486B2 (en) * 2009-06-24 2012-05-01 Intersil Americas Inc. Methods for manufacturing enhancement-mode HEMTs with self-aligned field plate
JP2011138973A (ja) * 2009-12-29 2011-07-14 New Japan Radio Co Ltd 窒化物半導体装置
US8802516B2 (en) * 2010-01-27 2014-08-12 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices
US20110241020A1 (en) * 2010-03-31 2011-10-06 Triquint Semiconductor, Inc. High electron mobility transistor with recessed barrier layer
US8816395B2 (en) * 2010-05-02 2014-08-26 Visic Technologies Ltd. Field effect power transistors
KR20110122525A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
US8809987B2 (en) 2010-07-06 2014-08-19 The Hong Kong University Of Science And Technology Normally-off III-nitride metal-2DEG tunnel junction field-effect transistors
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
JP5482682B2 (ja) * 2011-02-08 2014-05-07 住友電気工業株式会社 Ｉｉｉ族窒化物半導体電子デバイス、エピタキシャル基板、及びｉｉｉ族窒化物半導体電子デバイスを作製する方法
JP5866766B2 (ja) * 2011-02-10 2016-02-17 富士通株式会社 化合物半導体装置及びその製造方法
JP5694020B2 (ja) 2011-03-18 2015-04-01 トランスフォーム・ジャパン株式会社 トランジスタ回路
JP2012209297A (ja) * 2011-03-29 2012-10-25 Mitsubishi Electric Corp 半導体装置およびその製造方法
US9024357B2 (en) * 2011-04-15 2015-05-05 Stmicroelectronics S.R.L. Method for manufacturing a HEMT transistor and corresponding HEMT transistor
KR101813177B1 (ko) * 2011-05-06 2017-12-29 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조방법
CN102789982A (zh) * 2011-05-16 2012-11-21 中国科学院微电子研究所 一种增强型AlN/GaN高电子迁移率晶体管及其制作方法
CN102299169A (zh) * 2011-06-13 2011-12-28 协鑫光电科技（张家港）有限公司 便于去除蓝宝石衬底的外延结构
TWI508281B (zh) * 2011-08-01 2015-11-11 Murata Manufacturing Co Field effect transistor
US8772833B2 (en) * 2011-09-21 2014-07-08 Electronics And Telecommunications Research Institute Power semiconductor device and fabrication method thereof
JP5908692B2 (ja) * 2011-09-29 2016-04-26 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US20130105817A1 (en) 2011-10-26 2013-05-02 Triquint Semiconductor, Inc. High electron mobility transistor structure and method
US10290614B2 (en) 2011-12-19 2019-05-14 Intel Corporation Group III-N transistors for system on chip (SOC) architecture integrating power management and radio frequency circuits
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
KR101291148B1 (ko) * 2011-12-27 2013-07-31 전자부품연구원 Ｎ-극성의 질화물계 반도체 소자 및 그의 제조 방법
US8963162B2 (en) * 2011-12-28 2015-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor
CN102723358B (zh) * 2012-05-30 2015-01-07 苏州能讯高能半导体有限公司 绝缘栅场效应晶体管及其制造方法
JP6069688B2 (ja) * 2012-06-18 2017-02-01 富士通株式会社 化合物半導体装置及びその製造方法
CN102856370B (zh) * 2012-09-18 2016-04-13 苏州晶湛半导体有限公司 一种增强型开关器件
JP2014086707A (ja) * 2012-10-26 2014-05-12 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法、並びにショットキーバリアダイオードおよび電界効果トランジスタ
KR102024290B1 (ko) * 2012-11-08 2019-11-04 엘지이노텍 주식회사 전력 반도체 소자
US9425276B2 (en) * 2013-01-21 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. High electron mobility transistors
JP6161910B2 (ja) * 2013-01-30 2017-07-12 ルネサスエレクトロニクス株式会社 半導体装置
US9129889B2 (en) * 2013-03-15 2015-09-08 Semiconductor Components Industries, Llc High electron mobility semiconductor device and method therefor
WO2014154125A1 (zh) * 2013-03-25 2014-10-02 复旦大学 一种实现源漏栅非对称自对准的射频功率器件及制造方法
CN103311284B (zh) * 2013-06-06 2015-11-25 苏州晶湛半导体有限公司 半导体器件及其制作方法
DE102013211360A1 (de) * 2013-06-18 2014-12-18 Robert Bosch Gmbh Halbleiter-Leistungsschalter und Verfahren zur Herstellung eines Halbleiter-Leistungsschalters
JP6229172B2 (ja) * 2013-07-12 2017-11-15 パナソニックＩｐマネジメント株式会社 半導体装置
JP6193677B2 (ja) * 2013-08-28 2017-09-06 ルネサスエレクトロニクス株式会社 半導体装置
JP6225584B2 (ja) * 2013-09-13 2017-11-08 富士電機株式会社 半導体装置の評価方法、並びに半導体装置およびその製造方法
JP6169958B2 (ja) * 2013-12-02 2017-07-26 日本電信電話株式会社 電界効果トランジスタ
CN103632948B (zh) * 2013-12-25 2018-05-25 苏州晶湛半导体有限公司 一种半导体器件及其制造方法
JP2015173151A (ja) * 2014-03-11 2015-10-01 株式会社東芝 半導体装置
CN104241400B (zh) * 2014-09-05 2017-03-08 苏州捷芯威半导体有限公司 场效应二极管及其制备方法
CN104465795B (zh) * 2014-11-19 2017-11-03 苏州捷芯威半导体有限公司 一种肖特基二极管及其制作方法
JP6404697B2 (ja) 2014-12-10 2018-10-10 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
CN105655395B (zh) * 2015-01-27 2018-05-15 苏州捷芯威半导体有限公司 一种增强型高电子迁移率晶体管及其制作方法
JP6311668B2 (ja) * 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
WO2017036025A1 (zh) * 2015-09-01 2017-03-09 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN106549048B (zh) * 2015-09-16 2019-08-02 中国科学院苏州纳米技术与纳米仿生研究所 基于槽栅技术的iii族氮化物增强型hemt及其制备方法
FR3041150B1 (fr) * 2015-09-14 2017-09-29 Commissariat Energie Atomique Transistor a enrichissement comportant une heterojonction algan/gan et une grille en diamant dope p
JP6739918B2 (ja) * 2015-10-08 2020-08-12 ローム株式会社 窒化物半導体装置およびその製造方法
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
US10062776B2 (en) * 2016-02-05 2018-08-28 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and manufacturing method thereof
CN107768248A (zh) * 2016-08-19 2018-03-06 中国科学院苏州纳米技术与纳米仿生研究所 GaN基增强型HEMT器件的制备方法
US10026823B1 (en) * 2017-03-08 2018-07-17 Raytheon Company Schottky contact structure for semiconductor devices and method for forming such schottky contact structure
CN107170674A (zh) * 2017-06-16 2017-09-15 北京华进创威电子有限公司 一种GaN器件原位生长石墨烯掩埋电极结构及制备方法
JP6725455B2 (ja) * 2017-06-22 2020-07-22 株式会社東芝 半導体装置及びその製造方法
JP6791083B2 (ja) * 2017-09-28 2020-11-25 豊田合成株式会社 半導体装置の製造方法
TWI661554B (zh) * 2017-12-28 2019-06-01 新唐科技股份有限公司 增強型高電子遷移率電晶體元件及其形成方法
JP6767411B2 (ja) 2018-03-06 2020-10-14 株式会社東芝 半導体装置、電源回路、及び、コンピュータ
JP7448314B2 (ja) * 2019-04-19 2024-03-12 株式会社東芝 半導体装置
CN112864015B (zh) * 2021-01-27 2022-07-05 浙江集迈科微电子有限公司 GaN器件及制备方法
CN113097291B (zh) * 2021-03-31 2022-08-26 浙江集迈科微电子有限公司 GaN器件结构及其制备方法
US20230282727A1 (en) * 2022-03-03 2023-09-07 Stmicroelectronics S.R.L. Hemt device and manufacturing process thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787826B1 (en) * 2003-03-14 2004-09-07 Triquint Semiconductor, Inc. Heterostructure field effect transistor
CN101162695A (zh) * 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224737B2 (ja) * 1999-03-04 2009-02-18 ソニー株式会社 半導体素子
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
JP4663156B2 (ja) * 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US7501669B2 (en) * 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US20050133816A1 (en) * 2003-12-19 2005-06-23 Zhaoyang Fan III-nitride quantum-well field effect transistors
US7612390B2 (en) * 2004-02-05 2009-11-03 Cree, Inc. Heterojunction transistors including energy barriers
US7859014B2 (en) * 2004-06-24 2010-12-28 Nec Corporation Semiconductor device
US7229903B2 (en) * 2004-08-25 2007-06-12 Freescale Semiconductor, Inc. Recessed semiconductor device
JP2006114655A (ja) * 2004-10-14 2006-04-27 Hitachi Cable Ltd 半導体エピタキシャルウェハ及び電界効果トランジスタ
JP4514584B2 (ja) * 2004-11-16 2010-07-28 富士通株式会社 化合物半導体装置及びその製造方法
US8575651B2 (en) * 2005-04-11 2013-11-05 Cree, Inc. Devices having thick semi-insulating epitaxial gallium nitride layer
EP1932181A4 (en) * 2005-09-16 2009-06-17 Univ California ENRICHMENT FIELD EFFECT TRANSISTOR, GALLIUM NITRIDE / ALUMINUM NITRIDE AND N-POLARITY GALLIUM
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
US8853666B2 (en) * 2005-12-28 2014-10-07 Renesas Electronics Corporation Field effect transistor, and multilayered epitaxial film for use in preparation of field effect transistor
JP5334149B2 (ja) * 2006-06-02 2013-11-06 独立行政法人産業技術総合研究所 窒化物半導体電界効果トランジスタ
JP2008016762A (ja) 2006-07-10 2008-01-24 Oki Electric Ind Co Ltd ＧａＮ−ＨＥＭＴの製造方法
JP4296195B2 (ja) * 2006-11-15 2009-07-15 シャープ株式会社 電界効果トランジスタ
JP2008124353A (ja) * 2006-11-15 2008-05-29 Toshiba Corp 半導体装置の製造方法
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
US7915643B2 (en) * 2007-09-17 2011-03-29 Transphorm Inc. Enhancement mode gallium nitride power devices
WO2009076076A2 (en) * 2007-12-10 2009-06-18 Transphorm Inc. Insulated gate e-mode transistors
US8519438B2 (en) * 2008-04-23 2013-08-27 Transphorm Inc. Enhancement mode III-N HEMTs

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6787826B1 (en) * 2003-03-14 2004-09-07 Triquint Semiconductor, Inc. Heterostructure field effect transistor
CN101162695A (zh) * 2006-10-09 2008-04-16 西安能讯微电子有限公司 氮化镓hemt器件表面钝化及提高器件击穿电压的工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2008-16762A 2008.01.24

Also Published As

Publication number Publication date
US8304811B2 (en) 2012-11-06
JP5652880B2 (ja) 2015-01-14
EP2296173A4 (en) 2012-12-19
CN101604704A (zh) 2009-12-16
EP2296173A1 (en) 2011-03-16
US20110089468A1 (en) 2011-04-21
EP2296173B1 (en) 2019-08-14
JP2011523218A (ja) 2011-08-04
WO2009149626A1 (zh) 2009-12-17

Similar Documents

Publication Publication Date Title
CN101604704B (zh) Hemt器件及其制造方法
CN101312207B (zh) 增强型hemt器件及其制造方法
JP6999197B2 (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
US7592211B2 (en) Methods of fabricating transistors including supported gate electrodes
Choi et al. High-Voltage and Low-Leakage-Current Gate Recessed Normally-Off GaN MIS-HEMTs With Dual Gate Insulator Employing PEALD-${\rm SiN} _ {x} $/RF-Sputtered-${\rm HfO} _ {2} $
Higashiwaki et al. AlGaN/GaN heterostructure field-effect transistors on 4H-SiC substrates with current-gain cutoff frequency of 190 GHz
US11075271B2 (en) Stepped field plates with proximity to conduction channel and related fabrication methods
TWI553859B (zh) 具有閘極源場極板之寬能帶隙電晶體
US10283632B2 (en) Nitride semiconductor device and manufacturing method thereof
Wei et al. Enhancement-mode GaN double-channel MOS-HEMT with low on-resistance and robust gate recess
EP1999794A1 (en) High efficiency and/or high power density wide bandgap transistors
WO2010118100A1 (en) Compensated gate misfet and method for fabricating the same
Azize et al. High-electron-mobility transistors based on InAlN/GaN nanoribbons
Corrion et al. High-Speed AlN/GaN MOS-HFETs With Scaled ALD $\hbox {Al} _ {2}\hbox {O} _ {3} $ Gate Insulators
WO2013155930A1 (zh) 一种增强型器件及其制造方法
US9076763B2 (en) High breakdown voltage III-nitride device
US10998435B2 (en) Enhancement-mode device and method for manufacturing the same
US20200119162A1 (en) High Electron Mobility Transistor with Dual Thickness Barrier Layer
CN101320750A (zh) Hemt器件及其制造方法
TWI670851B (zh) 半導體功率元件
CN111584628B (zh) 增强型GaN HEMT器件及其制备方法
Huang et al. An ultrathin-barrier AlGaN/GaN heterostructure: a recess-free technology for the fabrication and integration of GaN-based power devices and power-driven circuits
CN109742144B (zh) 一种槽栅增强型mishemt器件及其制作方法
CN210897283U (zh) 一种半导体器件
CN102315261B (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: XI AN DYNAX SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: ZHANG NAIQIAN

Effective date: 20110727

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20110727

Address after: 710075 innovation building, No. 25, Gaoxin Road, Xi'an hi tech Zone, Shaanxi, N701

Applicant after: Xi'an Nengxun Micro-Electronics Co., Ltd.

Address before: 710075 innovation building, No. 25, Gaoxin Road, Xi'an hi tech Zone, Shaanxi, N701

Applicant before: Zhang Naiqian

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SUZHOU DYNAX SEMICONDUCTOR INC.

Free format text: FORMER OWNER: XI AN DYNAX SEMICONDUCTOR CO., LTD.

Effective date: 20130325

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 710075 XI AN, SHAANXI PROVINCE TO: 215300 SUZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20130325

Address after: 215300 No. 18 Feng Feng Road, Yushan Town, Jiangsu, Kunshan

Patentee after: Suzhou Dynax High-Energy Semiconductor Co., Ltd.

Address before: 710075 innovation building, No. 25, Gaoxin Road, Xi'an hi tech Zone, Shaanxi, N701

Patentee before: Xi'an Nengxun Micro-Electronics Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SUZHOU JIEXINWEI SEMICONDUCTOR CO., LTD.

Free format text: FORMER OWNER: SUZHOU DYNAX SEMICONDUCTOR INC.

Effective date: 20140917

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 215300 SUZHOU, JIANGSU PROVINCE TO: 215123 SUZHOU, JIANGSU PROVINCE

TR01 Transfer of patent right

Effective date of registration: 20140917

Address after: 20 517B room, 99 northwest zone, Jinji Lake Road, Suzhou Industrial Park, Jiangsu, 215123

Patentee after: Suzhou Jiexinwei Semiconductor Technology Co., Ltd.

Address before: 215300 No. 18 Feng Feng Road, Yushan Town, Jiangsu, Kunshan

Patentee before: Suzhou Dynax High-Energy Semiconductor Co., Ltd.