KR20110122525A - Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법 - Google Patents

Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법 Download PDF

Info

Publication number
KR20110122525A
KR20110122525A KR1020100042083A KR20100042083A KR20110122525A KR 20110122525 A KR20110122525 A KR 20110122525A KR 1020100042083 A KR1020100042083 A KR 1020100042083A KR 20100042083 A KR20100042083 A KR 20100042083A KR 20110122525 A KR20110122525 A KR 20110122525A
Authority
KR
South Korea
Prior art keywords
layer
channel
forming
channel supply
gate
Prior art date
Application number
KR1020100042083A
Other languages
English (en)
Inventor
황인준
신재광
오재준
김종섭
최혁순
홍기하
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020100042083A priority Critical patent/KR20110122525A/ko
Priority to US13/096,573 priority patent/US9443968B2/en
Priority to CN201110113377.4A priority patent/CN102237401B/zh
Publication of KR20110122525A publication Critical patent/KR20110122525A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Abstract

LDD를 갖는 고 전자 이동도 트랜지스터(HEMT) 및 그 제조방법에 관해 개시되어 있다. 개시된 HEMT는 소스 전극, 게이트 전극 및 드레인 전극을 포함하고, 적어도 2DEG 채널을 형성시키는 채널 공급층, 상기 채널 공급층에 의해 적어도 2DEG 채널이 형성되는 채널 형성층을 포함하며, 상기 채널 공급층은 분극률이 서로 다른 복수의 반도체층을 포함하고, 상기 채널 공급층의 일부 영역은 리세스(recess)되어 있고, 상기 복수의 반도체층에서 최상층 아래의 반도체 중 하나는 채널 공급층이면서 식각 버퍼층이다.

Description

ＬＤＤ 영역을 갖는 고 전자 이동도 트랜지스터(ＨＥＭＴ) 및 그 제조방법{High Electron Mobility Transistor having Lightly Doped Drain region and method of manufacturing the same}
본 발명의 일 실시예는 파워 소자(power device)에 관한 것으로써, 보다 자세하게는 LDD 영역을 갖는 고 전자 이동도 트랜지스터(High Electron Mobility Transistor)(HEMT) 및 그 제조방법에 관한 것이다.
HEMT는 밴드갭(band gap)이 다른 반도체들을 포함한다. HEMT에서 밴드갭이 다른 반도체들은 접합되어 있다. HEMT에서 밴드갭이 큰 반도체는 도너역할을 한다. 이러한 밴드갭이 큰 반도체에 의해 밴드갭이 작은 반도체에 2DEG(2-dimensional electron gas)가 형성된다. HEMT에서 2DEG는 채널로 이용될 수 있다.
HEMT는 전자 캐리어의 이동도를 높이는데 사용될 수 있을 뿐만 아니라 전력소자의 하나로써 고내압 트랜지스터로도 사용될 수도 있다. HEMT는 넓은 밴드 갭(wide band gap)을 갖는 반도체, 예컨대 화합물 반도체를 포함한다. 따라서 HEMT는 큰 절연파괴 전압(breakdown voltage)을 가질 수 있다.
2DEG는 밴드갭이 큰 물질에 n-doping 하는 방법이나 분극을 갖는 물질을 사용하는 방법으로 형성할 수 있다.
HEMT는 오프 동작시 게이트와 드레인 사이의 2DEG가 제거되면서 공간전하가 남게 되는데, 이러한 공간전하에 의해 전기장이 게이트에 집중된다. 전기장의 게이트 집중에 의해 HEMT의 절연 파괴전압이 낮아질 수 있다.
HEMT의 절연 파괴전압을 높이기 위한 방법으로는 채널 공급층의 분극률을 줄이는 방법이나 채널 공급층에 억셉터(acceptor)를 공급해서 2DEG 채널의 전자농도를 줄이는 방법이 있다. 그러나 이러한 방법으로는 2DEG 농도의 제어가 어려울 수 있다. 채널 공급층은 2DEG를 형성시키는 층을 말한다. 곧, 2DEG는 채널 공급층에 의해 형성된다.
또한, 2DEG 채널에서 전자 농도는 채널 공급층의 분극률과 두께 변화에 매우 민감하다. 특히, 채널 공급층의 두께가 얇아질 때, 채널 공급층의 두께 변화에 따른 2DEG 채널에서 전자농도 편차는 더욱 커질 수 있다. 따라서 2DEG 채널에 채널의 다른 영역에 비해 상대적으로 전자농도가 낮은 LDD 영역을 신뢰성 있게 형성하기가 쉽지 않다.
본 발명의 일 실시예는 신뢰성 있는 LDD 영역을 갖는 HEMT를 제공한다.
본 발명의 다른 실시예는 이러한 HEMT의 제조방법을 제공한다.
본 발명의 일 실시예에 의한 HEMT는 소스 전극, 게이트 전극 및 드레인 전극을 포함하고, 적어도 2DEG 채널을 형성하는 채널 공급층 및 적어도 상기 2DEG 채널이 형성되는 채널 형성층을 포함하고, 상기 채널 공급층은 분극률이 서로 다른 복수의 반도체층을 포함하고, 상기 채널 공급층의 일부 영역은 리세스(recess) 영역이고, 상기 복수의 반도체층에서 최상층 아래의 반도체층 중 하나는 채널 공급층이면서 식각 버퍼층이다.
이러한 HEMT에서, 상기 채널 공급층은 순차적으로 적층된 버퍼층 및 상부층을 포함하고, 상기 상부층의 분극률이 상기 버퍼층보다 클 수 있다.
상기 버퍼층 아래에 배리어층이 더 구비되고, 상기 배리어층의 분극률이 상기 버퍼층보다 클 수 있다.
상기 리세스는 상기 상부층의 일부 영역이 완전히 제거된 부분이거나
상기 상부층의 일부 영역이 완전히 제거된 부분과 상기 버퍼층의 일부가 제거된 부분일 수 있다.
상기 리세스는 상기 상부층의 일부 영역이 완전히 제거된 부분이거나
상기 상부층의 일부 영역이 완전히 제거된 부분과 상기 버퍼층의 일부가 제거된 부분일 수 있다.
상기 게이트는 상기 채널 공급층의 상기 리세스된 영역 상에 또는 상기 리세스된 영역 둘레에 구비될 수 있다.
상기 채널 공급층의 상기 리세스가 존재하는 부분은 산화영역을 포함할 수 있다.
상기 산화영역은 상기 리세스 영역 전체로 확장될 수 있다.
상기 소스, 상기 드레인 및 상기 게이트 사이의 상기 채널 공급층 상에 채널증가층이 더 구비될 수 있다.
상기 게이트와 상기 채널 공급층 사이에 절연층이 더 구비될 수 있다.
상기 채널 증가층 상에 절연층이 더 구비될 수 있다.
상기 게이트와 상기 채널 공급층 사이에 p형 유전층이 더 구비될 수 있다.
본 발명의 일 실시예에 의한 HEMT의 제조방법은 기판 상에 적어도 2DEG 채널이 형성되는 채널 형성층을 형성하는 단계, 상기 채널 형성층 상에 적어도 상기 2DEG 채널을 형성하는 채널 공급층을 형성하는 단계, 상기 채널 공급층에 리세스를 형성하는 단계 및 상기 리세스 형성 전후에 소스, 드레인 및 게이트를 형성하는 단계를 포함하고, 상기 채널 공급층은 분극률이 서로 다른 복수의 반도체층으로 형성하고, 상기 복수의 반도체층에서 최상층 아래의 반도체층 중 하나는 채널 공급층이면서 식각 버퍼층일 수 있다.
이러한 제조 방법에서, 기판 상에 적어도 2DEG 채널이 형성되어질 채널 형성층을 형성하는 단계, 상기 채널 형성층에 적어도 상기 2DEG 채널을 형성하는 채널 공급층을 상기 채널 형성층 상에 형성하는 단계, 상기 채널 공급층에 리세스를 형성하는 단계 및 상기 리세스 형성 전후에 소스, 드레인 및 게이트를 형성하는 단계를 포함하고, 상기 채널 공급층은 분극률이 서로 다른 복수의 반도체층으로 형성하고, 상기 복수의 반도체층에서 최상층 아래의 반도체층 중 하나는 채널 공급층이면서 식각 버퍼층일 수 있다.
상기 채널 공급층을 형성하는 단계는,
상기 채널 형성층 상에 버퍼층을 형성하는 단계, 상기 버퍼층 상에 상기 버퍼층보다 분극률이 큰 상부층을 형성하는 단계를 포함할 수 있다.
상기 버퍼층 아래에 상기 버퍼층보다 분극률이 큰 배리어층을 더 형성할 수 있다.
상기 리세스를 형성하는 단계는,
상기 상부층의 일부를 완전히 제거하는 단계 또는 상기 상부층의 일부를 완전히 제거한 다음, 상기 버퍼층의 일부를 제거하는 단계를 포함할 수 있다.
상기 게이트는 상기 채널 공급층의 상기 리세스 영역 상에 또는 상기 리세스 영역 둘레에 형성할 수 있다.
상기 채널 공급층의 상기 리세스가 존재하는 부분의 일부를 산화시켜서 2DEG채널을 완전히 없앨 수 있다.
상기 소스, 상기 드레인 및 상기 게이트 사이의 상기 채널 공급층 상에 채널증가층을 더 형성할 수 있다.
상기 게이트와 상기 채널 공급층 사이에 절연층을 더 형성할 수 있다.
상기 채널 증가층 상에 절연층을 더 형성할 수 있다.
상기 게이트와 상기 채널 공급층 사이에 p형 유전층을 더 형성할 수 있다.
상기 채널 증가층은 C, Si, Ge, CN, SiN, GeN 및 n형 유전체 중 어느 하나로 형성될 수 있다. 이때, 상기 채널 증가층은 C, Si, Ge의 화합물과 그 화합물의 질화물로 형성될 수도 있다.
본 발명의 일 실시예에 의한 HEMT에서 채널 공급층 중 하나는 식각 버퍼층이거나 채널 공급층이면서 식각 버퍼층일 수 있다. 어느 경우에서나 두께 변화에 따른 분극률 변화가 낮다. HEMT를 형성하는 과정에서 2DEG 채널에 LDD 영역을 형성하기 위한 식각의 저지층으로 상기 식각 버퍼층을 활용함으로써, LDD 형성과정에서 채널 공급층의 식각 두께에 따라 2DEG 채널의 전자농도가 급격히 변화하는 것을 방지할 수 있다. 이에 따라 LDD 영역의 신뢰성과 함께 HEMT의 재현성(reproductivity)에 대한 신뢰성도 확보할 수 있다. 또한, 식각 버퍼 겸용층으로 인해 LDD 형성을 위한 식각 공정의 마진을 크게 할 수 있다.
도 1 내지 도 8은 본 발명의 실시예들에 의한 HEMT의 단면도들이다.
도 9 내지 도 11은 본 발명의 실시예에 의한 HEMT의 제조방법을 단계별로 나타낸 단면도들이다.
이하, 본 발명의 일 실시예에 의한 LDD 영역을 갖는 고 전자 이동도 트랜지스터(HEMT) 및 그 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 과장되게 도시된 것이다.
먼저 본 발명의 여러 실시예에 의한 HEMT를 설명한다.
도 1을 참조하면, 기판(10) 상에 버퍼층(12)이 존재한다. 기판(10)은, 예를 들면 사파이어 기판일 수 있다. 버퍼층(12)은 예를 들면 AlN 또는 AlGaN의 적층일 수 있다. 버퍼층(12) 상에 제1 및 제2 물질층(30, 32)이 순차적으로 적층되어 있다. 제1 및 제2 물질층(30, 32)은 분극율이 다르고 밴드 갭이 다른 반도체층일 수 있다. 제1 물질층(30)의 분극률과 밴드 갭은 제2 물질층(32)보다 작을 수 있다. 제1 물질층(30)은 반도체층으로써, 예를 들면 GaN층이나 InGaN층일 수 있고, AlGaN층/GaN층일 수도 있다. 제1 물질층(30)은 2DEG 채널(35)을 포함한다. 2DEG 채널(35)은 LDD 영역(A1)을 포함한다. LDD 영역(A1)은 2DEG 채널(35)의 다른 영역보다 전자 농도가 상대적으로 낮은 영역이다.
제1 물질층(30) 상에 제2 및 제3 물질층(32, 34)이 순차적으로 적층되어 있다. 제2 및 제3 물질층(32, 34)은 제1 물질층(30)에 2DEG 채널(35)을 형성시키는 층, 혹은 제1 물질층(30)에 2DEG 채널(35)이 형성되게 하는 층으로써 채널 공급층일 수 있다. 제3 물질층(34)은 상부층이라할 수 있다. 제2 물질층(32)은 하기한 바와 같이 식각 버퍼층 혹은 버퍼층이라 할 수 있다. 이하, 제2 및 제3 물질층(32, 34)을 제1 채널 공급층이라 한다.
상기 제1 채널 공급층은 제1 물질층(30)보다 분극률이 큰 반도체층이다. 상기 제1 채널 공급층과 제1 물질층(30) 사이의 분극률 차이에 따라 상기 제1 채널 공급층에 분극이 나타나고, 상기 분극에 의해 상기 제1 채널 공급층과 접촉하는, 곧, 제2 물질층(32)과 접촉하는 제1 물질층(30)의 계면에 2DEG가 생성된다. 이렇게 해서, 제1 물질층(30)에 2DEG 채널(35)이 형성된다. 이와 같이, 2DEG 채널(35)은 상기 제1 채널 공급층에 의해 제1 물질층(30)에 형성되어지므로(또는 구비되므로), 제1 물질층(30)은 채널 형성층일 수 있다.
제2 물질층(32)과 제3 물질층(34)은 분극률이 다를 수 있다. 예를 들면, 제3물질층(34)의 분극률이 제2 물질층(32)의 분극률보다 클 수 있다. 제2 물질층(32)의 두께 변화에 따른 제2 물질층(32)의 분극률 변화는 크지 않을 수 있다. 따라서 제2 물질층(32)의 두께 변화, 예컨대 두께 감소에 따른 2DEG의 전자 농도 변화, 예컨대 전자 농도의 감소는 크지 않을 수 있다. 이에 따라 도 1에 도시한 HEMT를 제조하는 과정에서 LDD 영역(A1)을 형성하기 위한 식각 과정에서 식각 저지층으로 제2 물질층(32)을 사용하면, 허용된 편차 내에서 전자 농도가 균일한 LDD 영역(A1)을 구비할 수 있다. 곧, 신뢰성 있는 LDD 영역(A1)을 형성할 수 있다.
이러한 점에서 제2 물질층(32)은 LDD 영역(A1)에 2DEG 채널을 공급하는 층이기도 하지만, 상기 식각과정에서 완충역할을 하는 식각 버퍼층일 수도 있다.
제2 및 제3 물질층(32, 34)은 동일 물질 또는 다른 물질일 수도 있다. 예를 들면, 제2 및 제3 물질층(32, 34)은 AlGaN층, AlN층 또는 AlInN층일 수 있다. 제2 및 제3 물질층(32, 34)은 동일 물질이라도 조성이나 성분은 다를 수 있다. 예를 들면, 제2 및 제3 물질층(32, 34)이 모두 AlGaN층일 수 있으나, 제2 물질층(32)보다 상대적으로 분극률이 큰 제3 물질층(34)에서 알루미늄(Al) 비율이 더 높을 수 있다. 제2 물질층(32)의 두께는, 예를 들면 1~100nm 또는 그 이상일 수 있다. 제3 물질층(34)은 제2 물질층(32)의 일부 영역 상에만 존재한다. LDD 영역(A1)에 대응되는 제2 물질층(32) 상에는 제3 물질층(34)이 존재하지 않는다. 따라서 LDD 영역(A1)의 2DEG는 제2 물질층(32)에 의해 생성된다. 제3 물질층(34)의 두께는, 예를 들면 1~100nm 또는 그 이상 일 수 있다. 제2 물질층(32)에서 LDD 영역(A1)에 대응되는 영역의 상부면은 점선으로 도시한 바와 같이 소정 두께가 제거될 수 있다. 제3 물질층(34) 상에 소스 및 드레인(34S, 34D)이 존재한다. 소스(34S)와 드레인(34D)은 LDD 영역(A1)을 중심으로 마주하게 배치된다. 제3 물질층(34) 사이의 제2 물질층(32) 상에, LDD 영역(A1)에 대응하는 제2 물질층(32) 상에 게이트(36)가 존재한다. 게이트(36)와 소스 및 드레인(34S, 34D)은 다른 물질일 수 있다.
도 2는 본 발명의 다른 실시예에 의한 HEMT를 보여준다. 도 2 이하에서는 편의 상, 기판(10)과 버퍼층(12)을 도시하지 않고, 도 1에서 설명한 부재에 대해서는 도 1에서 사용한 참조번호를 그대로 사용하며, 그 부재에 대한 설명은 생략한다.
도 2를 참조하면, 제2 물질층(32) 상에 중간 물질층(38)이 존재한다. 중간 물질층(38), 제2 물질층(32) 및 제3 물질층(34)은 제2 채널 공급층일 수 있다. 중간 물질층(38)의 두께는, 예를 들면 1~100nm 일 수 있다. 도 2에서 버퍼층 또는 식각 버퍼층은 중간 물질층(38)일 수 있다. 또한, 도 2에서 제2 물질층(32)은 식각 버퍼층이 아니라 배리어(barrier)층일 수 있고, LDD 영역(A1)에 2DEG를 생성하는 역할을 할 수 있다. 중간 물질층(38)이 식각 버퍼층 역할을 하지만, 중간 물질층(38)이 분극률을 갖는 반도체일 경우, 중간 물질층(38)은 제2 물질층(32)과 함께 LDD 영역(A1)에 2DEG를 생성하는데 일조할 수도 있다. 중간 물질층(38)은 분극률을 갖는 반도체층일 수도 있고, 분극률이 없는 단순한 식각 버퍼층일 수도 있다. 중간 물질층(38)이 분극률을 갖는 반도체층일 때, 중간 물질층(38)은 제2 및/또는 제3 물질층(32, 34)과 동일 물질층일 수 있으나, 조성이나 성분의 비율은 다를 수 있다. 이에 따라 중간 물질층(38)의 분극률은 제2 및 제3 물질층(32, 34)보다 작을 수 있다. 도 2의 경우, 배리어층인 제2 물질층(32)의 분극률이 상부층인 제3 물질층(34)보다 클 수도 있다. 중간 물질층(38) 위쪽으로 제3 물질층(34), 소스(34S), 드레인(34D) 및 게이트(36)가 존재하는데, 상호 위치관계는 도 1에서 제2 물질층(32) 위에서와 같다.
도 3은 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.
도 3을 참조하면, 제2 및 제3 물질층(32, 34)과 게이트(36), 소스(34S) 및 드레인(34D)의 위치 관계는 도 1과 동일할 수 있다. 다만, 제2 물질층(32)은 게이트(36) 아래에 산화영역(32A)을 포함하고 있다. 산화영역(32A)은 LDD 영역(A1)에 대응하는 제2 물질층(32) 전체로 확장될 수 있다. 산화영역(32A)은 산소를 포함하는 영역이다. 산화영역(32A)은 제2 물질층(32)의 해당 부분이 산화된 영역일 수 있고, 상기 해당 부분이 억셉터(acceptor)로써 산소이온을 포함하여 형성된 영역일 수도 있다. 산화영역(32A)의 분극률은 제2 물질층(32)의 다른 영역에 비해 분극률이 작다. 따라서 산화영역(32A)과 제1 물질층(30) 사이의 분극률 차는 산화영역(32A) 주변의 제2 물질층(32)과 제1 물질층(30) 사이의 분극률 차보다 작다. 이에 따라 게이트 전극(36) 아래의 제1 물질층(30)의 2DEG 채널(35)의 전자 농도는 감소될 수 있다. 산화영역(32A)이 억셉터로써 산소이온을 포함하는 경우, 2DEG 채널(35)의 전자는 산소이온에 의해 직접 억셉트될 수 있는 바, 게이트(36) 아래의 제1 물질층(30)의 2DEG 채널의 전자농도는 감소될 수 있다.
도 4는 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.
도 4를 참조하면, HEMT의 기본 구성은 도 2와 동일할 수 있다. 다만, 도 4의 HEMT는 중간 물질층(38)의 LDD 영역(A1)에 대응하는 부분은 산화영역(30A)을 포함한다. 산화영역(30A)은 도 3의 산화영역(32A)과 동일할 수 있다. 산화영역(30A)은 아래로 확장되어 제1 물질층(32)의 일부 영역까지 포함한다.산화영역(30A)은 LDD 영역(A1) 상의 중간 물질층(38)과 제1 물질층(32)의 다른 부분까지 확장될 수도 있다.
한편, 도 3 및 도 4에서 산화영역(32A, 30A)을 구비하는 대신에 산화영역이 존재하는 위치에 p형 불순물을 도핑하거나 게이트(36)와 그 바로 아래의 물질층 사이에 p형 유전층(미도시)을 구비하여 산화영역을 구비할 때와 동일한 효과를 얻을 수도 있다.
도 5은 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.
도 5을 참조하면, HEMT의 기본 구성은 도 1과 같을 수 있다. 다만, 도 5의 HEMT에서 제2 및 제3 물질층(32, 34)의 노출된 상부면은 채널 증가층(40)으로 덮여있다.
도 6은 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.
도 6을 참조하면, HEMT의 기본 구성은 도 2와 동일 할 수 있다. 다만, 도 6의 HEMT에서 중간 물질층(38)과 제3 물질층(34)의 노출된 상부면은 채널 증가층(40)으로 덮여있다.
도 7은 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.
도 7을 참조하면, 게이트(36)의 위치를 제외하고, HEMT의 기본 구성은 도 6과 동일할 수 있다. 도 7의 HEMT에서 게이트(36)는 LDD 영역(35)에 인접한 제3 물질층(34) 상에 구비되어 있다. 게이트(36)는 소스(34S)와 인접하고, 드레인(34D)과 LDD 영역(35)을 사이에 두고 마주한다. 도 7에서와 같은 게이트(36) 위치의 변경은 도 1 내지 도 5의 HEMT에도 적용될 수 있다.
도 8은 본 발명의 또 다른 실시예에 의한 HEMT를 보여준다.
도 8을 참조하면, HEMT의 기본 구성은 도 1과 동일할 수 있다. 다만, 도 8의 HEMT에서 게이트(36)와 제2 물질층(32) 사이에 절연층(50)이 더 구비되어 있다. 절연층(50)은 소스(34S)와 드레인(34D)까지 확장될 수 있다. 절연층(50)은 HEMT의 온 전류(on current)를 증가시키는 역할을 할 수 있다. 절연층(50)은, 예를 들면 Al2O3층, SiO2층 또는 SiN층일 수 있다. 절연층(50)의 두께는, 예를 들면 1nm-50nm일 수 있다. 게이트(36)와 그 아래의 물질층 사이에 절연층(50)이 더 구비되는 경우는 도 2 내지 도 7의 HEMT에도 적용될 수 있다.
다음, 도 9 내지 도 11은 본 발명의 실시예에 의한 HEMT의 제조방법을 보여준다.
도 9를 참조하면, 기판(10) 상에 버퍼층(12)을 형성한다. 버퍼층(12) 상에 제1 물질층(30)을 형성한다. 제1 물질층(30) 상에 채널 공급층(70)을 형성한다. 채널 공급층(70)은 복층일 수 있고, 도 1 내지 도 8에서 시사된 물질층들을 포함할 수 있다. 예를 들면, 채널 공급층(70)은 도 1 및 도 2에서 설명한 제1 및 제2 채널 공급층일 수 있고, 도 5의 제3 물질층(34)과 채널 증가층(40)을 포함하는 것일 수도 있다.
도 10을 참조하면, 채널 공급층(70)을 형성한 후, 채널 공급층(70)의 LDD 영역(35)에 대응되는 부분을 일부 두께 제거한다. 이렇게 해서, 제1 물질층(30)에 LDD 영역(A1)이 형성된다. 이때, 채널 공급층(70)의 제거되는 부분은 제3 물질층(34)의 LDD 영역(35)에 대응되는 부분의 전체 두께, 제3 물질층(34)의 상기 전체 두께와 제2 물질층(32)의 일부 두께, 제3 물질층(34)의 상기 전체 두께와 중간 물질층(38)의 일부 두께 또는 제3 물질층(34)의 LDD 영역(35)에 대응되는 부분의 일부 두께일 수 있다.
도 11을 참조하면, 채널 공급층(70) 상에 소스(34S), 드레인(34D) 및 게이트(36)을 형성한다. 소스 및 드레인(34S, 34D)을 먼저 형성한 후, 게이트(36)를 형성할 수도 있다. 게이트(36)는 채널 공급층(70)의 일부가 제거된 부분 상에 형성할 수도 있고, 점선으로 도시한 바와 같이 LDD 영역(A1) 둘레의 채널 공급층(70)의 상부면 상에 형성할 수도 있다. 이 경우, 열처리 필요여부에 따라 소스(34S), 드레인(34D) 및 게이트(36)는 LDD 영역(A1) 형성 전이나 후에 형성될 수 있다. 게이트(36)와 채널 공급층(70) 사이에 도 8에 도시한 바와 같은 절연층(50)이 더 형성될 수도 있다. 또한, 게이트(36)와 소스(34S) 및 드레인(34D) 사이의 채널 공급층(70) 상에 채널 증가층(도 5 내지 도 7의 50)이 형성될 수도 있다. 또한, 게이트(36) 형성 전에 게이트(36) 아래의 채널 공급층(70)에 도 3 및 도 4에 도시한 유형의 산화영역을 형성할 수도 있다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 때문에 본 발명의 범위는 설명된 실시 예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
10:기판 12:버퍼층
30, 32:제1 및 제2 물질층 30A, 32A:산화영역
34S:소스전극 34D:드레인 전극
35:2DEG 채널 36:게이트 전극
38:중간 물질층 50:절연층
40, 70:채널 증가층 A1:LDD 영역

Claims (23)

  1. 소스;
    드레인;
    게이트;
    적어도 2DEG 채널을 형성시키는 채널 공급층; 및
    적어도 상기 2DEG 채널이 형성되는 채널 형성층을 포함하고,
    상기 채널 공급층은 분극률이 서로 다른 복수의 반도체층을 포함하고,
    상기 채널 공급층의 일부 영역은 리세스(recess)되어 있고,
    상기 복수의 반도체층에서 최상층 아래의 반도체층 중 하나는 채널 공급층이면서 식각 버퍼층인 HEMT.
  2. 제 1 항에 있어서,
    상기 채널 공급층은 순차적으로 적층된 버퍼층 및 상부층을 포함하고,
    상기 상부층의 분극률이 상기 버퍼층보다 큰 HEMT.
  3. 제 2 항에 있어서,
    상기 버퍼층 아래에 배리어층이 더 구비되고, 상기 배리어층의 분극률이 상기 버퍼층보다 큰 HEMT.
  4. 제 2 항에 있어서,
    상기 리세스는 상기 상부층의 일부 영역이 완전히 제거된 부분이거나
    상기 상부층의 일부 영역이 완전히 제거된 부분과 상기 버퍼층의 일부가 제거된 부분인 HEMT.
  5. 제 3 항에 있어서,
    상기 리세스는 상기 상부층의 일부 영역이 완전히 제거된 부분이거나
    상기 상부층의 일부 영역이 완전히 제거된 부분과 상기 버퍼층의 일부가 제거된 부분인 HEMT.
  6. 제 1 항에 있어서,
    상기 게이트는 상기 채널 공급층의 상기 리세스된 영역 상에 또는 상기 리세스된 영역 둘레에 구비된 HEMT.
  7. 제 6 항에 있어서,
    상기 채널 공급층의 상기 리세스가 존재하는 부분은 산화영역을 포함하는 HEMT.
  8. 제 7 항에 있어서,
    상기 산화영역은 상기 리세스 영역 전체로 확장된 HEMT.
  9. 제 6 항에 있어서,
    상기 소스, 상기 드레인 및 상기 게이트 사이의 상기 채널 공급층 상에 채널증가층이 더 구비된 HEMT.
  10. 제 6 항 또는 제 7 항에 있어서,
    상기 게이트와 상기 채널 공급층 사이에 절연층이 더 구비된 HEMT.
  11. 제 9 항에 있어서,
    상기 채널 증가층 상에 절연층이 더 구비된 HEMT.
  12. 제 6 항에 있어서,
    상기 게이트와 상기 채널 공급층 사이에 p형 유전층이 더 구비된 HEMT.
  13. 기판 상에 적어도 2DEG 채널이 형성되어질 채널 형성층을 형성하는 단계;
    상기 채널 형성층에 적어도 상기 2DEG 채널을 형성시키는 채널 공급층을 상기 채널 형성층 상에 형성하는 단계;
    상기 채널 공급층에 리세스를 형성하는 단계; 및
    상기 리세스 형성 전후에 소스, 드레인 및 게이트를 형성하는 단계를 포함하고,
    상기 채널 공급층은,
    분극률이 서로 다른 복수의 반도체층으로 형성하고,
    상기 복수의 반도체층에서 최상층 아래의 반도체층 중 하나는 채널 공급층이면서 식각 버퍼층인 HEMT의 제조방법.
  14. 제 13 항에 있어서,
    상기 채널 공급층을 형성하는 단계는,
    상기 채널 형성층 상에 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 상기 버퍼층보다 분극률이 큰 상부층을 형성하는 단계를 포함하는 HEMT의 제조방법.
  15. 제 14 항에 있어서,
    상기 버퍼층 아래에 상기 버퍼층보다 분극률이 큰 배리어층을 더 형성하는 HEMT의 제조방법.
  16. 제 14 항에 있어서,
    상기 리세스를 형성하는 단계는,
    상기 상부층의 일부를 완전히 제거하는 단계; 또는
    상기 상부층의 일부를 완전히 제거한 다음, 상기 버퍼층의 일부를 제거하는 단계를 포함하는 HEMT의 제조방법.
  17. 제 15 항에 있어서,
    상기 리세스를 형성하는 단계는,
    상기 상부층의 일부를 완전히 제거하는 단계; 또는
    상기 상부층의 일부를 완전히 제거한 다음, 상기 버퍼층의 일부를 제거하는 단계를 포함하는 HEMT의 제조방법.
  18. 제 13 항에 있어서,
    상기 게이트는 상기 채널 공급층의 상기 리세스 영역 상에 또는 상기 리세스 영역 둘레에 형성하는 HEMT의 제조방법.
  19. 제 18 항에 있어서,
    상기 채널 공급층의 상기 리세스가 존재하는 부분의 일부를 산화시키는 HEMT의 제조방법.
  20. 제 18 항에 있어서,
    상기 소스, 상기 드레인 및 상기 게이트 사이의 상기 채널 공급층 상에 채널증가층을 더 형성하는 HEMT의 제조방법.
  21. 제 18 항 또는 제 19 항에 있어서,
    상기 게이트와 상기 채널 공급층 사이에 절연층을 더 형성하는 HEMT의 제조방법.
  22. 제 20 항에 있어서,
    상기 채널 증가층 상에 절연층을 더 형성하는 HEMT의 제조방법.
  23. 제 18 항에 있어서,
    상기 게이트와 상기 채널 공급층 사이에 p형 유전층을 더 형성하는 HEMT의 제조방법.
KR1020100042083A 2010-05-04 2010-05-04 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법 KR20110122525A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100042083A KR20110122525A (ko) 2010-05-04 2010-05-04 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
US13/096,573 US9443968B2 (en) 2010-05-04 2011-04-28 High electron mobility transistors including lightly doped drain regions and methods of manufacturing the same
CN201110113377.4A CN102237401B (zh) 2010-05-04 2011-05-04 具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100042083A KR20110122525A (ko) 2010-05-04 2010-05-04 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160173794A Division KR101811808B1 (ko) 2016-12-19 2016-12-19 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20110122525A true KR20110122525A (ko) 2011-11-10

Family

ID=44887868

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100042083A KR20110122525A (ko) 2010-05-04 2010-05-04 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법

Country Status (3)

Country Link
US (1) US9443968B2 (ko)
KR (1) KR20110122525A (ko)
CN (1) CN102237401B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441199B1 (ko) * 2011-12-23 2014-09-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 항복 전압 성능을 갖는 고 전자 이동도 트랜지스터 구조물

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
US9373689B2 (en) 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6852283B2 (ja) * 2016-05-25 2021-03-31 富士通株式会社 半導体装置の製造方法
US10937873B2 (en) 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance
KR20210041931A (ko) * 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치
US11658233B2 (en) 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
CN111129118A (zh) 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
US11646351B2 (en) * 2021-01-12 2023-05-09 Globalfoundries U.S. Inc. Transistor with multi-level self-aligned gate and source/drain terminals and methods

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611735B2 (ja) 1993-12-22 1997-05-21 日本電気株式会社 ヘテロ接合ｆｅｔ
JP2661555B2 (ja) 1994-08-16 1997-10-08 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JPH10223651A (ja) 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6548333B2 (en) 2000-12-01 2003-04-15 Cree, Inc. Aluminum gallium nitride/gallium nitride high electron mobility transistors having a gate contact on a gallium nitride based cap segment
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
DE10134986B4 (de) 2001-07-18 2004-04-29 Infineon Technologies Ag Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
WO2003050849A2 (en) 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP2004179318A (ja) 2002-11-26 2004-06-24 Nec Compound Semiconductor Devices Ltd 接合型電界効果トランジスタ及びその製造方法
JP2006032911A (ja) 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070018198A1 (en) * 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8044432B2 (en) 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
US20100001297A1 (en) 2008-04-24 2010-01-07 Jun Takashima Led assembly with color temperature correction capability
CN101604704B (zh) 2008-06-13 2012-09-05 西安能讯微电子有限公司 Hemt器件及其制造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US20100219452A1 (en) * 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101441199B1 (ko) * 2011-12-23 2014-09-17 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 개선된 항복 전압 성능을 갖는 고 전자 이동도 트랜지스터 구조물
US9147743B2 (en) 2011-12-23 2015-09-29 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
US9728613B2 (en) 2011-12-23 2017-08-08 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure
US10283599B2 (en) 2011-12-23 2019-05-07 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure and method of making the same
US10522630B2 (en) 2011-12-23 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure and method of making the same

Also Published As

Publication number Publication date
US20110272743A1 (en) 2011-11-10
CN102237401A (zh) 2011-11-09
US9443968B2 (en) 2016-09-13
CN102237401B (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
KR20110122525A (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
KR101910973B1 (ko) 고 전자 이동도 트랜지스터 및 그 제조방법
KR102065115B1 (ko) Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US8530937B2 (en) Compound semiconductor device having insulation film with different film thicknesses beneath electrodes
KR101679054B1 (ko) 산소처리영역을 포함하는 고 전자 이동도 트랜지스터 및 그 제조방법
US20140209922A1 (en) Semiconductor device
EP2157612B1 (en) Semiconductor device
TW201633532A (zh) 半導體裝置及半導體裝置之製造方法
US10868164B2 (en) Nitride semiconductor device
KR20140042470A (ko) 노멀리 오프 고전자이동도 트랜지스터
TW201421648A (zh) 半導體裝置
CN105742360A (zh) 半导体器件及其制造方法
KR20140012507A (ko) 고전자 이동도 트랜지스터 및 그 제조방법
US10381469B2 (en) Semiconductor device and method of manufacturing the same
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
WO2023015495A1 (en) Semiconductor device and method for manufacturing the same
JP7025853B2 (ja) 窒化物半導体デバイスおよび窒化物半導体パッケージ
JP7097708B2 (ja) 窒化物半導体装置
JP2014229767A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
KR101811808B1 (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
US20130146888A1 (en) Monolithic semiconductor device and method for manufacturing the same
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
KR20190112523A (ko) 이종접합 전계효과 트랜지스터 및 그 제조 방법
CN105470304B (zh) 半导体装置及其制造方法
KR20130082306A (ko) 고전자이동도 트랜지스터 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
A107 Divisional application of patent