CN102237401B - 具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法 - Google Patents

具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法 Download PDF

Info

Publication number
CN102237401B
CN102237401B CN201110113377.4A CN201110113377A CN102237401B CN 102237401 B CN102237401 B CN 102237401B CN 201110113377 A CN201110113377 A CN 201110113377A CN 102237401 B CN102237401 B CN 102237401B
Authority
CN
China
Prior art keywords
layer
raceway groove
hemt
grid
polarizability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110113377.4A
Other languages
English (en)
Other versions
CN102237401A (zh
Inventor
黄仁俊
申在光
吴在浚
金钟燮
崔赫洵
洪起夏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102237401A publication Critical patent/CN102237401A/zh
Application granted granted Critical
Publication of CN102237401B publication Critical patent/CN102237401B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供了具有轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)及其制造方法。该HEMT包括：源极；漏极；栅极；沟道提供层，用于形成至少二维电子气(2DEG)沟道；以及沟道形成层，至少该2DEG沟道将要形成在沟道形成层中，其中沟道提供层包括具有不同极化率的多个半导体层，沟道提供层的部分是凹陷，多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。

Description

具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法
技术领域
本公开涉及功率器件，更具体地，涉及包括轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)及其制造方法。
背景技术
高电子迁移率晶体管(HEMT)包括具有不同带隙的半导体。在HEMT中，具有不同带隙的半导体结合在一起。在HEMT中，具有相对宽带隙的半导体充当施主。这样的具有相对宽带隙的半导体在具有相对窄带隙的半导体中形成二维电子气(2DEG)。在HEMT中，2DEG可以用作沟道。
HEMT不仅可以用于提高电子载流子的迁移率，而且可以用作具有高击穿电压的晶体管并用作功率器件。HEMT包括具有相对宽带隙的半导体，例如化合物半导体。
2DEG可以通过将n型材料掺杂到具有相对宽带隙的材料或通过使用极化材料形成。
在HEMT中，栅极和漏极之间的2DEG在截止操作期间被去除，空间电荷保留，电场由于该空间电荷而集中在栅极处。由于在栅极处电场的集中，HEMT的击穿电压可能会减小。
为了增大HEMT的击穿电压，可以减小沟道提供层的极化率，或者受主可以提供到沟道提供层以减小包含在2DEG沟道中的电子的浓度。然而，通过使用这种方法可能难以控制包含在2DEG沟道中的电子的浓度。沟道提供层是通过其形成2DEG的层。也就是，2DEG通过沟道提供层形成。
此外，包含在2DEG沟道中的电子的浓度对沟道提供层的厚度和极化率的变化非常敏感。随着沟道提供层的厚度减小，包含在2DEG沟道中的电子浓度根据沟道提供层的厚度变化的偏差可能会进一步增大。因此，与2DEG沟道的其余区域相比，不容易可靠地形成具有包含在2DEG沟道中的相对小的电子浓度的LDD区。
发明内容
本发明提供了可靠的包括轻掺杂漏极(LDD)区的高电子迁移率晶体管(HEMT)。
本发明提供了制造HEMT的方法。
额外的方面将在以下的描述中部分地给出，并部分地从该描述变得明显，或者可以通过实践给出的实施例而习知。
根据本发明的方面，一种高电子迁移率晶体管(HEMT)包括：源极；漏极；栅极；沟道提供层，用于形成至少二维电子气(2DEG)沟道；以及沟道形成层，至少二维电子气(2DEG)沟道通过沟道提供层将形成在沟道形成层中，其中沟道提供层包括具有不同极化率的多个半导体层，其中沟道提供层包括凹陷部分，且其中多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。
在HEMT中，沟道提供层可以包括依次堆叠的蚀刻缓冲层和上层，且上层的极化率可以大于蚀刻缓冲层的极化率。
HEMT还可以包括设置在蚀刻缓冲层之下的势垒层，其中势垒层的极化率可以大于蚀刻缓冲层的极化率。
凹陷部分可以是上层的被完全去除的部分，或者上层被完全去除的部分和蚀刻缓冲层的被部分去除的部分。
凹陷部分可以是上层的被完全去除的部分，或者上层被完全去除的部分和蚀刻缓冲层的被部分去除的部分。
栅极可以设置在沟道提供层的凹陷部分中，或者设置在凹陷部分周围。
沟道提供层的设置凹陷部分的部分可以包括氧化区。
氧化区可以延伸到凹陷部分的整个区域中。
HEMT还可以包括设置在源极、漏极和栅极之间的沟道提供层上的沟道增加层。
HEMT还可以包括设置在栅极和沟道提供层之间的绝缘层。
HEMT还可以包括设置在沟道增加层之上的绝缘层。
HEMT还可以包括设置在栅极与沟道提供层之间的p型电介质层。
根据本发明的另一方面，制造高电子迁移率晶体管(HEMT)的方法包括：形成沟道形成层，在该沟道形成层中将形成至少二维电子气(2DEG)沟道；在沟道形成层上形成沟道提供层，用于在沟道形成层中形成2DEG沟道；在沟道提供层中形成凹陷；以及在形成凹陷之后或之前形成源极、漏极和栅极，其中沟道提供层包括具有不同极化率的多个半导体层，且其中多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层。
形成沟道提供层可以包括：在沟道形成层上形成蚀刻缓冲层；以及在蚀刻缓冲层上形成上层，该上层的极化率大于蚀刻缓冲层的极化率。
该方法还可以包括在蚀刻缓冲层下形成势垒层，该势垒层的极化率大于蚀刻缓冲层的极化率。
形成凹陷可以包括：完全去除上层的部分；或者完全去除上层的部分，然后部分去除蚀刻缓冲层的部分。
栅极可以形成在沟道提供层的凹陷上，或者形成在凹陷周围。
该方法还可以包括在源极、漏极和栅极之间的沟道提供层上形成沟道增加层。
该方法还可以包括在栅极和沟道提供层之间形成绝缘层。
该方法还可以包括在沟道增加层上形成绝缘层。
该方法还可以包括在栅极和沟道提供层之间形成p型电介质层。
沟道增加层可以由从碳(C)、硅(Si)、锗(Ge)、CN、SiN、GeN构成的组中选出的任一种与n型电介质材料形成。在此情形下，沟道增加层可以由C、Si和Ge的化合物以及该化合物的氮化物形成。
在HEMT中，沟道提供层可以是蚀刻缓冲层，并同时可以是用于提供沟道的层。在这些情形下，极化率根据层的厚度变化的变化是小的。在形成HEMT期间，蚀刻缓冲层用作用于阻挡蚀刻的层以在2DEG沟道中形成LDD区，并且在形成LDD区期间可以防止包含在2DEG沟道中的电子浓度根据沟道提供层的蚀刻厚度的显著变化。因此，可以确保LDD区的可靠性和HEMT的再生产率(reproductivity)的可靠性。此外，由于沟道提供层是蚀刻缓冲层，并同时是用于提供沟道的层，因此可以增大用于形成LDD区的蚀刻操作的容限。
附图说明
从结合附图对实施例的以下描述，这些和/或其它的方面将变得明显并更易于理解，在附图中：
图1至图8是根据本发明实施例的高电子迁移率晶体管(HEMT)的截面图；以及
图9至图11是示出根据本发明实施例的制造HEMT的方法的截面图。
具体实施方式
现在详细参照实施例，其示例在附图中示出，其中相似的附图标记始终指代相似的元件。在这点上，给出的实施例可以具有不同的形式并且不应被解释为限于这里给出的描述。
因而，以下通过参照附图仅描述了实施例以解释本发明的方面。
现在将描述根据本发明各个实施例的高电子迁移率晶体管(HEMT)。
图1是根据本发明实施例的HEMT的截面图。参照图1，缓冲层12设置在衬底10上。衬底10可以为例如蓝宝石衬底。例如，缓冲层12可以是AlN层或AlGaN层。第一材料层30和第二材料层32可以依次堆叠在缓冲层12上。第一材料层30和第二材料层32可以各自为具有不同极化率和不同带隙的半导体层。第一材料层30的极化率和带隙可以小于第二材料层32的极化率和带隙。第一材料层30可以是半导体层，例如GaN层、InGaN层或AlGaN层/GaN层。第一材料层30包括二维电子气(2DEG)沟道35。2DEG沟道35包括轻掺杂漏极(LDD)区A1。包含在LDD区A1中的电子浓度小于包含在2DEG沟道35的其余部分中的电子浓度。
第二材料层32和第三材料层34依次堆叠在第一材料层30上。第二材料层32和第三材料层34可以是用于形成第一材料层30中的2DEG沟道35的沟道提供层。也就是，第一材料层30中的2DEG沟道35通过第二材料层32和第三材料层34形成。第三材料层34可以是上层。第二材料层32可以是蚀刻缓冲层，如后面所述。第二材料层32和第三材料层34的组被称作第一沟道提供层。
第一沟道提供层是具有比第一材料层30的极化率更大的极化率的半导体层。第一沟道提供层根据第一沟道提供层与第一材料层30之间的极化率差异而被极化。由于第一沟道提供层的极化，2DEG形成在第一材料层30的接触第一沟道提供层(也就是，第二材料层32)的接触表面之下。因此，2DEG沟道35形成在第一材料层30中。因而，由于2DEG沟道35通过第一沟道提供层形成在第一材料层30中，所以第一材料层30可以被称作沟道形成层。
第二材料层32和第三材料层34可以具有不同的极化率。例如，第三材料层34的极化率可以大于第二材料层32的极化率。第二材料层32的极化率根据第二材料层32的厚度变化的变化可以不大。因此，包含在2DEG中的电子浓度根据第二材料层32的厚度变化(例如，第二材料层32的厚度的减小)的变化(例如，包含在2DEG中的电子浓度的减小)可以不大。因此，在图1的HEMT的制造期间，当第二材料层32在用于形成LDD区A1的蚀刻操作期间用作蚀刻停止层时，LDD区A1可以具有在可允许的偏差内的均匀电子浓度。也就是，可以形成可靠的LDD区A1。
因此，第二材料层32可以是在蚀刻操作期间充当缓冲的蚀刻缓冲层，以及用于提供2DEG沟道到LDD区A1的层。
第二材料层32和第三材料层34可以由相同的材料或不同的材料形成。例如，第二材料层32和第三材料层34可以是AlGaN层、AlN层或AlInN层。当第二材料层32和第三材料层34由相同的材料形成时，第二材料层32和第三材料层34可以具有不同的成分或组分。例如，当第二材料层32和第三材料层34各自均为AlGaN层时，具有比第二材料层32大的极化率的第三材料层34可以具有比第二材料层32大的铝(Al)比例。第二材料层32的厚度可以例如为约1nm至约100nm或更大。第三材料层34仅设置在第二材料层32的部分上。第三材料层34没有设置在第二材料层32的对应于LDD区A1的部分上。因此，LDD区A1的2DEG由第二材料层32产生。第三材料层34的厚度可以为例如约1nm至约100nm或更大。第二材料层32的对应于LDD区A1的上部可以被去除预定厚度，如虚线所示。源极34S和漏极34D设置在第三材料层34上。源极34S和漏极34D相对于LDD区A1彼此面对。栅极36在第三材料层34的部分之间设置在第二材料层32的对应于LDD区A1的部分上。栅极36、源极34S和漏极34D可以由不同的材料形成。
图2是根据本发明另一实施例的HEMT的截面图。为了描述的方便，衬底10和缓冲层12没有在图2中示出。此外，附图中相似的附图标记指代相似的元件，因此将省略对它们的描述。
参照图2，中间材料层38设置在第二材料层32上。中间材料层38、第二材料层32和第三材料层34的组可以为第二沟道提供层。中间材料层38的厚度可以为例如约1nm至约100nm。在图2中，蚀刻缓冲层可以是中间材料层38。此外，在图2中，第二材料层32可以是势垒层，而不是蚀刻缓冲层，并且可以产生LDD区A1中的2DEG。尽管中间材料层38充当蚀刻缓冲层，但是当中间材料层38是具有极化率的半导体时，中间材料层38与第二材料层32一起可以促进LDD区A1中2DEG的产生。中间材料层38可以是具有极化率的半导体层，或者备选地，可以是没有极化率的简单的蚀刻缓冲层。当中间材料层38是具有极化率的半导体层时，中间材料层38以及第二材料层32和/或第三材料层34可以由相同的材料形成，但是可以具有不同的成分或组分。因此，中间材料层38的极化率可以小于第二材料层32和第三材料层34的每个的极化率。在图2中，作为势垒层的第二材料层32的极化率可以大于设置在第二材料层32上的第三材料层34的极化率。第三材料层34、源极34S、漏极34D和栅极36设置在中间材料层38之上。在此情形下，第三材料层34、源极34S、漏极34D和栅极36以及中间材料层38之间的位置关系与图1中的第二材料层32和形成在其上的元件之间的位置关系相同。
图3是根据本发明另一实施例的HEMT的截面图。
参照图3，第二材料层32和第三材料层34以及栅极36、源极34S和漏极34D之间的位置关系可以与图1中的相同。然而，第二材料层32包括形成在栅极36下面的氧化区32A。备选地，氧化区32A可以包括第二材料层32的对应于LDD区A1的整个部分。氧化区32A包含氧。氧化区32A可以通过氧化第二材料层32的相应部分而形成，或者可以通过在相应部分中包含作为受主的氧离子而形成。氧化区32A的极化率可以小于第二材料层32的其余部分的极化率。因此，氧化区32A和第一材料层30之间的极化率差小于第二材料层32的其余部分与第一材料层30之间的极化率差。因此，包含在第一材料层30的设置在栅极36下面的2DEG沟道35中的电子浓度可以减小。当氧化区32A包含作为受主的氧离子时，包含在2DEG沟道35中的电子可以被氧离子接受。因此，包含在第一材料层30的位于栅极36下面的2DEG沟道中的电子浓度可以减小。
图4是根据本发明另一实施例的HEMT的截面图。
参照图4，图4的HEMT可以具有与图2的HEMT相同的基本构造。然而，图4的HEMT包括设置在中间材料层38的对应于LDD区A1的部分中的氧化区30A。氧化区30A可以与图3的氧化区32A相同。氧化区30A可以延伸到第二材料层32的部分中。备选地，氧化区30A可以包括中间材料层38和第二材料层32的对应于LDD区A1的其它部分。
与使用图3和图4的氧化区32A和30A的情形相同的效果可以通过用p型杂质掺杂对应于氧化区32A和30A的部分或者在栅极36与形成在栅极36正下面的材料之间设置p型电介质层(未示出)以代替图3和图4的氧化区32A和30A而获得。
图5是根据本发明另一实施例的HEMT的截面图。
参照图5，图5的HEMT可以具有与图1的HEMT相同的基本构造。然而，在图5的HEMT中，第二材料层32和第三材料层34的暴露的上表面被沟道增加层40覆盖。
图6是根据本发明另一实施例的HEMT的截面图。
参照图6，图6的HEMT可以具有与图2的HEMT相同的基本构造。然而，在图6的HEMT中，中间材料层38和第三材料层34的暴露的上表面被沟道增加层40覆盖。
图7是根据本发明另一实施例的HEMT的截面图。
参照图7，图7的HEMT可以具有与图6的HEMT相同的基本构造，除了栅极36的位置之外。在图7的HEMT中，栅极36设置在第三材料层34的对应于LDD区A1的相邻部分的部分上。栅极36邻近源极34S，栅极36和漏极34D关于LDD区A1彼此面对。图7的栅极36的位置可以应用于图1至图5中的HEMT的情形。
图8是根据本发明另一实施例的HEMT的截面图。
参照图8，图8的HEMT可以具有与图1的HEMT相同的基本构造。然而，在图8的HEMT中，绝缘层50进一步设置在栅极36与第二材料层32之间。绝缘层50可以延伸到源极34S和漏极34D。绝缘层50可以增大HEMT的开启电流。绝缘层50可以例如为Al2O3层、SiO2层或SiN层。绝缘层50的厚度可以为例如约1nm至约50nm。绝缘层50设置在栅极36与设置在栅极36下面的材料层之间的情形可以应用于图2至图7的HEMT的情形。
此后，图9至图11是示出根据本发明的实施例的制造HEMT的方法的截面图。
参照图9，缓冲层12形成在衬底10上。第一材料层30形成在缓冲层12上。沟道提供层70形成在第一材料层30上。沟道提供层70可以包括多个层，并可以包括已经参照图1至图8描述的材料。例如，沟道提供层70可以各自是图1和图2的第一和第二沟道提供层，并可以包括图5的第三材料层34和沟道增加层40。
参照图10，在形成沟道提供层70之后，沟道提供层70的对应于LDD区A1的部分被去除预定厚度。因此，沟道提供层70包括凹陷部分，且LDD区A1形成在第一材料层30中。在此情形下，沟道提供层70的去除部分的厚度可以是第三材料层34的对应于LDD区A1的部分的整个厚度、第三材料层34的该部分的整个厚度和第二材料层32的部分厚度、第三材料层34的该部分的整个厚度和中间材料层38的部分厚度、或者第三材料层34的对应于LDD区A1的部分的部分厚度。
参照图11，源极34S、漏极34D和栅极36形成在沟道提供层70上。在形成源极34S和漏极34D之后，可以形成栅极36。栅极36可以形成在沟道提供层70的去除部分上。如虚线所示，栅极36可以形成在沟道提供层70的邻近LDD区A1的上部上。在此情形下，根据是否需要热处理，源极34S、漏极34D和栅极36可以在形成LDD区A1之后或之前形成。如图8所示，绝缘层50可以进一步形成在栅极36与沟道提供层70之间。此外，沟道增加层40(见图5至图7)可以形成在栅极36与源极34S和漏极34D之间的沟道提供层70上。此外，在形成栅极36之前，图3和图4中示出的氧化区可以形成在沟道提供层70的位于栅极36下面的部分中。
应当理解，这里描述的示范性实施例应当仅以描述性的含义来考虑而不是为了限制的目的。对每个实施例中的特征或方面的描述应当通常被认为可应用于其它实施例中的其它相似的特征或方面。

Claims (17)

1.一种高电子迁移率晶体管，包括：
源极；
漏极；
栅极；
沟道提供层，用于形成至少二维电子气沟道；以及
沟道形成层，至少所述二维电子气沟道将通过所述沟道提供层形成在所述沟道形成层中，
其中所述沟道提供层包括具有不同极化率的多个半导体层，
其中所述沟道提供层包括凹陷部分，以及
其中所述多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层，
其中所述沟道提供层包括依次堆叠的势垒层、所述蚀刻缓冲层和上层，所述势垒层的极化率大于所述蚀刻缓冲层的极化率，
其中所述栅极设置在所述沟道提供层的所述凹陷部分中，或者设置在所述凹陷部分周围，
沟道增加层设置在所述源极、所述漏极和所述栅极之间的所述沟道提供层上，并且延伸到所述凹陷部分中。
2.如权利要求1所述的高电子迁移率晶体管，
其中所述上层的极化率大于所述蚀刻缓冲层的极化率。
3.如权利要求2所述的高电子迁移率晶体管，其中所述凹陷部分是所述上层的被完全去除的部分，或者所述上层被完全去除的部分和所述蚀刻缓冲层的被部分去除的部分。
4.如权利要求1所述的高电子迁移率晶体管，其中所述沟道提供层的设置所述凹陷部分的部分包括氧化区。
5.如权利要求4所述的高电子迁移率晶体管，其中所述氧化区延伸到所述凹陷部分的整个区域中。
6.如权利要求1所述的高电子迁移率晶体管，还包括设置在所述栅极与所述沟道提供层之间的绝缘层。
7.如权利要求1所述的高电子迁移率晶体管，还包括设置在所述沟道增加层上的绝缘层。
8.如权利要求1所述的高电子迁移率晶体管，还包括设置在所述栅极与所述沟道提供层之间的p型电介质层。
9.如权利要求4所述的高电子迁移率晶体管，还包括设置在所述栅极与所述沟道提供层之间的绝缘层。
10.一种制造高电子迁移率晶体管的方法，该方法包括：
形成沟道形成层，在所述沟道形成层中将形成至少二维电子气沟道；
在所述沟道形成层上形成沟道提供层，用于在所述沟道形成层中形成所述二维电子气沟道；
在所述沟道提供层中形成凹陷；以及
在形成所述凹陷之后或之前形成源极、漏极和栅极，
其中所述沟道提供层包括具有不同极化率的多个半导体层，以及
其中所述多个半导体层中的位于最上层之下的一个层是蚀刻缓冲层，也是用于提供沟道的层，
其中形成所述沟道提供层包括：在所述沟道形成层上形成所述蚀刻缓冲层；在所述蚀刻缓冲层上形成上层；和在所述蚀刻缓冲层下面形成势垒层，该势垒层的极化率大于所述蚀刻缓冲层的极化率，
其中所述栅极形成在所述沟道提供层的所述凹陷上，或者形成在所述凹陷周围，
沟道增加层形成在所述源极、所述漏极和所述栅极之间的所述沟道提供层上，并且延伸到所述凹陷部分中。
11.如权利要求10所述的方法，
该上层的极化率大于所述蚀刻缓冲层的极化率。
12.如权利要求11所述的方法，其中形成所述凹陷包括：
完全去除所述上层的部分；或者
完全去除所述上层的部分，然后部分去除所述蚀刻缓冲层的部分。
13.如权利要求10所述的方法，其中所述沟道提供层的其中设置所述凹陷的部分被氧化。
14.如权利要求10所述的方法，还包括在所述栅极和所述沟道提供层之间形成绝缘层。
15.如权利要求10所述的方法，还包括在所述沟道增加层上形成绝缘层。
16.如权利要求10所述的方法，还包括在所述栅极和所述沟道提供层之间形成p型电介质层。
17.如权利要求13所述的方法，还包括在所述栅极和所述沟道提供层之间形成绝缘层。
CN201110113377.4A 2010-05-04 2011-05-04 具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法 Active CN102237401B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2010-0042083 2010-05-04
KR1020100042083A KR20110122525A (ko) 2010-05-04 2010-05-04 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법

Publications (2)

Publication Number Publication Date
CN102237401A CN102237401A (zh) 2011-11-09
CN102237401B true CN102237401B (zh) 2016-08-24

Family

ID=44887868

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110113377.4A Active CN102237401B (zh) 2010-05-04 2011-05-04 具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法

Country Status (3)

Country Link
US (1) US9443968B2 (zh)
KR (1) KR20110122525A (zh)
CN (1) CN102237401B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile
US8680535B2 (en) * 2011-12-23 2014-03-25 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor structure with improved breakdown voltage performance
CN102738228A (zh) * 2012-06-28 2012-10-17 电子科技大学 栅边缘凹槽型源场板结构高电子迁移率晶体管
US9373689B2 (en) 2012-12-28 2016-06-21 Taiwan Semiconductor Manufacturing Company, Ltd. High electron mobility transistor and method of forming the same
JP6852283B2 (ja) 2016-05-25 2021-03-31 富士通株式会社 半導体装置の製造方法
US10937873B2 (en) * 2019-01-03 2021-03-02 Cree, Inc. High electron mobility transistors having improved drain current drift and/or leakage current performance
KR20210041931A (ko) * 2019-10-08 2021-04-16 삼성전자주식회사 반도체 장치, 그 제조 방법 및 이를 포함하는 디스플레이 장치
US11658233B2 (en) 2019-11-19 2023-05-23 Wolfspeed, Inc. Semiconductors with improved thermal budget and process of making semiconductors with improved thermal budget
CN111129118A (zh) 2019-12-27 2020-05-08 英诺赛科（珠海）科技有限公司 半导体器件及其制造方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
US11646351B2 (en) * 2021-01-12 2023-05-09 Globalfoundries U.S. Inc. Transistor with multi-level self-aligned gate and source/drain terminals and methods
CN117393597A (zh) * 2023-10-11 2024-01-12 上海新微半导体有限公司 Hemt器件及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1554121A (zh) * 2001-07-12 2004-12-08 克里公司 在基于氮化镓的盖帽区段上有栅接触区的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法
CN1596477A (zh) * 2001-05-11 2005-03-16 美商克立股份有限公司 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2611735B2 (ja) 1993-12-22 1997-05-21 日本電気株式会社 ヘテロ接合ｆｅｔ
JP2661555B2 (ja) 1994-08-16 1997-10-08 日本電気株式会社 ヘテロ接合電界効果トランジスタ
JPH10223651A (ja) 1997-02-05 1998-08-21 Nec Corp 電界効果トランジスタ
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
US6593193B2 (en) * 2001-02-27 2003-07-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for fabricating the same
DE10134986B4 (de) 2001-07-18 2004-04-29 Infineon Technologies Ag Verbindung gehäusegefaßter integrierter Speicherbausteine mit einer Leiterplatte
WO2003050849A2 (en) 2001-12-06 2003-06-19 Hrl Laboratories, Llc High power-low noise microwave gan heterojunction field effet transistor
JP2004179318A (ja) 2002-11-26 2004-06-24 Nec Compound Semiconductor Devices Ltd 接合型電界効果トランジスタ及びその製造方法
JP2006032911A (ja) 2004-06-15 2006-02-02 Ngk Insulators Ltd 半導体積層構造、半導体素子およびｈｅｍｔ素子
US7217960B2 (en) * 2005-01-14 2007-05-15 Matsushita Electric Industrial Co., Ltd. Semiconductor device
US20070018198A1 (en) 2005-07-20 2007-01-25 Brandes George R High electron mobility electronic device structures comprising native substrates and methods for making the same
US8044432B2 (en) 2005-11-29 2011-10-25 The Hong Kong University Of Science And Technology Low density drain HEMTs
US7859021B2 (en) * 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5309532B2 (ja) * 2007-11-08 2013-10-09 サンケン電気株式会社 窒化物系化合物半導体装置
US20100001297A1 (en) 2008-04-24 2010-01-07 Jun Takashima Led assembly with color temperature correction capability
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
US20100219452A1 (en) * 2009-02-27 2010-09-02 Brierley Steven K GaN HIGH ELECTRON MOBILITY TRANSISTOR (HEMT) STRUCTURES

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1596477A (zh) * 2001-05-11 2005-03-16 美商克立股份有限公司 设有阻挡/间隔层的iii族氮化物基高电子迁移率晶体管
CN1554121A (zh) * 2001-07-12 2004-12-08 克里公司 在基于氮化镓的盖帽区段上有栅接触区的氮化铝镓/氮化镓高电子迁移率晶体管及其制造方法
CN101604704A (zh) * 2008-06-13 2009-12-16 张乃千 Hemt器件及其制造方法

Also Published As

Publication number Publication date
CN102237401A (zh) 2011-11-09
US20110272743A1 (en) 2011-11-10
US9443968B2 (en) 2016-09-13
KR20110122525A (ko) 2011-11-10

Similar Documents

Publication Publication Date Title
CN102237401B (zh) 具有轻掺杂漏极区的高电子迁移率晶体管及其制造方法
TWI767726B (zh) 改良之氮化鎵結構
JP4812292B2 (ja) トレンチ構造を有するｉｉｉ族窒化物半導体装置
CN103178108B (zh) 具有掩埋式场板的化合物半导体器件
KR102065115B1 (ko) Ｅ-모드를 갖는 고 전자 이동도 트랜지스터 및 그 제조방법
US9245995B2 (en) Semiconductor device having power metal-oxide-semiconductor transistor
US7700405B2 (en) Microelectronic assembly with improved isolation voltage performance and a method for forming the same
US20120217583A1 (en) Semiconductor device and method for forming the same
US10014406B2 (en) Semiconductor device and method of forming the same
US8513712B2 (en) Method and apparatus for forming a semiconductor gate
JP5767869B2 (ja) 半導体装置の製造方法
US7436025B2 (en) Termination structures for super junction devices
US7883971B2 (en) Gate structure in a trench region of a semiconductor device and method for manufacturing the same
US7732877B2 (en) Gated diode with non-planar source region
US20090152670A1 (en) Semiconductor device and method of fabricating the same
US7923330B2 (en) Method for manufacturing a semiconductor device
KR101869045B1 (ko) 고전자이동도 트랜지스터 및 그 제조방법
TW201709505A (zh) 橫向雙擴散金屬氧化物半導體元件及其製造方法
CN101355036B (zh) 沟槽栅半导体器件及其制造方法
CN112993010A (zh) 氮化镓高电子迁移率晶体管及其制造方法
KR101811808B1 (ko) Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
KR101680767B1 (ko) 불순물 주입을 이용한 고출력 고 전자 이동도 트랜지스터 제조방법
CN110931546B (zh) 包括边缘终端结构的iii-v半导体器件及其形成方法
KR101483721B1 (ko) 오목한 셀 구조를 갖는 파워 모스펫 및 그 제조방법
JP7120886B2 (ja) スイッチング素子の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant