JP6852283B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6852283B2
JP6852283B2 JP2016104276A JP2016104276A JP6852283B2 JP 6852283 B2 JP6852283 B2 JP 6852283B2 JP 2016104276 A JP2016104276 A JP 2016104276A JP 2016104276 A JP2016104276 A JP 2016104276A JP 6852283 B2 JP6852283 B2 JP 6852283B2
Authority
JP
Japan
Prior art keywords
semiconductor device
metal oxide
layer
oxide film
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016104276A
Other languages
English (en)
Other versions
JP2017212325A (ja
Inventor
史朗 尾崎
史朗 尾崎
牧山　剛三
剛三 牧山
岡本　直哉
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016104276A priority Critical patent/JP6852283B2/ja
Priority to US15/600,260 priority patent/US10312094B2/en
Publication of JP2017212325A publication Critical patent/JP2017212325A/ja
Priority to US16/385,161 priority patent/US10796917B2/en
Application granted granted Critical
Publication of JP6852283B2 publication Critical patent/JP6852283B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02241—III-V semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M5/00—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases
    • H02M5/40—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc
    • H02M5/42—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters
    • H02M5/44—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac
    • H02M5/453—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M5/458—Conversion of ac power input into ac power output, e.g. for change of voltage, for change of frequency, for change of number of phases with intermediate conversion into dc by static converters using discharge tubes or semiconductor devices to convert the intermediate dc into ac using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
    • H02M1/007—Plural converter units in cascade
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer

Description

本発明は、半導体装置の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがあり、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において２ＤＥＧ（Two-Dimensional Electron Gas）が生成される。また、ＨＥＭＴの高出力化や高効率化の要求に対応するため、電子走行層にＧａＮを用い、電子供給層にＩｎＡｌＮを用いたＨＥＭＴがある。ＩｎＡｌＮは自発分極が高いため、電子供給層に用いることにより、高濃度の２ＤＥＧを誘起することができ、電子供給層にＡｌＧａＮを用いたＨＥＭＴよりもドレイン電流を多く流すことができる。
特開２００２−３５９２５６号公報 特開２０１２−１７４８７５号公報 特開２０１３−２３５９８６号公報
ところで、電子供給層にＩｎＡｌＮを用いた場合、ＩｎＡｌＮの表面は酸化されやすく、ＩｎＡｌＮが酸化されたものに含まれる酸化インジウム（ＩｎＯｘ）に起因した電流コラプスが発生し、ドレイン電流が低下してしまう。即ち、ＩｎＡｌＮが酸化されることにより形成されたＩｎＯｘは、化学的に不安定であるため、酸素欠損が生じやすい。ＩｎＯｘにおける酸素欠損に電子がトラップされると、２ＤＥＧの濃度が低下し、電流コラプスが発生し、ドレイン電流が低下してしまう。
このため、電子供給層にＩｎＡｌＮを用いたＨＥＭＴにおいて、ドレイン電流が低下することのない半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、窒化物半導体により第１の半導体層を形成する工程と、前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の表面を水蒸気により酸化することにより第１の酸化領域を形成する工程と、前記第１の酸化領域の上に、ゲート電極が形成される領域に開口部を有する絶縁膜を形成する工程と、前記開口部が形成されている領域において、前記第２の半導体層を水蒸気により酸化することにより、前記第１の酸化領域よりも深くに第２の酸化領域を形成し、前記第１の酸化領域と前記第２の酸化領域とにより金属酸化膜を形成する工程と、前記絶縁膜の開口部における前記金属酸化膜の上に、前記ゲート電極を形成する工程と、を有する半導体装置の製造方法が提供される。
開示の半導体装置の製造方法によれば、電子供給層にＩｎＡｌＮを用いたＨＥＭＴにおいて、ドレイン電流の低下を抑制することができる。
電子走行層がＩｎＡｌＮにより形成されている半導体装置の構造図 第１の実施の形態における半導体装置の構造図 Ｉｎ０．１８Ａｌ０．８２Ｎを酸素により酸化した膜のＸＰＳの特性図 Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気により酸化した膜のＸＰＳの特性図 電子走行層の表面に酸素により酸化した膜が形成されている試料５Ａの構造図 電子走行層の表面に水蒸気により酸化した膜が形成されている試料６Ａの構造図 試料５Ａ及び試料６Ａのシート抵抗を示す図 比較に用いた半導体装置の構造図 図８に示す構造の半導体装置のＶｄｓ−Ｉｄ特性図 第１の実施の形態における半導体装置のＶｄｓ−Ｉｄ特性図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造方法の工程図（１） 第２の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第４の実施の形態における半導体装置の構造図 第４の実施の形態における半導体装置の製造方法の工程図（１） 第４の実施の形態における半導体装置の製造方法の工程図（２） 第５の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第５の実施の形態における電源装置の回路図 第５の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
最初に、電子供給層にＩｎＡｌＮを用いた半導体装置において、ドレイン電流が低下することについて、図１に基づき説明する。
図１に示される半導体装置は、ＳｉＣ等により形成された基板９１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層９１１、電子走行層９２１、スペーサ層９２２、電子供給層９２３が積層して形成されている。バッファ層９１１は、ＡｌＮやＧａＮ等により形成されており、電子走行層９２１はｉ−ＧａＮにより形成されており、スペーサ層９２２はＡｌＮにより形成されており、電子供給層９２３はＩｎＡｌＮにより形成されている。これにより、電子走行層９２１において、電子走行層９２１とスペーサ層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。
電子供給層９２３の上には、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されている。また、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されていない領域の電子供給層９２３の上には、ＳｉＮ等により保護膜９４０が形成されている。
このような構造の半導体装置においては、電子供給層９２３を形成した後、ゲート電極９３１や保護膜９４０が形成されるまでの間の工程において、電子供給層９２３の露出している部分が酸化され、金属酸化膜９２４が形成される。従って、実際には、ゲート電極９３１及び保護膜９４０は、金属酸化膜９２４の上に形成されている。金属酸化膜９２４は、ＩｎＡｌＮが酸化されたものであり、ＩｎＯｘが多く含まれている。上記のように、ＩｎＡｌＮが酸化された金属酸化膜９２４に含まれるＩｎＯｘは、化学的に不安定であるため、酸素欠損が生じやすい。ＩｎＯｘにおける酸素欠損に電子９２４ａがトラップされると、それに対応して２ＤＥＧの濃度が低下するため、電流コラプスが生じ、ドレイン電流が低下する。
ところで、発明者は、ＩｎＡｌＮの酸化について検討を行ったところ、ＩｎＡｌＮを酸化する際に、酸素で酸化するのではなく、水蒸気により酸化することにより、電流コラプスを抑制することができることを見出した。本実施の形態は、このように発明者により見出された知見に基づくものである。
（半導体装置）
次に、第１の実施の形態における半導体装置について、図２に基づき説明する。
本実施の形態における半導体装置は、ＳｉＣ等により形成された基板１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３が積層して形成されている。バッファ層１１は、ＡｌＮやＧａＮ等により形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、スペーサ層２２はＡｌＮにより形成されており、電子供給層２３はＩｎＡｌＮにより形成されている。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。尚、電子供給層２３は、ＩｎＡｌＧａＮにより形成したものであってもよい。本願においては、電子走行層２１を第１の半導体層と記載し、電子供給層２３を第２の半導体層と記載する場合がある。
電子供給層２３の上には、ソース電極３２及びドレイン電極３３が形成されている。また、ソース電極３２及びドレイン電極３３が形成されていない領域の電子供給層２３の表面には、この領域の電子供給層２３を水蒸気酸化することにより金属酸化膜２４が形成されている。金属酸化膜２４の上には、ゲート電極３１が形成されており、金属酸化膜２４の上のゲート電極３１が形成されていない領域には、ＳｉＮ等の絶縁材料により保護膜４０が形成されている。尚、本願においては、保護膜４０を絶縁膜と記載する場合がある。
次に、ＩｎＡｌＮを熱酸化した場合と、水蒸気酸化した場合について説明する。尚、ＩｎＡｌＮには、ＧａＮと格子整合するように、Ｉｎ０．１８Ａｌ０．８２Ｎが用いられている。Ｉｎ０．１８Ａｌ０．８２Ｎの熱酸化及び水蒸気酸化は、ともに３００℃の温度で３０分間行った。図１に示す半導体装置に形成される金属酸化膜９２４は、電子供給層９２３を成膜した後の製造工程等において形成されるものであるため、熱酸化、即ち、酸素による酸化により形成されるものと考えられる。
図３は、Ｉｎ０．１８Ａｌ０．８２Ｎを熱酸化することにより形成した金属酸化膜のＸＰＳ(X-ray Photoelectron Spectroscopy)における分析結果である。また、図４は、Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成した金属酸化膜のＸＰＳにおける分析結果である。図３及び図４におけるＸＰＳの検出角度は、１５°である。ＸＰＳの検出角度は、高い角度よりも低い角度の方が、膜の表層の情報を正確に得ることができる。図３に示されるＩｎ０．１８Ａｌ０．８２Ｎを熱酸化することにより形成した金属酸化膜のＡｌＯｘ／ＩｎＯｘの値は、２．３であった。また、図４に示されるＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成した金属酸化膜のＡｌＯｘ／ＩｎＯｘの値は、１０．８であった。従って、Ｉｎ０．１８Ａｌ０．８２Ｎを熱酸化した場合と比べて水蒸気酸化することにより、ＩｎＯｘに対するＡｌＯｘの比率を高くすることができる。ＡｌＯｘはＩｎＯｘに比べて絶縁性が高く、欠陥も生じにくいため、金属酸化膜において、ＩｎＯｘに比べてＡｌＯｘの比率を高くすることにより、電流コラプスを抑制し、ドレイン電流の低下を抑制することができる。本実施の形態における半導体装置は、金属酸化膜は、Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成したものであるため、電流コラプスを抑制することができ、ドレイン電流の低下を抑制することができる。
次に、金属の熱酸化と水蒸気酸化の反応過程について説明する。熱酸化等の金属（Ｍ）を酸素（Ｏ２）により酸化する場合には、下記の化１に示すように、酸素により直接金属が酸化される。
Figure 0006852283
これに対し、金属（Ｍ）を水蒸気（Ｈ２Ｏ）により酸化する場合には、下記の化２に示すように、金属の水酸化物が生成された後、金属の水酸化物から酸化物が生成される。
Figure 0006852283
尚、金属（Ｍ）がＩｎである場合、Ｉｎ（ＯＨ）ｘは、１５０℃で昇華する。また、金属（Ｍ）がＡｌである場合、Ａｌ（ＯＨ）ｘは、３００℃でＡｌＯｘとなる。従って、ＩｎＡｌＮを３００℃の温度で水蒸気酸化した場合には、最初に、Ｉｎ（ＯＨ）ｘとＡｌ（ＯＨ）ｘが生成されるが、この温度においては、Ｉｎ（ＯＨ）ｘは昇華し、Ａｌ（ＯＨ）ｘはＡｌＯｘとなる。従って、Ｉｎは水蒸気酸化による酸化の過程において、Ｉｎ（ＯＨ）ｘとなって昇華し減少するため、ＩｎＡｌＮを水蒸気酸化することにより形成された金属酸化膜は、Ｉｎに対してＡｌの比率が多くなる。このため、Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成された金属酸化膜では、ＡｌＯｘ／ＩｎＯｘが、１０．８と高くなるものと考えられる。このように、金属酸化膜において、ＡｌＯｘの比率が高くなると、欠陥が少なくなり、電子のトラップが抑制されるため、電流コラプスを抑制し、ドレイン電流が低下を防ぐことができる。
尚、図３に示されるＩｎ０．１８Ａｌ０．８２Ｎを熱酸化した金属酸化膜におけるＡｌＯｘ／ＩｎＯｘは、２．３であり、酸化される前のＩｎ０．１８Ａｌ０．８２ＮにおけるＡｌ／Ｉｎの約４．６よりも低い。これは、Ｉｎ０．１８Ａｌ０．８２Ｎに含まれるＡｌよりもＩｎの方が酸化されやすいため、十分に酸化されていない状態では、Ａｌの酸化物であるＡｌＯｘが生成される割合よりも、Ｉｎの酸化物であるＩｎＯｘが生成される割合の方が高いためと推察される。
従って、本実施においては、金属酸化膜２４におけるＡｌＯｘ／ＩｎＯｘの値は、３以上であることが好ましく、更には、Ｉｎ０．１８Ａｌ０．８２ＮにおけるＡｌ／Ｉｎの値以上、例えば、４．６以上であることが好ましく、１０以上であることがより一層好ましい。尚、Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化すると、ＩｎはＩｎ（ＯＨ）ｘとなり昇華するため、水蒸気酸化される前のＩｎ０．１８Ａｌ０．８２ＮにおけるＡｌ／Ｉｎの値よりも、金属酸化膜２４におけるＡｌＯｘ／ＩｎＯｘの値の方が大きくなる。
また、本実施の形態においては、ＩｎＡｌＮを水蒸気により酸化した際に、生成されたＩｎ（ＯＨ）ｘを効率よく昇華するとともに、効率よくＡｌ（ＯＨ）ｘからＡｌＯｘにするためには、水蒸気酸化の温度は、３００℃以上で行うことが好ましい。また、あまり温度が高いと電子供給層２３においてＩｎ抜け等が生じるため、水蒸気酸化は、８００℃以下、更には、５００℃以下であることが好ましい。
次に、図５に示すＩｎ０．１８Ａｌ０．８２Ｎを熱酸化することにより酸化膜を形成した試料５Ａと、図６に示すＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成した試料６Ａを作製し、２ＤＥＧにおけるシート抵抗を測定した。この結果を図７に示す。シート抵抗は、ソース電極とドレイン電極との間に電圧を印加して測定を行った。
尚、図５に示す試料５Ａは、図１に示す半導体装置において、ゲート電極９３１及び保護膜９４０が形成されていないものに相当する。また、図６に示す試料６Ａは、図２に示す本実施の形態における半導体装置において、ゲート電極３１及び保護膜４０が形成されていないものに相当する。尚、試料５Ａ及び６Ａにおいて、電子供給層は、ともにＩｎ０．１８Ａｌ０．８２Ｎにより形成されており、Ｉｎ０．１８Ａｌ０．８２Ｎの酸化は、ともに３００℃の温度で３０分間行った。
この結果、図７に示されるように、試料５Ａよりも試料６Ａの方がシート抵抗が低い。従って、金属酸化膜をＩｎ０．１８Ａｌ０．８２Ｎを熱酸化により形成したものよりも、Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化により形成したものの方が、金属酸化膜にトラップされる電子を減らすことができ、２ＤＥＧの密度の低下を抑制することができる。即ち、金属酸化膜をＩｎ０．１８Ａｌ０．８２Ｎを熱酸化することにより形成したものよりも、Ｉｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成したものの方が、電流コラプスを抑制することができ、ドレイン電流の低下を抑制することができる。
次に、図１に示す半導体装置と同様に、熱酸化により金属酸化膜の形成された図８に示す半導体装置と、図２に示す本実施の形態における半導体装置を作製して、Ｖｄｓ（ドレイン−ソース電圧）とＩｄ（ドレイン電流）との関係について測定した結果を示す。尚、図８に示す構造の半導体装置の金属酸化膜９５４は、Ｉｎ０．１８Ａｌ０．８２Ｎの表面を３００℃の温度で３０分間熱酸化することにより形成したものである。また、図２に示す本実施の形態における半導体装置の金属酸化膜２４は、Ｉｎ０．１８Ａｌ０．８２Ｎの表面を３００℃の温度で３０分間水蒸気酸化することにより形成したものである。図９は、図８に示す構造の半導体装置において、Ｖｇ（ゲート電圧）を変化させた場合におけるＶｄｓとＩｄとの関係を示す。図１０は、図２に示す本実施の形態における半導体装置において、Ｖｇ（ゲート電圧）を変化させた場合におけるＶｄｓとＩｄとの関係を示す。
図９及び図１０に示されるように、同じＶｇ（ゲート電圧）の場合、図８に示す構造の半導体装置よりも、図２に示す本実施の形態における半導体装置の方が、ドレイン電流（Ｉｄ）が多く流れる。また、図９及び図１０より、図８に示す構造の半導体装置におけるＶｇが２Ｖのときのオン抵抗（Ｒｏｎ）は、３．２７Ω・ｍｍであり、図２に示す本実施の形態における半導体装置におけるＶｇが２Ｖのときのオン抵抗は、２．６５Ω・ｍｍであった。従って、本実施の形態における半導体装置は、図８に示す構造の半導体装置よりもオン抵抗を低くすることができる。
以上より、図８に示す構造の半導体装置においては、電子供給層９２３の表面にＩｎ０．１８Ａｌ０．８２Ｎを熱酸化することにより形成された金属酸化膜９５４が形成されており、金属酸化膜９５４に多く含まれるＩｎＯｘにより電子がトラップされる。このため、金属酸化膜９５４においてトラップされた電子により電流コラプスが発生し、オン抵抗が高くなり、ドレイン電流が低下する。これに対し、図２に示す本実施の形態における半導体装置においては、電子供給層２３の表面にＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成された金属酸化膜２４が形成されている。従って、金属酸化膜２４に含まれるＩｎＯｘは、熱酸化により形成された金属酸化膜９５４よりも少ないため、金属酸化膜２４においてトラップされる電子も少ない。よって、本実施の形態における半導体装置においては、電流コラプスが抑制され、オン抵抗が低く、ドレイン電流の低下が抑制されている。
また、本実施の形態における半導体装置では、金属酸化膜２４はＩｎＡｌＮを水蒸気酸化することにより形成されており、熱酸化により形成した金属酸化膜と比べて、絶縁性の高いＡｌＯｘが多く含まれている。従って、ゲートリーク電流を抑制することができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１１及び図１２に基づき説明する。
最初に、図１１（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。窒化物半導体層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。尚、これらの窒化物半導体層は、ＭＯＶＰＥに代えて、ＭＢＥ（Molecular Beam Epitaxy）により形成してもよい。また、図示はしないが、電子供給層２３の上にＧａＮ等によりキャップ層を形成してもよい。
基板１０は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板を用いることができる。本実施の形態では、基板１０にはＳｉＣ基板が用いられている。バッファ層１１はＡｌＧａＮ等により形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、スペーサ層２２はＡｌＮにより形成されており、電子供給層２３はＩｎ０．１８Ａｌ０．８２Ｎにより形成されている。
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ｉｎの原料ガスにはＴＭＩ（トリメチルインジウム）が用いられ、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられる。また、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、電子供給層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン（Ａｒ）イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をＲＩＥ（Reactive Ion Etching）等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。
次に、図１１（ｂ）に示すように、電子供給層２３の上に、ソース電極３２及びドレイン電極３３を形成する。具体的には、電子供給層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｔｉ／Ａｌにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりソース電極３２及びドレイン電極３３が形成される。尚、Ｔｉ／Ａｌにより形成される金属積層膜は、電子供給層２３の上に、Ｔｉ膜、Ａｌ膜の順に形成する。この後、窒素雰囲気中において、４００℃〜８００℃の温度で熱処理することにより、ソース電極３２及びドレイン電極３３をオーミックコンタクトさせる。
次に、図１１（ｃ）に示すように、露出している電子供給層２３を形成しているＩｎ０．１８Ａｌ０．８２Ｎの表面を水蒸気酸化することにより金属酸化膜２４を形成する。具体的には、３００℃〜５００℃の温度の水蒸気を用いて、表面に露出しているＩｎ０．１８Ａｌ０．８２Ｎを酸化することにより金属酸化膜２４を形成する。この際、この水蒸気酸化の工程では、生成されたＩｎ（ＯＨ）ｘの昇華を促進するため、真空中で行うことが好ましい。このようにＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成された金属酸化膜２４の膜厚は、約２ｎｍである。水蒸気酸化では、Ｉｎ０．１８Ａｌ０．８２Ｎは、あまり深くまでは酸化されないため、３００℃〜５００℃の温度の水蒸気を用いて、Ｉｎ０．１８Ａｌ０．８２Ｎを酸化することにより形成される金属酸化膜２４の膜厚は、３ｎｍ以下である。また、Ｉｎ０．１８Ａｌ０．８２Ｎの水蒸気酸化が不十分であると、金属酸化膜の膜厚も薄く、残存するＩｎＯｘの割合も多い。従って、本実施の形態においては、金属酸化膜２４の膜厚は、１ｎｍ以上、３ｎｍ以下であることが好ましい。
次に、図１２（ａ）に示すように、金属酸化膜２４の上のゲート電極３１が形成される領域に開口部４０ａを有する保護膜４０を形成する。具体的には、プラズマＣＶＤ（chemical vapor deposition）等により、膜厚が１０ｎｍ〜１００ｎｍのＳｉＮ膜を成膜する。この後、ＳｉＮ膜の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口において露出しているＳｉＮ膜をフッ素系ガスをエッチングガスとして用いたＲＩＥ等のドライエッチングにより除去し、金属酸化膜２４を露出させる。これにより、ゲート電極３１が形成される領域に開口部４０ａを有する保護膜４０を形成する。この後、不図示のレジストパターンは有機溶剤等により除去する。尚、本実施の形態においては、保護膜４０は、ＳｉＮ以外にも、Ａｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、ＡｌＯＮ等により形成してもよい。
次に、図１２（ｂ）に示すように、保護膜４０の開口部４０ａにおいて露出している金属酸化膜２４の上にゲート電極３１を形成する。具体的には、保護膜４０、電子供給層２３、ソース電極３２及びドレイン電極３３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上に形成されている金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存している金属積層膜によりゲート電極３１が形成される。尚、Ｎｉ／Ａｕにより形成される金属積層膜は、電子供給層２３の上に、Ｎｉ膜、Ａｕ膜の順に形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
〔第２の実施の形態〕
（半導体装置）
次に、第２の実施の形態における半導体装置について、図１３に基づき説明する。
本実施の形態における半導体装置は、図１３に示すように、ゲート電極３１の直下の領域の膜厚が、他の領域の膜厚よりも厚い金属酸化膜１２４が形成されている構造の半導体装置である。金属酸化膜１２４は、電子供給層２３の表面を酸化することにより形成される第１の酸化領域１２４ａと、第１の酸化領域１２４ａよりも深い部分の電子供給層２３を酸化することにより形成される第２の酸化領域１２４ｂにより形成されている。このように、ゲート電極３１の直下の金属酸化膜１２４を厚くすることにより、ゲートリーク電流をより一層抑制することができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１４及び図１５に基づき説明する。
最初に、図１４（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
次に、図１４（ｂ）に示すように、電子供給層２３の上に、ソース電極３２及びドレイン電極３３を形成する。
次に、図１４（ｃ）に示すように、露出している電子供給層２３を形成しているＩｎ０．１８Ａｌ０．８２Ｎの表面を水蒸気酸化することにより第１の酸化領域１２４ａを形成する。具体的には、３００℃以上、５００℃未満の温度の水蒸気を用いて、表面に露出しているＩｎ０．１８Ａｌ０．８２Ｎを酸化することにより第１の酸化領域１２４ａを形成する。この際、この水蒸気酸化の工程では、生成されたＩｎ（ＯＨ）ｘの昇華を促進するため、真空中で行うことが好ましい。このようにＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより形成された第１の酸化領域１２４ａの膜厚は、約２ｎｍである。
次に、図１５（ａ）に示すように、第１の酸化領域１２４ａの上に、ゲート電極３１が形成される領域に開口部４０ａを有する保護膜４０を形成する。
次に、図１５（ｂ）に示すように、保護膜４０の開口部４０ａが形成されている領域において、第１の酸化領域１２４ａよりも深い部分の電子供給層２３を酸化することにより、第２の酸化領域１２４ｂを形成する。このように形成された第２の酸化領域１２４ｂと第１の酸化領域１２４ａとにより金属酸化膜１２４が形成される。具体的には、５００℃以上、８００℃以下の温度の水蒸気を用いて、保護膜４０の開口部４０ａにおける電子供給層２３を形成しているＩｎ０．１８Ａｌ０．８２Ｎを酸化することにより第２の酸化領域１２４ｂを形成する。開口部４０ａが形成されていない領域では、保護膜４０が形成されているため、電子供給層２３が酸化されることはないが、開口部４０ａが形成されている領域では、開口部４０ａより電子供給層２３の酸化が進行する。即ち、水蒸気の温度が第１の酸化領域１２４ａを形成した場合よりも高いため、保護膜４０の開口部４０ａが形成される領域においては、露出している第１の酸化領域１２４ａを通り深くまで水蒸気が進入する。このため、第１の酸化領域１２４ａよりも深い部分の電子供給層２３が酸化されて、第２の酸化領域１２４ｂが形成される。これにより、保護膜４０の開口部４０ａが形成されている領域において、金属酸化膜１２４の膜厚を厚くすることができる。このように形成された金属酸化膜１２４は、保護膜４０の開口部４０ａが形成されている領域の膜厚が３ｎｍ〜４ｎｍとなり、これ以外の領域の膜厚が約２ｎｍとなる。
次に、図１５（ｃ）に示すように、保護膜４０の開口部４０ａにおいて露出している金属酸化膜１２４の上にゲート電極３１を形成する。ゲート電極３１は、金属酸化膜１２４において、第２の酸化領域１２４ｂが形成されている膜厚が厚い領域の上に形成される。よって、ゲート電極３１の直下における金属酸化膜１２４の膜厚は厚く形成されている。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
（半導体装置）
次に、第３の実施の形態における半導体装置について、図１６に基づき説明する。
本実施の形態における半導体装置は、図１６に示されるように、電子供給層２３にゲートリセスを形成し、ゲートリセスが形成されている電子供給層２３の表面を水蒸気酸化することにより金属酸化膜２２４を形成した構造の半導体装置である。電子供給層２３にゲートリセスを形成し、ゲートリセスにゲート電極３１を形成することにより、ゲート電圧をノーマリーオフに近づけることができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１７及び図１８に基づき説明する。
最初に、図１７（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
次に、図１７（ｂ）に示すように、電子供給層２３の上に、ソース電極３２及びドレイン電極３３を形成する。
次に、図１７（ｃ）に示すように、電子供給層２３のゲート電極３１が形成される領域に、ゲートリセス２３ａを形成する。具体的には、電子供給層２３の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲートリセス２３ａが形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部において露出している電子供給層２３の一部をＲＩＥ等のドライエッチングにより除去することにより、ゲートリセス２３ａを形成する。この後、不図示のレジストパターンは、有機溶剤等により除去する。
次に、図１８（ａ）に示すように、露出している電子供給層２３を形成しているＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより金属酸化膜２２４を形成する。具体的には、３００℃〜５００℃の温度の水蒸気を用いて、Ｉｎ０．１８Ａｌ０．８２Ｎを酸化することにより金属酸化膜２２４を形成する。これにより、電子供給層２３の表面、ゲートリセス２３ｂの底面及び側面には、金属酸化膜２２４が形成される。
次に、図１８（ｂ）に示すように、金属酸化膜２２４の上に、ゲート電極３１が形成される領域、即ち、ゲートリセス２３ａが形成されている領域に開口部４０ａを有する保護膜４０を形成する。
次に、図１８（ｃ）に示すように、保護膜４０の開口部４０ａにおけるゲートリセス２３ａが形成されている領域の金属酸化膜２２４の上にゲート電極３１を形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
（半導体装置）
次に、第４の実施の形態における半導体装置について、図１９に基づき説明する。
本実施の形態における半導体装置は、図１９に示されるように、電子供給層２３にゲートリセスを形成し、露出している電子供給層２３を水蒸気酸化することにより金属酸化膜３２４を形成し、更に、金属酸化膜３２４の上に、絶縁膜３４０を形成したものである。これにより、ゲート電極３１が形成されるゲートリセスの底面及び側面には、金属酸化膜３２４及び絶縁膜３４０が形成される。このように、ゲートリセスの底面及び側面に金属酸化膜３２４及び絶縁膜３４０を形成することにより、ゲート電圧をノーマリーオフに近づけるとともに、ゲートリーク電流をより一層抑制することができる。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図２０及び図２１に基づき説明する。
最初に、図２０（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、スペーサ層２２、電子供給層２３を形成する。これにより、電子走行層２１において、電子走行層２１とスペーサ層２２との界面近傍には、２ＤＥＧ２１ａが生成される。この後、図示はしないが、素子を分離するための素子分離領域を形成する。
次に、図２０（ｂ）に示すように、電子供給層２３の上に、ソース電極３２及びドレイン電極３３を形成する。
次に、図２０（ｃ）に示すように、電子供給層２３のゲート電極３１が形成される領域に、ゲートリセス２３ｂを形成する。
次に、図２１（ａ）に示すように、電子供給層２３を形成しているＩｎ０．１８Ａｌ０．８２Ｎを水蒸気酸化することにより金属酸化膜３２４を形成する。具体的には、３００℃〜５００℃の温度の水蒸気を用いて、Ｉｎ０．１８Ａｌ０．８２Ｎを酸化することにより金属酸化膜２２４を形成する。これにより、電子供給層２３の表面、ゲートリセス２３ｂの底面及び側面には、金属酸化膜３２４が形成される。
次に、図２１（ｂ）に示すように、金属酸化膜３２４の上に、絶縁膜３４０を形成する。絶縁膜３４０は、ゲートリセス２３ｂの底面及び側面に形成されている金属酸化膜３２４の上にも形成される。本実施の形態においては、プラズマＣＶＤ等により、膜厚が１０ｎｍ〜１００ｎｍのＳｉＮ膜を成膜することにより絶縁膜３４０を形成する。このように形成された絶縁膜３４０は、ゲート電極３１が形成されている領域においては、ゲートリーク電流を減らす機能を有しており、それ以外の領域においては、保護膜としての機能を有している。絶縁膜３４０は、ＳｉＮ以外にも、Ａｌ２Ｏ３、ＨｆＯ２、ＳｉＯ２、ＳｉＯＮ、ＡｌＮ、ＡｌＯＮ等により形成してもよい。
次に、図２１（ｃ）に示すように、ゲートリセス２３ｂが形成されていた領域の絶縁膜３４０の上にゲート電極３１を形成する。
以上の工程により、本実施の形態における半導体装置を作製することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第５の実施の形態〕
次に、第５の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１から第４の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図２２に基づき説明する。尚、図２２は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第４の実施の形態に示されているものとは、異なっている。また、本実施の形態においては、第１から第４の実施の形態における半導体装置においてＨＥＭＴまたはＵＭＯＳ構造のトランジスタを１つ形成した場合について説明する場合がある。
最初に、第１から第４の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴ等の半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第４の実施の形態におけるいずれかの半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第４の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第４の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第４の実施の形態における半導体装置のドレイン電極３３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴ等のディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第４の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図２３に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図２３に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図２３に示す例では３つ）４６８を備えている。図２３に示す例では、第１から第４の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図２４に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図２４に示す例では、パワーアンプ４７３は、第１から第４の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図２４に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間において、前記第２の半導体層の上に形成された金属酸化膜と、
前記金属酸化膜の上に形成されたゲート電極と、
を有し、
前記金属酸化膜は、ＡｌＯｘとＩｎＯｘとを含むものであって、
前記金属酸化膜におけるＡｌＯｘ／ＩｎＯｘは、３以上であることを特徴とする半導体装置。
（付記２）
前記金属酸化膜におけるＡｌＯｘ／ＩｎＯｘは、１０以上であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第２の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されていることを特徴とする付記１または２に記載の半導体装置。
（付記４）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間において、前記第２の半導体層の上に形成された金属酸化膜と、
前記金属酸化膜の上に形成されたゲート電極と、
を有し、
前記第２の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されており、
前記金属酸化膜におけるＡｌＯｘ／ＩｎＯｘの値は、前記第２の半導体層におけるＡｌ／Ｉｎの値よりも大きいことを特徴とする半導体装置。
（付記５）
前記金属酸化膜の膜厚は、１ｎｍ以上、３ｎｍ以下であることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記金属酸化膜は、前記ゲート電極の直下における膜厚が、前記ゲート電極の直下以外の領域における膜厚よりも厚いことを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記７）
前記第２の半導体層には、前記ゲート電極が形成される領域に、前記第２の半導体層の一部が除去されたゲートリセスが形成されており、
前記ゲートリセスの底面及び側面には、前記金属酸化膜が形成されており、
前記ゲート電極は、前記ゲートリセスに形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記金属酸化膜の上には、前記ゲート電極が形成されている領域を除き、絶縁膜が形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記金属酸化膜の上には、絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜の上に形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記１０）
前記第１の半導体層は、ＧａＮを含む材料により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の表面を水蒸気により酸化することにより金属酸化膜を形成する工程と、
前記金属酸化膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１２）
前記金属酸化膜は、前記第２の半導体層の表面を３００℃以上、８００℃以下の温度の水蒸気により酸化することにより形成するものであることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１３）
前記金属酸化膜は、前記第２の半導体層の表面を３００℃以上、５００℃以下の温度の水蒸気により酸化することにより形成するものであることを特徴とする付記１１に記載の半導体装置の製造方法。
（付記１４）
前記金属酸化膜を形成した後、前記金属酸化膜の上に前記ゲート電極が形成される領域に開口部を有する絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜の開口部における前記金属酸化膜の上に形成することを特徴とする付記１１から１３のいずれかに記載の半導体装置の製造方法。
（付記１５）
前記第２の半導体層を形成した後、前記第２の半導体層における前記ゲート電極が形成される領域の一部を除去することにより、ゲートリセスを形成する工程を有し、
前記ゲートリセスを形成した後、前記第２の半導体層を水蒸気により酸化することにより金属酸化膜を形成し、
前記ゲートリセスが形成されている領域にゲート電極を形成することを特徴とする付記１１から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の表面を水蒸気により酸化することにより第１の酸化領域を形成する工程と、
前記第１の酸化領域の上に、前記ゲート電極が形成される領域に開口部を有する絶縁膜を形成する工程と、
前記開口部が形成されている領域において、前記第２の半導体層を水蒸気により酸化することにより、前記第１の酸化領域よりも深くに第２の酸化領域を形成し、前記第１の酸化領域と前記第２の酸化領域とにより金属酸化膜を形成する工程と、
前記絶縁膜の開口部における前記金属酸化膜の上に、ゲート電極を形成する工程と、
有することを特徴とする半導体装置の製造方法。
（付記１７）
前記第１の酸化領域を形成する際には、前記水蒸気の温度は、３００℃以上、５００℃以下であり、
前記第２の酸化領域を形成する際には、前記水蒸気の温度は、５００℃を超え、８００℃以下であることを特徴とする付記１６に記載の半導体装置の製造方法。
（付記１８）
前記第２の半導体層は、ＩｎＡｌＮまたはＩｎＡｌＧａＮを含む材料により形成されていることを特徴とする付記１１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１０のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ スペーサ層
２３ 電子供給層（第２の半導体層）
２４ 金属酸化膜
３１ ゲート電極
３２ ソース電極
３３ ドレイン電極
４０ 保護膜

Claims (1)

  1. 基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
    前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
    前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
    前記ソース電極と前記ドレイン電極との間における前記第２の半導体層の表面を水蒸気により酸化することにより第１の酸化領域を形成する工程と、
    前記第１の酸化領域の上に、ゲート電極が形成される領域に開口部を有する絶縁膜を形成する工程と、
    前記開口部が形成されている領域において、前記第２の半導体層を水蒸気により酸化することにより、前記第１の酸化領域よりも深くに第２の酸化領域を形成し、前記第１の酸化領域と前記第２の酸化領域とにより金属酸化膜を形成する工程と、
    前記絶縁膜の開口部における前記金属酸化膜の上に、前記ゲート電極を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2016104276A 2016-05-25 2016-05-25 半導体装置の製造方法 Active JP6852283B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016104276A JP6852283B2 (ja) 2016-05-25 2016-05-25 半導体装置の製造方法
US15/600,260 US10312094B2 (en) 2016-05-25 2017-05-19 AlOx/InOx gate insulator for HEMT
US16/385,161 US10796917B2 (en) 2016-05-25 2019-04-16 Method for manufacturing gate insulator for HEMT

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016104276A JP6852283B2 (ja) 2016-05-25 2016-05-25 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020209131A Division JP2021044588A (ja) 2020-12-17 2020-12-17 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017212325A JP2017212325A (ja) 2017-11-30
JP6852283B2 true JP6852283B2 (ja) 2021-03-31

Family

ID=60418198

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016104276A Active JP6852283B2 (ja) 2016-05-25 2016-05-25 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US10312094B2 (ja)
JP (1) JP6852283B2 (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
KR20110122525A (ko) * 2010-05-04 2011-11-10 삼성전자주식회사 Ｌｄｄ 영역을 갖는 고 전자 이동도 트랜지스터(ｈｅｍｔ) 및 그 제조방법
JP5913816B2 (ja) 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP5941335B2 (ja) 2012-05-09 2016-06-29 シャープ株式会社 スイッチング素子及びスイッチング素子の製造方法
JP6171435B2 (ja) * 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP6237433B2 (ja) * 2014-04-17 2017-11-29 富士通株式会社 半導体装置及び半導体装置の製造方法
US9412830B2 (en) * 2014-04-17 2016-08-09 Fujitsu Limited Semiconductor device and method of manufacturing semiconductor device

Also Published As

Publication number Publication date
US10312094B2 (en) 2019-06-04
US20190244821A1 (en) 2019-08-08
US20170345661A1 (en) 2017-11-30
US10796917B2 (en) 2020-10-06
JP2017212325A (ja) 2017-11-30

Similar Documents

Publication Publication Date Title
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
KR101358489B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
TWI542008B (zh) 半導體裝置
TWI500148B (zh) 半導體裝置
JP5784441B2 (ja) 半導体装置及び半導体装置の製造方法
JP2014072431A (ja) 半導体装置
JP6658253B2 (ja) 半導体装置及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP6772579B2 (ja) 半導体装置及び半導体装置の製造方法
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021044588A (ja) 半導体装置及び半導体装置の製造方法
JP6852283B2 (ja) 半導体装置の製造方法
US10312344B2 (en) Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
Ozaki et al. AlO x/InO x gate insulator for HEMT
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP2024005760A (ja) 半導体装置、半導体装置の製造方法及び電子装置
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP2014220338A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201217

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201225

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210222

R150 Certificate of patent or registration of utility model

Ref document number: 6852283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150