JP6772579B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6772579B2
JP6772579B2 JP2016124440A JP2016124440A JP6772579B2 JP 6772579 B2 JP6772579 B2 JP 6772579B2 JP 2016124440 A JP2016124440 A JP 2016124440A JP 2016124440 A JP2016124440 A JP 2016124440A JP 6772579 B2 JP6772579 B2 JP 6772579B2
Authority
JP
Japan
Prior art keywords
film
insulating film
semiconductor device
layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016124440A
Other languages
English (en)
Other versions
JP2017228685A (ja
Inventor
史朗 尾崎
史朗 尾崎
岡本　直哉
直哉 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2016124440A priority Critical patent/JP6772579B2/ja
Priority to US15/497,845 priority patent/US10084059B2/en
Publication of JP2017228685A publication Critical patent/JP2017228685A/ja
Application granted granted Critical
Publication of JP6772579B2 publication Critical patent/JP6772579B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01358—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being a Group III-V material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6319—Formation by plasma treatments, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6938—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides
    • H10P14/6939—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal
    • H10P14/69391—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses the material containing at least one metal element, e.g. metal oxides, metal oxynitrides or metal oxycarbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/256—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are recessed in semiconductor bodies

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関するものである。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮ等または、これらの混晶である材料は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field-Effect Transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている（例えば、特許文献１）。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。
窒化物半導体を用いた電界効果型トランジスタとしては、電子走行層にＧａＮを用い電子供給層にＡｌＧａＮを用いたＨＥＭＴがあり、ＧａＮにおけるピエゾ分極や自発分極の作用により電子走行層において２ＤＥＧ（Two-Dimensional Electron Gas）が生成される。このようなＨＥＭＴにおいては、電子供給層の上に絶縁膜を形成し、この絶縁膜の上にゲート電極を形成したＭＩＳ構造のＨＥＭＴがある。このように、ゲート電極と電子供給層との間に絶縁膜を形成することにより、ゲートリーク電流を抑制することができる。
特開２００２−３５９２５６号公報 特開２０１２−１７４８０４号公報 特開２０１０−５０３４７号公報 特開２０１０−１１８５５６号公報
ところで、ゲート電極と電子供給層の間に形成される絶縁膜としては、ゲートリーク電流を抑制するためには、絶縁性の高い材料が好ましく、バンドギャップの広い酸化アルミニウム（Ａｌ２Ｏ３）や酸化シリコン（ＳｉＯ２）等の酸化物が好ましい。しかしながら、窒化物半導体により形成されている電子供給層の上に、酸化物により絶縁膜を形成した場合、絶縁膜に含まれる酸素により、電子供給層が酸化され、電子供給層と絶縁膜との界面より不完全酸化物であるＧａＯｘ等が形成される。このような、不完全酸化物であるＧａＯｘ等が形成されると、電子がトラップされ、半導体装置における閾値変動が大きくなり、動作が不安定となるため好ましくない。
このため、窒化物半導体を用いた半導体装置において、ゲートリーク電流が低く、閾値変動の少ない半導体装置が求められている。
本実施の形態の一観点によれば、基板の上に、窒化物半導体により形成された第１の半導体層と、前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、前記第２の半導体層の上に形成された第１の絶縁膜と、前記第１の絶縁膜の上に形成された第２の絶縁膜と、前記第２の絶縁膜の上に形成されたゲート電極と、を有し、前記第１の絶縁膜は、前記第２の半導体層の側にＳｉの窒化物により形成された窒化物膜と、前記窒化物膜の上にＳｉの酸窒化物により形成された酸窒化物膜と、を有し、前記酸窒化物膜の膜厚は、２〜３ｎｍであり、前記第２の絶縁膜は、Ａｌの酸化物により形成されていることを特徴とする。
開示の半導体装置によれば、窒化物半導体を用いた半導体装置において、ゲートリーク電流を抑制し、閾値変動を少なくすることができる。
第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置の製造方法の工程図（１） 第１の実施の形態における半導体装置の製造方法の工程図（２） 第１の実施の形態における半導体装置の製造方法の工程図（３） 半導体装置の構造図 半導体装置の構造に対応した試料６Ａ、６Ｂの構造図 試料６Ａ、６ＢにおけるＣ−Ｖ特性図 試料６Ａ、６Ｂにおける閾値変動の説明図 試料６Ａにおける深さと酸素濃度との相関図 試料６Ｂにおける深さと酸素濃度との相関図 第２の実施の形態における半導体装置の構造図 第３の実施の形態における半導体装置の製造方法の工程図（１） 第３の実施の形態における半導体装置の製造方法の工程図（２） 第３の実施の形態における半導体装置の製造方法の工程図（３） 第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第４の実施の形態における電源装置の回路図 第４の実施の形態における高出力増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置）
第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３が積層して形成されている。電子供給層２２の上には、ソース電極４２及びドレイン電極４３が形成されている。ソース電極４２とドレイン電極４３との間のキャップ層２３の上には、第１の絶縁膜３１及び第２の絶縁膜３２が順に積層して形成されており、第２の絶縁膜３２の上には、ゲート電極４１が形成されている。尚、本実施の形態においては、電子走行層２１を第１の半導体層と記載し、電子供給層２２を第２の半導体層と記載する場合がある。
基板１０は、ＳｉＣ等の半導体材料により形成されている。バッファ層１１は、ＡｌＮやＧａＮ等により形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３は、ｎ−ＧａＮにより形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。
第１の絶縁膜３１は、窒化物膜であるＳｉ３Ｎ４（窒化シリコン）膜３１ａと、酸窒化物膜であるＳｉＯＮ（酸窒化シリコン）膜３１ｂとが積層された積層膜より形成されており、キャップ層２３の上に、Ｓｉ３Ｎ４膜３１ａ、ＳｉＯＮ膜３１ｂの順に形成されている。第２の絶縁膜３２は、Ａｌ２Ｏ３により形成されており、第１の絶縁膜３１のＳｉＯＮ膜の上に形成されている。また、第１の絶縁膜３１のＳｉＯＮ膜３１ｂは、第２の絶縁膜３２からＳｉ３Ｎ４膜３１ａに向かって、酸素濃度が徐々に減少するように組成傾斜しており、アモルファス構造となっている。本実施の形態においては、第１の絶縁膜３１は膜厚が３ｎｍ以上、２０ｎｍ以下で形成されており、第２の絶縁膜３２は２ｎｍ以上、１００ｎｍ以下で形成されている。また、本実施の形態においては、第１の絶縁膜３１の膜厚よりも第２の絶縁膜３２の膜厚が厚く形成されている。
第１の絶縁膜３１は、Ｓｉ３Ｎ４膜とＳｉＯＮ膜とが積層された積層膜以外にもＡｌＮ膜とＡｌＯＮ膜とが積層された積層膜であってもよい。また、第２の絶縁膜３２は、ＳｉＯ２、ＨｆＯ２（酸化ハフニウム）、Ｔａ２Ｏ５（五酸化タンタル）等により形成してもよい。
本実施の形態においては、キャップ層２３の上には、第１の絶縁膜３１のＳｉ３Ｎ４膜３１ａが形成されており、Ｓｉ３Ｎ４は窒化物であるため、キャップ層２３は酸化物膜や酸窒化物膜と直接接触してはいない。このため、キャップ層２３を形成しているｎ−ＧａＮが酸化されることはない。
ところで、Ｓｉ３Ｎ４のバンドギャップは約５．３ｅＶであり、ＳｉＯ２のバンドギャップは約９．０ｅＶである。また、ＡｌＮのバンドギャップは約６．３ｅＶであり、Ａｌ２Ｏ３のバンドギャップは約８．８ｅＶである。このように、一般的に、窒化物よりも酸化物の方がバンドギャップが広く、絶縁性が高い。酸窒化物の場合、バンドギャップは酸化物と窒化物との間の値となり、酸化が進行しているほど、バンドギャップが広くなり、絶縁性が高くなる。本実施の形態においては、第２の絶縁膜３２は酸化物により形成されており、第１の絶縁膜３１の一部は酸窒化物により形成されているため、絶縁性が高く、リーク電流が抑制される。また、第１の絶縁膜３１を形成している酸窒化物膜は、アモルファス構造であるため、電子のトラップも抑制される。
（半導体装置の製造方法）
次に、第１の実施の形態における半導体装置の製造方法について説明する。
最初に、図２（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３を形成する。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。窒化物半導体層は、ＭＯＶＰＥ（Metal Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成する。尚、これらの窒化物半導体層は、ＭＯＶＰＥに代えて、ＭＢＥ（Molecular Beam Epitaxy）により形成してもよい。
基板１０は、例えば、サファイア基板、Ｓｉ基板、ＳｉＣ基板、ＧａＮ基板を用いることができる。本実施の形態では、基板１０にはＳｉＣ基板が用いられている。バッファ層１１はＡｌＧａＮ等より形成されており、電子走行層２１はｉ−ＧａＮにより形成されており、電子供給層２２はｎ−ＡｌＧａＮにより形成されており、キャップ層２３はｎ−ＧａＮにより形成されている。
これら窒化物半導体層をＭＯＶＰＥにより成膜する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられる。また、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。また、ｎ型の不純物元素となるＳｉをドープする際には、ＳｉＨ４（モノシラン）が用いられる。尚、これらの原料ガスは、水素（Ｈ２）をキャリアガスとしてＭＯＶＰＥ装置の反応炉に供給される。
この後、図示はしないが、素子を分離するための素子分離領域を形成する。具体的には、キャップ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、素子分離領域が形成される領域に開口を有するレジストパターンを形成する。この後、レジストパターンの形成されていない領域の窒化物半導体層にアルゴン（Ａｒ）イオンを注入することにより素子分離領域を形成する。素子分離領域は、レジストパターンの形成されていない領域の窒化物半導体層の一部をＲＩＥ（Reactive Ion Etching）等によるドライエッチングにより除去することにより形成してもよい。素子分離領域を形成した後、レジストパターンは、有機溶剤等により除去する。
次に、図２（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域のキャップ層２３を除去する。具体的には、キャップ層２３の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンの形成されていない領域のキャップ層２３をエッチングガスとして塩素系ガスを用いたドライエッチングにより除去し、電子供給層２２を露出させる。この際、ソース電極４２及びドレイン電極４３が形成される領域における電子供給層２２の一部までも、ドライエッチングにより除去してもよい。
次に、図３（ａ）に示すように、キャップ層２３等の上に、第１の絶縁膜３１を形成する。第１の絶縁膜３１は、キャップ層２３の上に、窒化シリコンを成膜した後、酸素プラズマ処理を行うことにより形成する。具体的には、最初に、キャップ層２３を形成しているｎ−ＧａＮ膜等における表面酸化膜を水素またはアンモニア（ＮＨ３）を用いて還元処理を行った後、ＣＶＤ（chemical vapor deposition）によりＳｉ３Ｎ４膜を成膜する。成膜されるＳｉ３Ｎ４膜の膜厚は、３ｎｍ〜２０ｎｍであり、例えば、５ｎｍである。この後、酸素プラズマ処理により、Ｓｉ３Ｎ４膜を表面より酸化することによりＳｉＯＮ膜３１ｂを形成する。このように形成されるＳｉＯＮ膜３１ｂは、表面からの深さが深くなるに伴い、酸素濃度が徐々に減少しているＳｉＯＮの組成傾斜膜である。
この酸素プラズマ処理は、例えば、４００ＷのＲＦパワーで行う。ＳｉＮ膜を酸素プラズマ処理により酸化した場合、ＳｉＯＮは深さが２〜３ｎｍ程度まで形成され、キャップ層２３と接している部分は、Ｓｉ３Ｎ４のままである。従って、キャップ層２３を形成しているｎ−ＧａＮ膜まで酸化されることはない。また、第１の絶縁膜３１の一部は酸窒化物であるため、バンドギャップが広く、ゲートリーク電流を抑制することができるとともに、アモルファスであるため、電子をトラップする欠陥が抑制される。尚、水蒸気酸化や熱酸化では、Ｓｉ３Ｎ４膜を所望の深さまで酸化してＳｉＯＮ膜を形成することができないため、プラズマ酸化が好ましい。
よって、第１の絶縁膜３１は、窒化物膜であるＳｉ３Ｎ４膜３１ａと酸窒化物であるＳｉＯＮ膜３１ｂとが積層された膜であり、ＳｉＯＮ膜３１ｂは、表面からＳｉ３Ｎ４膜３１ａに向かって酸素濃度が減少し、窒素濃度が増加している組成傾斜膜である。即ち、第１の絶縁膜３１におけるＳｉＯＮ膜３１ｂは、表面からＳｉ３Ｎ４膜３１ａに向かって酸素濃度が減少し、窒素濃度が増加する濃度勾配を有している。
次に、図３（ｂ）に示すように、第１の絶縁膜３１の上に、ＡＬＤ（Atomic Layer Deposition）により、膜厚が２ｎｍ〜１００ｎｍ、例えば、３５ｎｍのＡｌ２Ｏ３を成膜することにより、第２の絶縁膜３２を形成する。第２の絶縁膜３２は酸化物であるため、バンドギャップが広い。本実施の形態においては、ゲートリーク電流を抑制するため、第１の絶縁膜３１の膜厚よりも第２の絶縁膜３２の膜厚が厚い方が好ましい。この後、５００℃〜８００℃の温度で熱処理を行う。この際行われる熱処理の温度は、後述するソース電極４２及びドレイン電極４３をオーミックコンタクトさせる際の熱処理の温度よりも高い温度で行われる。
次に、図４（ａ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域における第１の絶縁膜３１及び第２の絶縁膜３２を除去し、露出した電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。具体的には、第２の絶縁膜３２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極４２及びドレイン電極４３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、ドライエッチングにより、レジストパターンが形成されていない領域における第１の絶縁膜３１及び第２の絶縁膜３２を除去することにより、電子供給層２２の表面を露出させる。この後、Ｔａ／Ａｌにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上の金属積層膜をリフトオフにより、レジストパターンとともに除去する。これにより、電子供給層２２の上に残存する金属積層膜により、ソース電極４２及びドレイン電極４３が形成される。この後、約５５０℃の温度で熱処理することにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図４（ｂ）に示すように、第２の絶縁膜３２の上にゲート電極４１を形成する。具体的には、第２の絶縁膜３２の上にフォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極４１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、Ｎｉ／Ａｕにより形成される金属積層膜を真空蒸着により成膜した後、有機溶剤に浸漬させることにより、レジストパターンの上の金属積層膜をリフトオフにより、レジストパターンとともに除去する。これにより、第２の絶縁膜３２の上に残存する金属積層膜により、ゲート電極４１が形成される。この後、約３００℃〜４００℃の温度で熱処理を行い、更に、絶縁体材料により不図示の保護膜等を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
（閾値変動）
次に、本実施の形態における半導体装置における閾値変動について説明する。具体的には、図５に示す従来の半導体装置に対応する図６（ａ）に示す試料６Ａと、本実施の形態における半導体装置に対応する図６（ｂ）に示す試料６Ｂを作製し、Ｃ−Ｖ特性を測定した。Ｃ−Ｖ特性の測定は、試料６Ａ及び試料６Ｂの上に不図示の電極を形成し、ＭＯＳダイオードを作製して測定を行った。図６（ａ）に示す試料６Ａは、基板１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３が積層して形成されており、キャップ層２３の上には、絶縁膜９３０が形成されている。絶縁膜９３０は、膜厚が４０ｎｍのＡｌ２Ｏ３により形成されており、絶縁膜９３０の上には不図示の電極が形成されている。図６（ｂ）に示す試料６Ｂは、基板１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３が積層して形成されている。キャップ層２３の上には、第１の絶縁膜３１、第２の絶縁膜３２が形成されている。第１の絶縁膜３１は、膜厚が約５ｎｍであり、Ｓｉ３Ｎ４膜３１ａとＳｉＯＮ膜３１ｂとにより形成されている。第２の絶縁膜３２は、膜厚が約３５ｎｍのＡｌ２Ｏ３により形成されている。第２の絶縁膜３２の上には不図示の電極が形成されている。
Ｃ−Ｖ特性の測定では、絶縁膜９３０又は第２の絶縁膜３２の上に形成された電極に電圧を印加し、容量の測定を行った。電極に印加する電圧は、最初に、−２０Ｖから１０Ｖまで上昇させた後、−２０Ｖまで降下させた。これにより測定される容量は、試料６Ａ及び試料６Ｂにおける２ＤＥＧ２１ａの容量であり、閾値変動は、印加する電圧を上昇させた場合と降下させた場合において、容量が変化する閾値の変動量である。図７（ａ）は、従来の半導体装置に対応する試料６ＡにおけるＣ−Ｖ特性であり、図７（ｂ）は、本実施の形態における半導体装置に対応する試料６ＢにおけるＣ−Ｖ特性である。
図７に示されるように、従来の半導体装置に対応する試料６Ａにおける閾値変動は約１．９Ｖであるのに対し、本実施の形態における半導体装置に対応する試料６Ｂにおける閾値変動は約０．８Ｖであった。この結果を図８に示す。図７及び図８より明らかなように、本実施の形態における半導体装置は、図５に示す従来の半導体装置に比べて、閾値変動が半分以下になる。
次に、試料６Ａ及び試料６Ｂにおいて、深さ方向における酸素濃度をＸＰＳ（X-ray Photoelectron Spectroscopy）により測定した。図９は、試料６Ａにおいて、深さ方向における酸素濃度をＸＰＳにより測定した結果であり、図１０は、試料６Ｂにおいて、深さ方向における酸素濃度をＸＰＳにより測定した結果である。
図９に示されるように、従来の半導体装置に対応する試料６Ａでは、キャップ層２３に、絶縁膜９３０の界面より酸素が進入し、キャップ層２３の絶縁膜９３０の側が酸化されている。これに対し、図１０に示されるように、本実施の形態における半導体装置に対応する試料６Ｂでは、第１の絶縁膜３１のキャップ層２３の側は酸化されておらず、Ｓｉ３Ｎ４のままであり、キャップ層２３は酸化されてはいない。
よって、図５に示す従来の半導体装置では、キャップ層２３の一部が酸化され、この部分において電子がトラップされやすくなるのに対し、本実施の形態における半導体装置では、キャップ層２３は酸化されてはいないため、電子がトラップされにくい。即ち、図５に示す従来の半導体装置では、絶縁膜９３０がＡｌ２Ｏ３により形成されており、絶縁膜９３０とキャップ層２３との界面近傍におけるキャップ層２３の一部が酸化され、この部分において電子がトラップされやすいため、閾値変動が大きくなる。これに対し、本実施の形態における半導体装置においては、キャップ層２３は、第１の絶縁膜３１のＳｉ３Ｎ４膜３１ａと接しているため、キャップ層２３が酸化されることはなく、電子もトラップされにくいため、閾値変動が小さくなるものと推察される。
本実施の形態においては、第１の絶縁膜３１は、窒化物膜と酸窒化物膜とが積層された膜により形成されており、第２の絶縁膜３２は、酸化物膜により形成されている。また、第１の絶縁膜３１の酸窒化物膜は、第１の絶縁膜３１の窒化物膜から第２の絶縁膜３２に向かって、酸素濃度が増加し、窒素濃度が減少する濃度勾配を有する組成傾斜膜である。
第１の絶縁膜３１における酸窒化物膜は、窒化物膜を酸窒化した膜であり、同じ元素を含んでいる。従って、第１の絶縁膜３１における窒化物膜と酸窒化物膜の組み合わせとしては、上記のＳｉ３Ｎ４膜とＳｉＯＮ膜の他、ＡｌＮ膜とＡｌＯＮ膜であってもよい。また、第２の絶縁膜３２は、付着力や整合性の観点より、同じ元素を含んでいることが好ましい。即ち、第１の絶縁膜３１がＳｉ３Ｎ４膜とＳｉＯＮ膜により形成されている場合には、ＳｉＯ２膜が好ましく、第１の絶縁膜３１がＡｌＮ膜とＡｌＯＮ膜により形成されている場合には、Ａｌ２Ｏ３膜が好ましい。
〔第２の実施の形態〕
次に、第２の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、図１１に示されるように、基板１０の上に、窒化物半導体のエピタキシャル成長により、バッファ層１１、電子走行層１２１、スペーサ層１２２、電子供給層１２３が積層して形成されている。電子供給層１２３の上には、ソース電極４２及びドレイン電極４３が形成されている。ソース電極４２とドレイン電極４３との間の電子供給層１２３の上には、第１の絶縁膜３１及び第２の絶縁膜３２が積層して形成されており、第２の絶縁膜３２の上には、ゲート電極４１が形成されている。尚、本実施の形態においては、電子走行層１２１を第１の半導体層と記載し、電子供給層１２３を第２の半導体層と記載する場合がある。
基板１０は、ＳｉＣ等の半導体材料により形成されている。バッファ層１１は、ＡｌＮやＧａＮ等により形成されており、電子走行層１２１はｉ−ＧａＮにより形成されており、スペーサ層１２２はｉ−ＡｌＮにより形成されており、電子供給層１２３はｉ−ＩｎＡｌＮにより形成されている。これにより、電子走行層１２１において、電子走行層１２１とスペーサ層１２２との界面近傍には、２ＤＥＧ１２１ａが生成される。
本実施の形態においては電子供給層１２３の上には、第１の絶縁膜３１のＳｉ３Ｎ４膜３１ａが形成されており、Ｓｉ３Ｎ４は窒化物であるため、電子供給層１２３は酸化物膜や酸窒化物膜と直接接触してはいない。このため、電子供給層１２３を形成しているｉ−ＩｎＡｌＮが酸化されることはない。尚、電子供給層１２３はｉ−ＩｎＡｌＧａＮにより形成してもよい。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態における半導体装置の製造方法について説明する。本実施の形態は、第１の実施の形態における半導体装置の製造方法であって、第１の実施の形態とは異なる製造方法である。
最初に、図１２（ａ）に示すように、基板１０の上に、窒化物半導体層をエピタキシャル成長させることにより、バッファ層１１、電子走行層２１、電子供給層２２、キャップ層２３を形成する。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。
次に、図１２（ｂ）に示すように、キャップ層２３等の上に、第１の絶縁膜３１を形成する。第１の絶縁膜３１は、キャップ層２３の上に、窒化シリコンを成膜した後、酸素プラズマ処理を行うことにより形成する。これにより、キャップ層２３の上に形成されたＳｉ３Ｎ４膜３１ａと、Ｓｉ３Ｎ４膜３１ａの上に形成されたＳｉＯＮ膜３１ｂとにより第１の絶縁膜３１が形成される。第１の絶縁膜３１の膜厚は、約５ｎｍであり、ＳｉＯＮ膜３１ｂは、表面に向かって酸素濃度が増加する組成傾斜膜である。
次に、図１３（ａ）に示すように、第１の絶縁膜３１の上に、膜厚が２ｎｍ〜１００ｎｍ、例えば、３５ｎｍのＡｌ２Ｏ３を成膜することにより第２の絶縁膜３２を形成する。この後、５００℃〜８００℃の温度で熱処理を行う。
次に、図１３（ｂ）に示すように、ソース電極４２及びドレイン電極４３が形成される領域の第２の絶縁膜３２、第１の絶縁膜３１及びキャップ層２３をドライエッチングにより除去し、電子供給層２２を露出させる。
次に、図１４（ａ）に示すように、露出した電子供給層２２の上に、ソース電極４２及びドレイン電極４３を形成する。この後、約５５０℃の温度で熱処理することにより、ソース電極４２及びドレイン電極４３をオーミックコンタクトさせる。
次に、図１４（ｂ）に示すように、第２の絶縁膜３２の上にゲート電極４１を形成する。この後、約３００℃〜４００℃の温度で熱処理を行い、更に、絶縁体材料により不図示の保護膜等を形成する。
以上の工程により、本実施の形態における半導体装置を製造することができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１または第２の実施の形態における半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１５に基づき説明する。尚、図１５は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは異なっている。
最初に、第１または第２の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴ等の半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１または第２の実施の形態のいずれかの半導体装置に相当するものである。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極４１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極４２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極４３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴ等のディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図１６に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１６に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１６に示す例では３つ）４６８を備えている。図１６に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図１７に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１７に示す例では、パワーアンプ４７３は、第１または第２の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１７に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、窒化物半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
前記第２の半導体層の上に形成された第１の絶縁膜と、
前記第１の絶縁膜の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成されたゲート電極と、
を有し、
前記第１の絶縁膜は、前記第２の半導体層の側に形成された窒化物膜と、前記窒化物膜の上に形成された酸窒化物膜と、を有し、
前記第２の絶縁膜は、酸化物により形成されていることを特徴とする半導体装置。
（付記２）
前記酸窒化物膜は、前記窒化物膜の側から、前記第２の絶縁膜の側に向かって、酸素が増加する組成傾斜膜であることを特徴とする付記１に記載の半導体装置。
（付記３）
前記第１の絶縁膜の膜厚よりも、第２の絶縁膜の膜厚が厚いことを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記第１の絶縁膜の膜厚は、３ｎｍ以上、２０ｎｍ以下であることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記第１の絶縁膜は、ＳｉまたはＡｌを含む窒化物及び酸窒化物により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記第２の絶縁膜は、Ｓｉ、Ａｌ、Ｈｆ、Ｔａのうちのいずれかを含む酸化物により形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記第１の絶縁膜及び前記第２の絶縁膜はともにＳｉを含んでいること、または、前記第１の絶縁膜及び前記第２の絶縁膜はともにＡｌを含んでいることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記８）
前記第１の絶縁膜は、Ｓｉの窒化物及びＳｉの酸窒化物により形成されており、
前記第２の絶縁膜は、Ａｌの酸化物により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記９）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのいずれかを含む材料により形成されていることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第２の半導体層の上には、ＧａＮを含む材料によりキャップ層が形成されており、
前記第１の絶縁膜は、前記キャップ層の上に形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記第１の半導体層と前記第２の半導体層との間には、窒化物半導体によりスペーサ層が形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
前記第２の半導体層の上に、窒化物膜と酸窒化物膜により形成される第１の絶縁膜を形成する工程と、
前記第１の絶縁膜の上に、酸化物により第２の絶縁膜を形成する工程と、
前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第２の絶縁膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１３）
前記第１の絶縁膜を形成する工程は、
前記第２の半導体層の上に、窒化物膜を形成する工程と、
前記窒化物膜の表面を酸化し、酸窒化物膜を形成する工程と、
を有することを特徴とする付記１２に記載の半導体装置の製造方法。
（付記１４）
前記酸窒化物膜は、前記窒化物膜の表面を酸素プラズマ処理により酸化することにより形成されるものであることを特徴とする付記１３に記載の半導体装置の製造方法。
（付記１５）
前記第１の絶縁膜の膜厚は、３ｎｍ以上、２０ｎｍ以下であることを特徴とする付記１２から１４のいずれかに記載の半導体装置の製造方法。
（付記１６）
前記ソース電極及び前記ドレイン電極を形成する工程は、前記第２の絶縁膜を形成する工程の後に行うものであり、前記ソース電極及び前記ドレイン電極をオーミックコンタクトさせるための熱処理を行う工程を含むものであって、
前記第２の絶縁膜を形成する工程は、前記第２の絶縁膜を形成した後の熱処理を行う工程を含むものであり、
前記第２の絶縁膜を形成した後の熱処理の温度は、前記オーミックコンタクトさせるための熱処理の温度よりも、高いことを特徴とする付記１２から１５のいずれかに記載の半導体装置の製造方法。
（付記１７）
前記第１の絶縁膜は、ＳｉまたはＡｌを含む窒化物及び酸窒化物により形成されていることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記１８）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのうちのいずれかを含む材料により形成されていることを特徴とする付記１１から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記２０）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 基板
１１ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ 電子供給層（第２の半導体層）
２３ キャップ層
３１ 第１の絶縁膜
３１ａ Ｓｉ３Ｎ４膜
３１ｂ ＳｉＯＮ膜
３２ 第２の絶縁膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極

Claims (8)

  1. 基板の上に、窒化物半導体により形成された第１の半導体層と、
    前記第１の半導体層の上に、窒化物半導体により形成された第２の半導体層と、
    前記第２の半導体層の上に形成されたソース電極及びドレイン電極と、
    前記第２の半導体層の上に形成された第１の絶縁膜と、
    前記第１の絶縁膜の上に形成された第２の絶縁膜と、
    前記第２の絶縁膜の上に形成されたゲート電極と、
    を有し、
    前記第１の絶縁膜は、前記第２の半導体層の側にＳｉの窒化物により形成された窒化物膜と、前記窒化物膜の上にＳｉの酸窒化物により形成された酸窒化物膜と、を有し、
    前記酸窒化物膜の膜厚は、２〜３ｎｍであり、
    前記第２の絶縁膜は、Ａｌの酸化物により形成されていることを特徴とする半導体装置。
  2. 前記酸窒化物膜は、前記窒化物膜の側から、前記第２の絶縁膜の側に向かって、酸素が増加する組成傾斜膜であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第１の絶縁膜の膜厚よりも、前記第２の絶縁膜の膜厚が厚いことを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第１の絶縁膜の膜厚は、３ｎｍ以上、２０ｎｍ以下であることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記第１の半導体層は、ＧａＮを含む材料により形成されており、
    前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのいずれかを含む材料により形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。
  6. 基板の上に、窒化物半導体により第１の半導体層を形成する工程と、
    前記第１の半導体層の上に、窒化物半導体により第２の半導体層を形成する工程と、
    前記第２の半導体層の上に、Ｓｉの窒化物により形成された窒化物膜と、前記窒化物膜の上に、Ｓｉの酸窒化物により形成された酸窒化物膜とを有する第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上に、Ａｌの酸化物により第２の絶縁膜を形成する工程と、
    前記第２の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
    前記第２の絶縁膜の上に、ゲート電極を形成する工程と、
    を有し、
    前記酸窒化物膜の膜厚は、２〜３ｎｍであることを特徴とする半導体装置の製造方法。
  7. 前記第１の絶縁膜を形成する工程は、
    前記第２の半導体層の上に、窒化物膜を形成する工程と、
    前記窒化物膜の表面を酸化し、酸窒化物膜を形成する工程と、
    を有することを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記酸窒化物膜は、前記窒化物膜の表面を酸素プラズマ処理により酸化することにより形成されるものであることを特徴とする請求項７に記載の半導体装置の製造方法。
JP2016124440A 2016-06-23 2016-06-23 半導体装置及び半導体装置の製造方法 Active JP6772579B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016124440A JP6772579B2 (ja) 2016-06-23 2016-06-23 半導体装置及び半導体装置の製造方法
US15/497,845 US10084059B2 (en) 2016-06-23 2017-04-26 Semiconductor device and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016124440A JP6772579B2 (ja) 2016-06-23 2016-06-23 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017228685A JP2017228685A (ja) 2017-12-28
JP6772579B2 true JP6772579B2 (ja) 2020-10-21

Family

ID=60675158

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016124440A Active JP6772579B2 (ja) 2016-06-23 2016-06-23 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10084059B2 (ja)
JP (1) JP6772579B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6877319B2 (ja) * 2017-11-15 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP7055533B2 (ja) * 2018-07-23 2022-04-18 株式会社東芝 半導体装置及びその製造方法
US11610971B2 (en) * 2018-12-17 2023-03-21 Intel Corporation Cap layer on a polarization layer to preserve channel sheet resistance
JP7450446B2 (ja) * 2020-04-13 2024-03-15 株式会社アドバンテスト 半導体装置、半導体装置の製造方法、および試験装置
US20240234482A9 (en) * 2022-10-19 2024-07-11 Micron Technology, Inc. Microelectronic devices including capacitors, and related electronic systems and methods

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4663156B2 (ja) 2001-05-31 2011-03-30 富士通株式会社 化合物半導体装置
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP2008311460A (ja) * 2007-06-15 2008-12-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2010050347A (ja) 2008-08-22 2010-03-04 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2010118556A (ja) 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
US8624260B2 (en) * 2010-01-30 2014-01-07 National Semiconductor Corporation Enhancement-mode GaN MOSFET with low leakage current and improved reliability
JP5680987B2 (ja) 2011-02-18 2015-03-04 株式会社アドバンテスト 半導体装置、試験装置、および製造方法
JP2013041969A (ja) * 2011-08-15 2013-02-28 Advantest Corp 半導体装置、半導体装置の製造方法、および試験装置
JP5990976B2 (ja) * 2012-03-29 2016-09-14 富士通株式会社 半導体装置及び半導体装置の製造方法
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
CN103500763B (zh) * 2013-10-15 2017-03-15 苏州晶湛半导体有限公司 Ⅲ族氮化物半导体器件及其制造方法
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법

Also Published As

Publication number Publication date
JP2017228685A (ja) 2017-12-28
US10084059B2 (en) 2018-09-25
US20170373168A1 (en) 2017-12-28

Similar Documents

Publication Publication Date Title
TWI542008B (zh) 半導體裝置
US9269782B2 (en) Semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
KR101502662B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP5990976B2 (ja) 半導体装置及び半導体装置の製造方法
JP6658253B2 (ja) 半導体装置及び半導体装置の製造方法
TW201236083A (en) Semiconductor device and method for manufacturing semiconductor device
JP6772579B2 (ja) 半導体装置及び半導体装置の製造方法
JP6687831B2 (ja) 化合物半導体装置及びその製造方法
JP2013065720A (ja) 半導体結晶基板、半導体結晶基板の製造方法、半導体装置の製造方法、電源装置及び増幅器
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP6953886B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US10796917B2 (en) Method for manufacturing gate insulator for HEMT
US10312344B2 (en) Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier
JP2021027151A (ja) 半導体装置、半導体装置の製造方法及び増幅器
JP6642200B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021044588A (ja) 半導体装置及び半導体装置の製造方法
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200421

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200518

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200901

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200914

R150 Certificate of patent or registration of utility model

Ref document number: 6772579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350