JP2021044588A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2021044588A JP2021044588A JP2020209131A JP2020209131A JP2021044588A JP 2021044588 A JP2021044588 A JP 2021044588A JP 2020209131 A JP2020209131 A JP 2020209131A JP 2020209131 A JP2020209131 A JP 2020209131A JP 2021044588 A JP2021044588 A JP 2021044588A
- Authority
- JP
- Japan
- Prior art keywords
- metal oxide
- oxide film
- semiconductor device
- semiconductor layer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
最初に、電子供給層にInAlNを用いた半導体装置において、ドレイン電流が低下することについて、図1に基づき説明する。
次に、第1の実施の形態における半導体装置について、図2に基づき説明する。
次に、本実施の形態における半導体装置の製造方法について、図11及び図12に基づき説明する。
(半導体装置)
次に、第2の実施の形態における半導体装置について、図13に基づき説明する。
次に、本実施の形態における半導体装置の製造方法について、図14及び図15に基づき説明する。
(半導体装置)
次に、第3の実施の形態における半導体装置について、図16に基づき説明する。
次に、本実施の形態における半導体装置の製造方法について、図17及び図18に基づき説明する。
(半導体装置)
次に、第4の実施の形態における半導体装置について、図19に基づき説明する。
次に、本実施の形態における半導体装置の製造方法について、図20及び図21に基づき説明する。
次に、第5の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
(付記1)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間において、前記第2の半導体層の上に形成された金属酸化膜と、
前記金属酸化膜の上に形成されたゲート電極と、
を有し、
前記金属酸化膜は、AlOxとInOxとを含むものであって、
前記金属酸化膜におけるAlOx/InOxは、3以上であることを特徴とする半導体装置。
(付記2)
前記金属酸化膜におけるAlOx/InOxは、10以上であることを特徴とする付記1に記載の半導体装置。
(付記3)
前記第2の半導体層は、InAlNまたはInAlGaNを含む材料により形成されていることを特徴とする付記1または2に記載の半導体装置。
(付記4)
基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間において、前記第2の半導体層の上に形成された金属酸化膜と、
前記金属酸化膜の上に形成されたゲート電極と、
を有し、
前記第2の半導体層は、InAlNまたはInAlGaNを含む材料により形成されており、
前記金属酸化膜におけるAlOx/InOxの値は、前記第2の半導体層におけるAl/Inの値よりも大きいことを特徴とする半導体装置。
(付記5)
前記金属酸化膜の膜厚は、1nm以上、3nm以下であることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記金属酸化膜は、前記ゲート電極の直下における膜厚が、前記ゲート電極の直下以外の領域における膜厚よりも厚いことを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記7)
前記第2の半導体層には、前記ゲート電極が形成される領域に、前記第2の半導体層の一部が除去されたゲートリセスが形成されており、
前記ゲートリセスの底面及び側面には、前記金属酸化膜が形成されており、
前記ゲート電極は、前記ゲートリセスに形成されていることを特徴とする付記1から6のいずれかに記載の半導体装置。
(付記8)
前記金属酸化膜の上には、前記ゲート電極が形成されている領域を除き、絶縁膜が形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
前記金属酸化膜の上には、絶縁膜が形成されており、
前記ゲート電極は、前記絶縁膜の上に形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記10)
前記第1の半導体層は、GaNを含む材料により形成されていることを特徴とする付記1から9のいずれかに記載の半導体装置。
(付記11)
基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間における前記第2の半導体層の表面を水蒸気により酸化することにより金属酸化膜を形成する工程と、
前記金属酸化膜の上に、ゲート電極を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記12)
前記金属酸化膜は、前記第2の半導体層の表面を300℃以上、800℃以下の温度の水蒸気により酸化することにより形成するものであることを特徴とする付記11に記載の半導体装置の製造方法。
(付記13)
前記金属酸化膜は、前記第2の半導体層の表面を300℃以上、500℃以下の温度の水蒸気により酸化することにより形成するものであることを特徴とする付記11に記載の半導体装置の製造方法。
(付記14)
前記金属酸化膜を形成した後、前記金属酸化膜の上に前記ゲート電極が形成される領域に開口部を有する絶縁膜を形成する工程を有し、
前記ゲート電極は、前記絶縁膜の開口部における前記金属酸化膜の上に形成することを特徴とする付記11から13のいずれかに記載の半導体装置の製造方法。
(付記15)
前記第2の半導体層を形成した後、前記第2の半導体層における前記ゲート電極が形成される領域の一部を除去することにより、ゲートリセスを形成する工程を有し、
前記ゲートリセスを形成した後、前記第2の半導体層を水蒸気により酸化することにより金属酸化膜を形成し、
前記ゲートリセスが形成されている領域にゲート電極を形成することを特徴とする付記11から14のいずれかに記載の半導体装置の製造方法。
(付記16)
基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記ソース電極と前記ドレイン電極との間における前記第2の半導体層の表面を水蒸気により酸化することにより第1の酸化領域を形成する工程と、
前記第1の酸化領域の上に、前記ゲート電極が形成される領域に開口部を有する絶縁膜を形成する工程と、
前記開口部が形成されている領域において、前記第2の半導体層を水蒸気により酸化することにより、前記第1の酸化領域よりも深くに第2の酸化領域を形成し、前記第1の酸化領域と前記第2の酸化領域とにより金属酸化膜を形成する工程と、
前記絶縁膜の開口部における前記金属酸化膜の上に、ゲート電極を形成する工程と、
有することを特徴とする半導体装置の製造方法。
(付記17)
前記第1の酸化領域を形成する際には、前記水蒸気の温度は、300℃以上、500℃以下であり、
前記第2の酸化領域を形成する際には、前記水蒸気の温度は、500℃を超え、800℃以下であることを特徴とする付記16に記載の半導体装置の製造方法。
(付記18)
前記第2の半導体層は、InAlNまたはInAlGaNを含む材料により形成されていることを特徴とする付記11から17のいずれかに記載の半導体装置の製造方法。
(付記19)
付記1から10のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記20)
付記1から10のいずれかに記載の半導体装置を有することを特徴とする増幅器。
21 電子走行層(第1の半導体層)
21a 2DEG
22 スペーサ層
23 電子供給層(第2の半導体層)
24 金属酸化膜
31 ゲート電極
32 ソース電極
33 ドレイン電極
40 保護膜
Claims (9)
- 基板の上に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたソース電極及びドレイン電極と、
前記ソース電極と前記ドレイン電極との間において、前記第2の半導体層の上に形成された金属酸化膜と、
前記金属酸化膜の上方に形成されたゲート電極と、
を有し、
前記金属酸化膜は、AlOxとInOxとを含むものであって、
前記金属酸化膜におけるAlOx/InOxは、4.6以上であって、
前記金属酸化膜の上には、絶縁膜が形成されており、
前記第2の半導体層の上部には、前記ゲート電極が形成される領域に、前記第2の半導体層の一部が除去されたゲートリセスが形成されており、
前記ゲートリセスの底面及び側面には、前記第1の半導体層から離れて前記金属酸化膜及び前記絶縁膜が形成されており、
前記ゲート電極は、前記ゲートリセスにおいて前記絶縁膜の上に形成されていることを特徴とする半導体装置。 - 前記金属酸化膜におけるAlOx/InOxは、10以上であることを特徴とする請求項1に記載の半導体装置。
- 前記第2の半導体層は、InAlNまたはInAlGaNを含む材料により形成されていることを特徴とする請求項1または2に記載の半導体装置。
- 前記金属酸化膜は、前記ゲート電極の直下における膜厚が3nm以上、4nm以下であり、前記ゲート電極の直下以外の領域における膜厚は、1nm以上、3nm以下であることを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 前記金属酸化膜は、前記ゲート電極の直下における膜厚が、前記ゲート電極の直下以外の領域における膜厚よりも厚いことを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 基板の上に、窒化物半導体により第1の半導体層を形成する工程と、
前記第1の半導体層の上に、窒化物半導体により第2の半導体層を形成する工程と、
前記第2の半導体層の上に、ソース電極及びドレイン電極を形成する工程と、
前記第2の半導体層の上部に、前記第2の半導体層の一部を除去してゲートリセスを形成する工程と、
前記ゲートリセスを形成した後、前記ソース電極と前記ドレイン電極との間における前記第2の半導体層の表面を水蒸気により酸化することにより金属酸化膜を形成する工程と、
前記金属酸化膜の上にプラズマCVD法により絶縁膜を形成する工程と、
前記ゲートリセスが形成されている領域で前記絶縁膜の上に、ゲート電極を形成する工程と、
を有し、
前記金属酸化膜は、AlOxとInOxとを含むものであって、
前記金属酸化膜におけるAlOx/InOxは、4.6以上であって、
前記ゲートリセスの底面及び側面には、前記第1の半導体層から離れて前記金属酸化膜及び前記絶縁膜が形成されることを特徴とする半導体装置の製造方法。 - 前記金属酸化膜におけるAlOx/InOxは、10以上であることを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記金属酸化膜は、前記ゲート電極の直下における膜厚が3nm以上、4nm以下であり、前記ゲート電極の直下以外の領域における膜厚は、1nm以上、3nm以下であることを特徴とする請求項6または7に記載の半導体装置の製造方法。
- 前記金属酸化膜は、前記第2の半導体層の表面を300℃以上、800℃以下の温度の水蒸気により酸化することにより形成するものであることを特徴とする請求項6から8のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020209131A JP2021044588A (ja) | 2020-12-17 | 2020-12-17 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020209131A JP2021044588A (ja) | 2020-12-17 | 2020-12-17 | 半導体装置及び半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016104276A Division JP6852283B2 (ja) | 2016-05-25 | 2016-05-25 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021044588A true JP2021044588A (ja) | 2021-03-18 |
Family
ID=74864297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020209131A Pending JP2021044588A (ja) | 2020-12-17 | 2020-12-17 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2021044588A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170100931A1 (en) * | 2014-05-08 | 2017-04-13 | Canon Kabushiki Kaisha | Liquid ejection device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045343A (ja) * | 2008-07-15 | 2010-02-25 | Imec | 半導体デバイス |
WO2014057906A1 (ja) * | 2012-10-11 | 2014-04-17 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
JP2014183080A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
JP2015207589A (ja) * | 2014-04-17 | 2015-11-19 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
-
2020
- 2020-12-17 JP JP2020209131A patent/JP2021044588A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010045343A (ja) * | 2008-07-15 | 2010-02-25 | Imec | 半導体デバイス |
WO2014057906A1 (ja) * | 2012-10-11 | 2014-04-17 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
JP2014183080A (ja) * | 2013-03-18 | 2014-09-29 | Fujitsu Ltd | 半導体装置及びその製造方法、電源装置、高周波増幅器 |
JP2015207589A (ja) * | 2014-04-17 | 2015-11-19 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20170100931A1 (en) * | 2014-05-08 | 2017-04-13 | Canon Kabushiki Kaisha | Liquid ejection device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5784440B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
KR101358489B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
KR101502662B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TWI542008B (zh) | 半導體裝置 | |
JP5784441B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2014072431A (ja) | 半導体装置 | |
JP2014072429A (ja) | 半導体装置 | |
JP6658253B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
US10964805B2 (en) | Compound semiconductor device | |
JP2014072428A (ja) | 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置 | |
JP6252122B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6772579B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2021044588A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6852283B2 (ja) | 半導体装置の製造方法 | |
US10312344B2 (en) | Semiconductor device, manufacturing method of semiconductor device, power unit, and amplifier | |
JP7102796B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2017183513A (ja) | 半導体装置及び半導体装置の製造方法 | |
Ozaki et al. | AlO x/InO x gate insulator for HEMT | |
JP2024005760A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP2021027151A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
JP2017168862A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201223 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20211116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220105 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20220322 |