TWI542008B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI542008B
TWI542008B TW102144863A TW102144863A TWI542008B TW I542008 B TWI542008 B TW I542008B TW 102144863 A TW102144863 A TW 102144863A TW 102144863 A TW102144863 A TW 102144863A TW I542008 B TWI542008 B TW I542008B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
semiconductor
semiconductor device
film
Prior art date
Application number
TW102144863A
Other languages
English (en)
Other versions
TW201438237A (zh
Inventor
金村雅仁
Original Assignee
富士通股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通股份有限公司 filed Critical 富士通股份有限公司
Publication of TW201438237A publication Critical patent/TW201438237A/zh
Application granted granted Critical
Publication of TWI542008B publication Critical patent/TWI542008B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

半導體裝置 發明領域
於此中所討論的實施例係有關於一種半導體裝置。
發明背景
一種是為是氮化物半導體或其之晶體之GaN、AlN、InN或類似的材料具有一寬帶隙而且業已在一高功率電子裝置、一短波長發光裝置或類似中使用。在這些當中，一種技術業已為作為一高功率裝置的一場效電晶體(FET)，特別地，一高電子移動率電晶體(HEMT)研究發展(例如，日本專利申請案公告第2002-359256號案)。使用如此之氮化物半導體的HEMT是被使用於高功率/高效率放大器、高功率切換裝置或類似。
使用一氮化物半導體的HEMT是如此以致於一氮化鋁鎵/氮化鎵(AlGaN/GaN)異質結構是形成於一基體上而一GaN層是為一電子轉渡層。在這裡，就該基體而言，由藍寶石、碳化矽(SiC)、氮化鎵(GaN)、矽(Si)或類似形成的一基體是被使用。
GaN的帶隙是3.4eV，比Si的帶隙(1.1eV)或GaAs的帶隙(1.4eV)大，而且具有一高崩潰電壓。再者，要得到高飽和電子速率、高電壓運作、與高功率是有可能的，而因此，被使用於高效率切換元件、在電動車中的高電氣強度裝置或類似是有可能的。此外，一具有一藉著一位在一閘極電極下方之絕緣薄膜來被提供之絕緣閘極結構的裝置也被揭露俾可抑制在一電晶體中的漏電流(例如，日本專利申請案公告第2010-199481號案)。
與此同時，一常關運作在一電力切換元件中是被希望的因此在閘極電壓是為0V的情況中無電流在一半導體元件中流動。就如此的常關運作而言，必須把閘極臨界電壓移到正側，而且設有一p-GaN帽蓋層之結構或者設有一閘極凹坑之結構的研究是正被進行。然而，在設有一p-GaN帽蓋層之結構的情況中，晶體長成是困難的一個問題發生，而在形成有一閘極凹坑之結構的情況中，蝕刻損害或類似是容易發生且閘極凹坑之深度之控制是困難的問題發生。
因此，就如此之一種使用諸如GaN般之氮化物半導體作為半導體材料之場效電晶體的半導體裝置而言，一種能夠被容易製造、進行常關運作、且具有高一致性的半導體裝置是被希望的。
發明概要
根據實施例之一特徵，一種半導體裝置包括一基 體、一形成於該基體上的第一半導體層、一形成於該第一半導體層上的第二半導體層、一形成於該第二半導體層上的第一絕緣層，該第一絕緣層是由一包括SiO2的材料所形成、一形成於該第一絕緣層上的第二絕緣層，該第二絕緣薄膜是由一包括從Al2O3、ZrO2、Ta2O5、Ga2O3、與HfO2中選擇出來之一者或多者的材料所形成、及一形成於該第二絕緣層上的閘極電極。
2A‧‧‧樣品
2B‧‧‧樣品
2C‧‧‧樣品
11‧‧‧基體
12‧‧‧電子轉渡層
12a‧‧‧2DEG
13‧‧‧電子供應層
21‧‧‧中間元件分隔區域
30‧‧‧絕緣薄膜
30a‧‧‧開孔
31‧‧‧第一絕緣層
32‧‧‧第二絕緣層
33‧‧‧保護絕緣薄膜
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極
81‧‧‧氮化物半導體層
82‧‧‧Al2O3薄膜
83‧‧‧氧化薄膜
84‧‧‧SiO2薄膜
85‧‧‧電極
130a‧‧‧開孔
231‧‧‧第一絕緣層
331‧‧‧第一絕緣層
331a‧‧‧開孔
410‧‧‧半導體晶片
420‧‧‧導線架
421‧‧‧閘極引腳
422‧‧‧源極引腳
423‧‧‧汲極引腳
430‧‧‧晶元連接劑
431‧‧‧導線
432‧‧‧導線
433‧‧‧導線
441‧‧‧閘極電極
442‧‧‧源極電極
443‧‧‧汲極電極
460‧‧‧電源供應器裝置
461‧‧‧初級電路
462‧‧‧次級電路
463‧‧‧變壓器
464‧‧‧交流電源供應器
465‧‧‧橋式整流器電路
466‧‧‧切換元件
467‧‧‧切換元件
468‧‧‧切換元件
470‧‧‧高頻放大器
471‧‧‧數位預失真電路
472‧‧‧混合器
473‧‧‧功率放大器
474‧‧‧定向耦合器
圖1是為在一第一實施例中之半導體裝置的結構圖；圖2A、圖2B、與圖2C是為一第一絕緣層與一第二絕緣層的說明圖(1)；圖3是為一第一絕緣層與一第二絕緣層的說明圖(2)；圖4是為一第一絕緣層與一第二絕緣層的說明圖(3)；圖5A、圖5B、與圖5C是為在該第一實施例中之半導體裝置之製造方法的製程圖(1)；圖6A、圖6B、與圖6C是為在該第一實施例中之半導體裝置之製造方法的製程圖(2)；圖7A和圖7B是為在該第一實施例中之半導體裝置之製造方法的製程圖(3)；圖8是為在一第二實施例中之半導體裝置的結構圖；圖9A、圖9B、與圖9C是為在該第二實施例中之半導體裝置之製造方法的製程圖(1)；圖10A、圖10B、與圖10C是為在該第二實施例中之半 導體裝置之製造方法的製程圖(2)；圖11A與圖11B是為在該第二實施例中之半導體裝置之製造方法的製程圖(3)；圖12是為在一第三實施例中之半導體裝置的結構圖；圖13是為在一第四實施例中之半導體裝置的結構圖；圖14是為在一第五實施例中之半導體裝置的結構圖；圖15是為在一第六實施例中之分離封裝半導體裝置的說明圖；圖16是為在該第六實施例中之電源供應器裝置的電路圖；及圖17是為在該第六實施例中之高功率放大器的結構圖。
較佳實施例之詳細說明
一些實施例將會配合該等圖式在下面作描述。在這裡，相同的標號標示相同的元件或類似，而且其之重複描述將會被省略。
[第一實施例]
(半導體裝置)
一第一實施例的半導體裝置將會依據圖1來作描述。
本實施例的半導體裝置是如此以致於一是為一第一半導體層之由i-GaN形成的電子轉渡層12與一是為一第二半導體層之由AlGaN形成的電子供應層13是被層疊及 形成於一基體11上。一中間元件分隔區域21是形成於該電子轉渡層12與該電子供應層13的一部份上。一絕緣薄膜30是形成在該電子供應層13上位於一個除了一用於形成源極電極42與汲極電極43之區域以外的區域內。一開孔30a是形成於這絕緣薄膜30以致於該電子供應層13的表面是露出於一個用於形成閘極電極41的區域。再者，該第一半導體層與該第二半導體層在本實施例中是由氮化物半導體形成。
再者，於該絕緣薄膜30的開孔30a處一第一絕緣層31與一第二絕緣層32是被層疊與形成於該電子供應層13與該絕緣薄膜30上。該閘極電極41是形成在該第二絕緣層32上位於該絕緣薄膜30之一形成有該開孔30a的區域中。該源極電極42和該汲極電極43是形成於該電子供應層13上。再者，一保護絕緣薄膜33是形成於該第二絕緣層32或類似上。
在本實施例中，二維電子氣(2DEG)12a是產生在該電子轉渡層12中且接近一個在該電子轉渡層12與該電子供應層13之間的界面。然而，在本實施例中，2DEG 12a在該閘極電極41正下方是因為在下面所述的原因是被消除，而因此，要達成常關是有可能的。
在本實施例中，該第一絕緣層31與該第二絕緣層32是由相互不同的氧化物形成。具體地，該第一絕緣層31是由一包括由一包括SiO2、HfO2或類似的材料形成。在該第一絕緣層31是由一包括SiO2之材料形成的情況中，該第二絕緣層32是由一包括從Al2O3、ZrO2、Ta2O5、Ga2O3、與 HfO2中選擇出來之一者或兩者的材料形成。再者，在該第一絕緣層31是由一包括HfO2之材料形成的情況中，該第二絕緣層32是由一包括從Al2O3、ZrO2、Ta2O5、Ga2O3、與HfO2中選擇出來之一者或多者的材料形成。
在這裡，於該第一絕緣層31是由一包括SiO2之材料形成的情況中，該第二絕緣層32最好是由一包括Al2O3或HfO2的材料形成。再者，在該第一絕緣層31是由一包括HfO2之材料形成的情況中，該第二絕緣層32最好是由一包括Al2O3的材料形成。
再者，該絕緣薄膜30是由一氧化物或一氮化物形成，而具體地，是由一包括SiO2、SiN或類似的材料形成。在本實施例中，該絕緣薄膜30是由SiN形成。在這裡，在本實施例中的絕緣薄膜30可以被描述為一第三絕緣層。
再者，該保護絕緣薄膜33是由一諸如氧化物或氮化物般的絕緣材料形成，而在本實施例中，該保護絕緣薄膜33是由一包括SiO2、SiN或類似般的材料形成。
(第一絕緣層31與第二絕緣層32)
接著，在本實施例中的該第一絕緣層31與該第二絕緣層32將會被描述。如在圖2A、圖2B、與圖2C中所例示，一樣品是藉由形成一絕緣層於一氮化物半導體層81上與形成一電極85於這絕緣層上來被製成，而在電壓與電容之間的關係是為該製成的樣品作測量。在這裡，該氮化物半導體層81是相當於該電子轉渡層12與該電子供應層13。
在圖2A中所例示的樣品2A是如此以致於在一氧 大氣中的熱處理和一氧氣電漿處理(oxygen plasma treatment)是為了一由AlGaN形成的氮化物半導體層81來被進行而隨後一Al2O3薄膜82是薄膜-形成(film-formed)在該氮化物半導體層81上到具有大約40nm的厚度。在這裡，一電極85是形成在該Al2O3薄膜82上。一熱處理是為了該樣品2A在大氣中於600℃的溫度下被進行，而藉此，該氮化物半導體層81的表面被氧化來形成一由AlOx、GaOx、InOx或類似形成的氧化薄膜83。因此，該Al2O3薄膜82是形成於這氧化薄膜83上。
在圖2B中所例示的樣品2B是如此以致於一在一由AlGaN形成之氮化物半導體層31之表面上的自然氧化薄膜是由氫氟酸或類似消除而隨後一Al2O3薄膜82是薄膜-形成於該氮化物半導體層81上到具有大約40nm的厚度。在這裡，一電極85是形成於該Al2O3薄膜82上。因此，在該樣品2B中，該Al2O3薄膜82是直接形成於該氮化物半導體層81上。
在圖2C中所例示的樣品2C是如此以致於一個具有大約5nm之厚度的SiO2薄膜84是薄膜-形成於一由AlGaN形成的氮化物半導體層81上，一個具有大約35nm之厚度的Al2O3薄膜82是薄膜-形成於該SiO2薄膜84上，而一熱處理是在大約600℃的溫度下被進行。在這裡，一電極85是形成於該Al2O3薄膜82上。
就如此被製成的樣品2A、2B、和2C而言，測量在電壓與電容之間之關係的結果(電容-電壓(CV)曲線)是被 例示在圖3中。具體地，這CV曲線是藉由使用該電極85與一形成在該電極85四周且在該氮化物半導體層81上之未被例示的電極來被測量。如在圖3中所例示，該樣品2A的平帶(flat band)是相對於該樣品2B被轉移到一負側而該樣品2C的平帶是相對於該樣品2B被轉移到一正側。因此，如在樣品2C中所例示的一結構是應用到一半導體裝置，而藉此，要容易達成常關運作是有可能的。在這裡，當一SiO2薄膜被形成代替在圖2B中所例示之樣品2B中的該Al2O3薄膜時，一平帶至正側的轉移未被證實。因此，一平帶至正側的這轉移是被認為是由於形成該Al2O3薄膜82於該SiO2薄膜84上以及進行一熱處理來被引起。
於此中，樣品2C的CV曲線為何被轉移到正側的原因將會依據圖4來更詳細地作描述。是被認為的是，在該SiO2薄膜84是如在圖4(a)中所例示薄膜-形成於該氮化物半導體層81上且該Al2O3薄膜82是如在圖4(b)中所例示薄膜-形成之後，熱處理被進行而藉此氧離子是從該Al2O3薄膜82移動到該SiO2薄膜84。因此，氧離子從該Al2O3薄膜82移動到該SiO2薄膜84，而藉此，一雙極(dipole)是形成在一個在該Al2O3薄膜82與該SiO2薄膜84之間。這雙極是如此以致於該Al2O3薄膜82的一側是正而該SiO2薄膜84的一側是負，而且在2DEG是由於該SiO2薄膜84之一側是負而形成於該氮化物半導體層81上的情況中是有可能減少或消除2DEG。因此，在該樣品2C中所例示的結構是應用到一個正好在該閘極電極41下方的區域而藉此是有可能減少或消除正好在該 閘極電極41下方的2DEG因此要容易達成在一半導體裝置中的常關是有可能的。
與此同時，一種材料是被選擇俾可在進行一熱處理或類似且被選擇的材料被層疊時把氧離子從兩種類型之氧化薄膜中之一者移動到另一者，因此是有可能產生如此之雙極。例如，關於兩種類型之氧化薄膜之氧氣的密度，當它們中之一者具有具有高密度而另一者是為一種具有低密度的材料時，要藉由進行一熱處理或類似來產生一雙極是有可能的。當如此之材料的組合被具體地研究時，後面的觀察資料被得到。即，當一個絕緣薄膜是由SiO2形成而另一個絕緣薄膜是由Al2O3、ZrO2、Ta2O5、Ga2O3、或HfO2形成時一雙極是容易被產生的觀察資料是能夠被得到。再者，當一個絕緣薄膜是由HfO2形成而另一個絕緣薄膜是由Al2O3、ZrO2、Ta2O5、或Ga2O3形成時一雙極是容易被產生的觀察資料是能夠被得到。
因此，該第一絕緣層31是由一包括SiO2的材料形成而該第二絕緣層32是由一包括從Al2O3、ZrO2、Ta2O5、Ga2O3、與HfO2或類似中選擇出來之一者或多者的材料形成，因此要達成常關是有可能的。在這些當中，該第一絕緣層31最好是由一包括SiO2的材料形成而該第二絕緣層32最好是由一包括Al2O3、HfO2或類似的材料形成。
再者，該第一絕緣層31是由一包括HfO2的材料形成而該第二絕緣層32是由一包括從Al2O3、ZrO2、Ta2O5、Ga2O3或類似中選擇出來之一者或多者的材料形成，因此要 達成常關是有可能的。在這些當中，該第一絕緣層31最好是由一包括HfO2的材料形成而該第二絕緣層32最好是由一包括Al2O3或類似的材料形成。
在這裡，該第一絕緣層31的薄膜厚度最好是30nm或更小，而進一步地，最好是20nm或更小，俾可得到本實施例的效果。再者，雖然只要該第一絕緣層31被形成，要得到本實施例的效果是有可能的，該第一絕緣層31的薄膜厚度最好是2nm或更大。這是因為如果該第一絕緣層32是太厚的話，一產生之雙極的作用被降低，而如果它是太薄的話，要產生一足以達成常關的雙極是不可能的。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會依據圖5A、圖5B、圖5C、圖6A、圖6B、圖6C、圖7A、與圖7B來作描述。
首先，如在圖5A中所例示，一提供一半導體層之未被例示的緩衝器層、一電子轉渡層12、與一電子供應層13是以金屬有機氣相磊晶(MOVPE)法為基礎來依序外延地長成與形成於一基體11上。在這裡，一具有一形成於該電子供應層13上之帽蓋層的結構是可以根據需求來被設置。要以，例如，以像是Si般之雜質元件摻雜的n-GaN為基礎形成一帽蓋層是有可能的。
就該基體11而言，要使用由Si、藍寶石、SiC、GaN、AlN或類似形成的基體是有可能的。
該電子轉渡層12是為一個提供一第一半導體層 的層而且是由具有大約3μm之厚度的故意未摻雜GaN製成。
該電子供應層13是為一個提供一第二半導體層的層而且是由具有大約20nm之厚度的故意未摻雜Al0.25Ga0.75N製成。在這裡，以像是Si般之雜質元件摻雜的n-型是可以被用於電子供應層13。藉此，2DEG 12a是被產生在該電子轉渡層12並且接近一個在該電子轉渡層12與該電子供應層13之間的界面。
就本實施例中的MOVPE而言，在作為Si之原料的單矽烷(SiH4)或類似被使用時，作為Ga之原料氣體的三甲基鎵(TMG)、作為Al之原料氣體的三甲基鋁(TMA)、與作為N之原料的氨(NH3)是被使用。在這裡，這些原料氣體是在氫(H2)是為載氣時被供應到一MOVPE裝置的反應器。
然後，如在圖5B中所例示，一中間元件分隔區域21是形成於該形成的半導體層上。具體地，一光阻是施加到該電子供應層13上而其之曝光與顯影是由一曝光裝置進行，因此一未被例示的光阻圖案是被形成以致於在一個用於形成該中間元件分隔區域21的區域中具有一孔洞。隨後，該中間元件分隔區域21是藉著使用氯基氣體的乾蝕刻或離子植入法來被形成。在該中間元件分隔區域21被形成之後，該光阻圖案是藉有機溶劑或類似來被消除。
然後，如在圖5C中所例示，一源極電極42和一汲極電極43是被形成以致於是與一像是該電子供應層13般的半導體層接觸。具體地，一光阻是施加到該電子供應層 13上而其之曝光與顯影是由一曝光裝置進行，因此一未被例示的光阻圖案是被形成以致於在一用於形成該源極電極42與該汲極電極43的區域中具有一孔洞。隨後，一由Ti/Al形成的層疊金屬薄膜是藉真空沉積與浸泡在一有機溶劑或類似中來被薄膜-形成，因此形成於該光阻圖案上的金屬薄膜是藉著剝離(lift-off)來與該光阻圖案一起被消除。藉此，是有可能形成由Ti/Al形成的源極電極42和汲極電極43於該電子供應層13上位於一個無形成光阻圖案的區域內。隨後，熱處理是在大約600℃的溫度下進行，而藉此，是有可能提供在該源極電極42與該汲極電極43之間的歐姆接觸。
然後，如在圖6A中所例示，一具有一開孔30a的絕緣薄膜30是被形成。該絕緣薄膜30是由一具有絕緣特性之諸如氧化物、氮化物或類似般的材料形成，例如，像是SiN或SiO2般。在本實施例中，該絕緣薄膜30是由SiN形成。具體地，在一提供該絕緣薄膜30的SiN薄膜是以原子層沉積(ALD)法被薄膜-形成之後，一光阻是施加到該SiN薄膜的表面上而其之曝光和顯影是由一曝光裝置進行。藉此，一具有一孔洞位於一用於形成該開孔30a之區域，即，一正好位在一用於形成在下面所述之閘極電極41之區域下方之區域中之未被例示的光阻圖案是被形成。隨後，一曝露於該光阻圖案之孔洞的SiN薄膜是以濕蝕刻消除直到該電子供應層13的表面被露出為止，因此該開孔30a被形成。因此，具有該開孔30a的絕緣薄膜30是被形成於一個正好位於一用於形成閘極電極41之區域下方的區域內。隨後，該未被例 示的光阻圖案是以有機溶劑或類似消除。在本實施例中，於開孔30a被形成之時SiN的消除是以濕蝕刻進行，而因此，該電子供應層是很少被損壞。在這裡，於乾蝕刻時，用於消除SiN的蝕刻氣體是與用於消除AlGaN的最佳蝕刻氣體不同。因此，在乾蝕刻時一蝕刻氣體被選擇，而藉此，是有可能在電子供應層13被很少損壞時消除在一用於形成開孔30a之區域內的所有SiN。
然後，如在圖6B中所例示，一第一絕緣薄膜31是形成於在開孔30a露出的該電子供應層13與該絕緣薄膜30上。該第一絕緣層31是以諸如ALD法般的薄膜形成法形成俾可薄膜-形成大約5nm的SiO2薄膜。
然後，如在圖6C中所例示，一第二絕緣層32是形成於該第一絕緣層31上。該第二絕緣層32是以諸如ALD法般的薄膜形成法來被形成俾可薄膜-形成大約30nm的Al2O3薄膜。在這裡，就該第一絕緣層31與該第二絕緣層32的薄膜形成法而言，薄膜形成是能夠以除了ALD法之外的薄膜形成法來被進行。再者，一熱處理是可以在該第二絕緣層32被形成之後被進行。這熱處理能夠，例如，在一氧大氣或一氮大氣下於600℃的溫度下被進行一分鐘。藉由進行這熱處理來更肯定地把氧離子從該第二絕緣層32移到該第一絕緣層31是有可能的，而因此，是有可能更肯定地產生一雙極在該第一絕緣層31與該第二絕緣層32內。藉此，是有可能更肯定地消除在一個正好位於該閘極電極41下方之區域內，即，該絕緣薄膜30之正好在該開孔30a下方之區 域內的2DEG，而且是有可能更肯定地達成常關。
然後，如在圖7A中所例示，一閘極電極41是形成於該第二絕緣層32上於一個形成有開孔30a的區域內。具體地，一光阻是施加到該第二絕緣層32上而其之曝光與顯影是由一曝光裝置來進行，因此一具有一孔洞位於一用於形成閘極電極41之區域之未被例示的光阻圖案是被形成。這光阻圖案是被形成以致於該光阻圖案的孔洞是位在一個包括該位在絕緣薄膜30中之開孔30a的區域內。隨後，由Ni/Au形成的層疊金屬薄膜是以真空沉積或類似來被薄膜-形成並且是被浸泡在一有機溶劑或類似內，而藉此，形成於該光阻圖案上的金屬薄膜是與光阻圖案一起藉著剝離來被消除。藉此，是有可能形成該由Ni/Au形成的閘極電極41於該第二絕緣層32上在一個無光阻圖案被形成的區域內。在這裡，於本實施例中，”正好位於閘極電極41下方”是指一個位在該第二絕緣層32與該第一絕緣層31下方的區域，或者一個位在該第二絕緣層32、該第一絕緣層31、與該電子供應層13之下方的區域或類似。
然後，如在圖7B中所例示，一保護絕緣薄膜33是藉著ALD法、CVD法或類似以一諸如SiN或SiO2般的材料為基礎形成於該第二絕緣層32或類似上。
如上所述，是有可能製成本實施例的半導體裝置。在本實施例中，是有可能在一諸如電子供應層13般的半導體層未受蝕刻或類似損害時得到一常關半導體裝置。再者，因為一熱處理是在該第一絕緣層31與該第二絕緣層 32被層疊與形成之後依據需求來被進行，要達成常關是有可能的，因此其之製造是容易且製成之半導體裝置的一致性也是高的。因此，在本實施例中，要在高良率與低成本下製造半導體裝置是有可能的。
在這裡，該電子供應層13可以是由InAlGaN、InAlN或類似，以及AlGaN形成，再者，一AlN層可以被形成在該由AlGaN形成的電子供應層13與該由GaN形成的電子轉渡層12之間。
[第二實施例]
(半導體裝置)
接著，一第二實施例的半導體裝置將會以圖8為基礎來作描述。
本實施例的半導體裝置是如此以致於一由i-GaN形成的電子轉渡層12與一由AlGaN形成的電子供應層13是被層疊與形成於一基體11上。一中間元件分隔區域21是形成於該電子轉渡層12與該電子供應層13的一部份上。一絕緣薄膜30是形成在該電子供應層13上於一個除了一個用於形成源極電極42與汲極電極43之區域之外的區域內。在這裡，於一個用於形成閘極電極41之區域內之該電子供應層13與該絕緣薄膜30的一部份是被消除俾可形成一開孔130a。該開孔130a可以藉由消除在一用於形成該閘極電極41之區域內的全部電子供應層13來被設置，而進一步地，是可以藉由消除該電子轉渡層12的一部份來被設置。
再者，一第一絕緣層31與一第二絕緣層32是在該 開孔130a被層疊與形成於該電子供應層13或類似和該絕緣薄膜30上。再者，該閘極電極41是形成於該第二絕緣層32上位在一個形成有開孔130a的區域內，而該源極電極42和該汲極電極43是形成於該電子供應層13上。再者，一保護絕緣薄膜33是形成於該第二絕緣層32或類似上。
雖然在本實施例中2DEG 12a是產生在該電子轉渡層12內且接近一個在該電子轉渡層12與該電子供應層13之間的界面，由於在下面所述的原因，正好位在該閘極電極41下方的2DEG 12a是被消除。因此，正好位在該閘極電極41下方的2DEG 12a是被消除，而藉此，是有可能達成常關。
在本實施例中，該第一絕緣層31與該第二絕緣層32是由相互不同的氧化物形成。具體地，該第一絕緣層31是由一種包括SiO2、HfO2或類似的材料形成。在第一絕緣層31是由一種包括SiO2之材料形成的情況中，該第二絕緣層32是由一種包括從Al2O3、ZrO2、Ta2O5、Ga2O3、HfO2或類似中選擇出來之一者或多者的材料形成。再者，在第一絕緣層31是由一種包括HfO2之材料形成的情況中，該第二絕緣層32是由一種包括從Al2O3、ZrO2、Ta2O5、Ga2O3或類似中選擇出來之一者或多者的材料形成。
在這裡，在第一絕緣層31是由一種包括SiO2之材料形成的情況中，該第二絕緣層32最好是由一種包括Al2O3或HfO2的材料形成。再者，在第一絕緣層31是由一種包括HfO2之材料形成的情況中，該第二絕緣層32最好是由一種 包括Al2O3的材料形成。
再者，該絕緣薄膜30是由氧化物或氮化物形成，而具體地，是由一種包括SiO2、SiN或類似的材料形成。在本實施例中，該絕緣薄膜30是由SiN形成。在這裡，於本實施例中該絕緣薄膜30可以被描述為一第三絕緣層。
再者，該保護絕緣薄膜33是由一種諸如氧化物或氮化物般的絕緣材料形成，而具體地，是由一種包括SiO2、SiN或類似的材料形成。
在本實施例中，在一正好位於閘極電極41下方之區域內的該電子供應層13或類似是被消除俾可形成一凹坑，而因此，要更加肯定地達成常關是有可能的。
(半導體裝置的製造方法)
接著，在本實施例中之半導體裝置的製造方法將會以圖9A、圖9B、圖9C、圖10A、圖10B、圖10C、圖11A、和圖11B為基礎來作描述。
首先，如在圖9A中所例示，一提供一半導體層之未被例示的緩衝器層、一電子轉渡層12、與一電子供應層13是根據MOVPE法依序地被外延地長成與形成於一基體11上。在這裡，一個具有一帽蓋層形成於該電子供應層13上的結構是可以依據需求來被設置。要以，例如，以諸如Si般之雜質元件摻雜的n-GaN為基礎來形成該帽蓋層是有可能的。
就該基體11而言，是有可能使用由Si、藍寶石、SiC、GaN、AlN或類似形成的基體。
該電子轉渡層12是為一個提供一第一半導體層且是由具有大約3μm之厚度之故意未被摻雜GaN製成的層。
該電子供應層13是為一個提供一第二半導體層且是由具有大約20nm之厚度之故意未被摻雜Al0.25Ga0.75N製成的層。在這裡，以諸如Si般之雜質元件摻雜的n-型是可以被用於該電子供應層13。藉此，2DEG 12a是被產生在該電子轉渡層12中並且是接近一個在該電子轉渡層12與該電子供應層13之間的界面。
至於在本實施例中的MOVPE，在作為Si之原料的單矽烷(SiH4)或類似被使用時，作為Ga之原料氣體的三甲基鎵(TMG)、作為Al之原料氣體的三甲基鋁(TMA)、以及作為N之原料的氨(NH3)是被使用。在這裡，這些原料氣體是在氫(H2)是為載氣時被供應到一MOVPE裝置的反應器。
然後，如在圖9B中所例示，一中間元件分隔區域21是形成於該被形成的半導體層上。具體地，一光阻是施加到該電子供應層13上而其之曝光與顯影是由一曝光裝置進行，因此一具有一孔洞位於一用於形成該中間元件分隔區域21之區域內之未被例示的光阻圖案是被形成。隨後，該中間元件分隔區域21是藉著使用氯-基氣體的乾蝕刻或者離子植入法來被形成。在該中間元件分隔區域21被形成之後，該光阻圖案是以一有機溶劑或類似來消除。
然後，如在圖9C中所例示，接觸像是電子供應層13般之半導體層的一源極電極42與一汲極電極43是被形 成。具體地，一光阻是施加到該電子供應層13上而其之曝光與顯影是由一曝光裝置進行，因此一具有一孔洞位於一用於形成源極電極42與汲極電極43之區域內之未被例示的光阻圖案是被形成。隨後，由Ti/Al形成的一層疊金屬薄膜是藉真空沉積來被薄膜-形成而且是被浸泡在一有機溶劑或類似內，因此形成於該光阻圖案上的金屬薄膜是與該光阻圖案一起藉著剝離來被消除。藉此，是有可能形成由Ti/Al形成的源極電極42和汲極電極43於該電子供應層13上位於一個無形成有光阻圖案的區域內。隨後，一熱處理是在大約600℃的溫度下進行，而藉此，是有可能提供歐姆接觸在該源極電極42與該汲極電極43之間。
然後，如在圖10A中所例示，一絕緣薄膜30是被形成而一開孔130a是藉由消除在一正好位於一用於形成閘極電極41之區域下方之區域內之電子供應層13與絕緣薄膜30之一部份來被形成。該絕緣薄膜30是由一種具有絕緣特性之諸如氧化物、氮化物或類似般的材料形成，例如，像是SiN或SiO2般。在本實施例中，該絕緣薄膜30是由SiN形成。具體地，在一提供該絕緣薄膜30的SiN薄膜是以原子層沉積法來被薄膜-形成之後，一光阻是施加到該SiN薄膜的表面上而其之曝光與顯影是由一曝光裝置進行。藉此，一具有一孔洞位於一用於形成該開孔130a之區域，即，一個正好位於一用於形成在下面所述之閘極電極41之區域下方之區域內之未被例示的光阻圖案是被形成。隨後，一個在光阻圖案之孔洞被露出的SiN薄膜是藉著濕蝕刻來被消除 而進一步地該電子供應層13的一部份是藉著使用氟-基氣體的乾蝕刻來被消除，因此該開孔130a被形成。在這裡，該開孔130a可以是如此以致於不但全部的電子供應層13是被消除而該電子轉渡層12被露出，也可以的情況是該電子供應層13之一部份被消除，而更進一步地，該電子轉渡層12的一部份會被消除。隨後，該未被例示的光阻圖案是以一有機溶劑或類似來消除。再者，在一在該光阻圖案之孔洞被露出之SiN薄膜被消除的情況中，乾蝕刻是可以被進行取代濕蝕刻。
然後，如在圖10B中所例示，一第一絕緣層31是形成於在該開孔130a被露出的電子供應層13和絕緣薄膜30上。該第一絕緣層31是以一諸如ALD法般的薄膜形成法來被形成俾可薄膜-形成大約5nm的SiO2薄膜。
然後，如在圖10C中所例示，一第二絕緣層32是形成於該第一絕緣層31上。該第二絕緣層32是以諸如ALD法般的薄膜形成法來被形成俾可薄膜-形成大約30nm的Al2O3薄膜。在這裡，關於該第一絕緣層31與該第二絕緣層32的薄膜形成法，薄膜形成能夠以除了ALD法之外的薄膜形成法來進行。再者，一熱處理可以在該第二絕緣層32被形成之後被進行。這熱處理是可以，例如，在氧大氣或氮大氣下於600℃的溫度下進行一分鐘。藉由進行這熱處理來更肯定地把氧離子從第二絕緣層32移動到第一絕緣層31是有可能的，而因此，是有可能更肯定地產生一雙極於該第一絕緣層31與該第二絕緣層32中。藉此，是有可能更肯定 地消除位於一個正好在閘極電極41下方之區域，即，一個正好位於開孔130a下方之區域內的2DEG，而且是有可能更肯定地達成常關。
然後，如在圖11A中所例示，一閘極電極41是形成於該第二絕緣層32上位於一個形成有開孔130a的區域內。具體地，一光阻是施加到該第二絕緣層32上而其之曝光與顯影是由一曝光裝置進行，因此一具有一孔洞位於一個用於形成閘極電極41之區域內之未被例示的光阻圖案是被形成。這光阻圖案是被形成以致於該光阻圖案的孔洞是位於一個包括該開孔130a的區域內。隨後，由Ni/Au形成的一層疊金屬薄膜是藉真空沉積或類似來被薄膜-形成並且是被浸泡在一有機溶劑或類似內，而藉此，形成於該光阻圖案上的金屬薄膜是與該光阻圖案一起藉著剝離來被消除。藉此，是有可能形成該由Ni/Au形成的閘極電極41於該第二絕緣層32上位在一個無光阻圖案形成的區域內。在這裡，於本實施例中，”正好在該閘極電極41下方”是指一個在該第二絕緣層32與該第二絕緣層31下面的區域，或者是指一個在該第二絕緣層32、該第一絕緣層31、與該電子供應層13下方的區域或類似。
然後，如在圖11B所例示，一保護絕緣薄膜33是藉著ADL法、CVD法或類似以一諸如SiN或SiO2般的材料為基礎形成於該第二絕緣層32或類似上。
如上所述，是有可能製造本實施例的半導體裝置。在本實施例中，正好位於閘極電極41下方之電子供應 層13的一部份是被消除，因此是有可能進一步消除正好位在閘極電極41下方的2DEG 12a而且是有可能更加肯定地達成常關。
在這裡，除了在以上所述之那些之外的內容是與第一實施例的那些相同。
[第三實施例]
接著，一第三實施例將會作描述。本實施例具有一與該第一實施例之結構相似的結構而且一第一絕緣層是由HfO2形成。具體地，如在圖12中所例示，一半導體裝置是如此以致於一具有大約5nm之厚度之由HfO2形成的薄膜是被形成俾可形成一第一絕緣層231。在本實施例中，與該第一實施例相同，也是有可能輕易提供一常關式半導體裝置。在這裡，除了在以上所述之那些之外的內容是與該第一實施例的那些相同。
[第四實施例]
接著，一第四實施例將會作描述。如在圖13中所例示，本實施例的結構是如此以致於一第一絕緣層31和一第二絕緣層32是形成於一個正好位在一閘極電極41下方的電子供應層13上。
如此之半導體裝置的製造方法是如此以致於，例如，一第一絕緣層31與一第二絕緣層32是在第一實施例之半導體裝置之製造方法中之在圖6B與圖6C中所例示的一製程中以薄膜形成法、薄膜形成條件或類似來被低階梯覆蓋地薄膜-形成。隨後，是有可能藉由消除在一絕緣薄膜30 上的第一絕緣層31和第二絕緣層32及進行一個與在圖7A中所例示之製程相似的製程來進行其之形成。再者，其之形成可以藉由薄膜-形成該第一絕緣層31與該第二絕緣層32並在絕緣薄膜30被薄膜-形成之前消除位於一個除了一用於形成閘極電極41之區域之外之區域內的該第一絕緣層31與該第二絕緣層32來進行。在這裡，除了在以上所述之那些之外的內容是與該第一實施例的那些相同，而進一步，也是有可能應用本實施例到該第二實施例。
[第五實施例]
接著，一第五實施例將會作描述。本實施例是如此以致於在該第一實施例或類似中的絕緣薄膜30與第一絕緣層31是由相同的材料形成。具體地，如在圖14中所例示，一結構是藉著一相當於該絕緣薄膜30的第一絕緣層331與該第一絕緣層31來被形成。
在本實施例中，該第一絕緣層331是由一種與在第一實施例中之第一絕緣層31之材料相似的材料形成，而一開孔331a是藉由消除該第一絕緣層331的一部份來被形成於一個用於形成閘極電極41的區域內。因此，在該開孔331a的第一絕緣層331是被形成比其他未形成有開孔331a之區域的薄。
要藉由形成一用於形成該第一絕緣層331的SiO2薄膜與隨後蝕刻位於一用於形成閘極電極41之區域內的SiO2薄膜到一希望深度來形成該開孔331a俾製成本實施例的半導體裝置是有可能的。藉此，是有可能類似地進行在 第一實施例之半導體裝置之製造方法中之在圖6A與圖6B中所例示的製程，而且是有可能進一步縮減製程。再者，當該開孔331a被形成時，該電子供應層13或類似未被曝露於蝕刻氣體或蝕刻流體，而因此，是有可能進一步抑制施加到在電子供應層13或類似中之半導體層上的損害。在這裡，除了以上所述之那些之外的內容是與該第一實施例的那些相同，而進一步，也是有可能應用本實施例到第二實施例。
[第六實施例]
接著，一第六實施例將會作描述。本實施例是為一半導體裝置、一電源供應器裝置、與一高頻放大器。
在本實施例中的半導體裝置是如此以致於在該第一至第五實施例中之半導體裝置中之一者是被分離地封裝，其中，一如此分離封裝半導體裝置將會以圖15為基礎來作描述。此外，圖15示意地例示該分離封裝半導體裝置的內部，其中，電極或類似的佈置是與在該第一至第五實施例中所例示的那些不同。
首先，在第一至第五實施例中製成的半導體裝置是藉切割或類似來被切割俾可形成一是為一由GaN-基半導體材料形成之HEMT的半導體晶片410。這半導體晶片410是藉著諸如錫膏般的晶元連接劑430來被固定於一導線架420上。在這裡，這半導體晶片410相當於在該第一至第五實施例中的半導體裝置。
然後，在一源極電極442是藉著一導線432來連接 至一源極引腳422而一汲極電極443是藉著一導線433來連接至一汲極引腳423時，一閘極電極441是藉著一導線431來連接至一閘極引腳421。在這裡，該等導線431,432,和433是由一種像是Al般的金屬材料形成。再者，在本實施例中的閘極電極441是為一個連接至在該第一至第五實施例中之半導體裝置之閘極電極41的閘極電極墊。再者，該源極電極442是為一個連接至在該第一至第五實施例中之半導體裝置之源極電極42的源極電極墊。再者，該汲極電極443是為一個連接至在該第一至第五實施例中之半導體裝置之汲極電極43的汲極電極墊。
然後，一利用模鑄樹脂440的塑膠密封是以轉移模鑄法來進行。因此，是有可能製成一是為一使用一GaN-基半導體材料之HEMT的分離封裝半導體裝置。
接著，在本實施例中的電源供應器裝置與高頻放大器將會作描述。在本實施例中的電源供應器裝置與高頻放大器是為使用在該第一至第五實施例中之半導體裝置中之一者的電源供應器與高頻放大器。
首先，在本實施例中的電源供應器裝置將會以圖16為基礎來作描述。在本實施例中的電源供應器裝置460包括一在高電壓下的初級電路461、一在低電壓下的次級電路462、及一配置在該初級電路461與該次級電路462之間的變壓器463。該初級電路461包括一交流電源供應器464、一所謂的橋式整流器電路465、數個(在圖16中所例示的範例中是四個)切換元件466、一個切換元件467或類似。該次級電 路462包括數個(在圖16中所例示之範例中為三個)切換元件468。在圖16中所例示的範例中，在該第一至第五實施例中的半導體裝置是被使用作為該初級電路461的切換元件466和467。在這裡，該初級電路461的切換元件466和467最好是為常關式半導體裝置。再者，一由矽形成的標準金屬絕緣體半導體場效電晶體(MISFET)是被用於該等在次級電路462中被使用的切換元件468。
接著，在本實施例中的高頻放大器將會以圖17為基礎來作描述。在本實施例中的高頻放大器470可以被應用到，例如，行動電話網絡之基地台的功率放大器。該高頻放大器470包括一數位預失真電路471、混合器472、一功率放大器473、與一定向耦合器474。該數位預失真電路471補償一輸入訊號的非線性失真。該混合器472把已補償非線性失真的輸入訊號與一交流訊號混合。該功率放大器473把與該交流訊號混合過的輸入訊號放大。在圖17中所例示的範例中，該功率放大器473具有在該第一至第五實施例中之半導體裝置中之一者。該定向耦合器474進行一輸入訊號或一輸出訊號或類似的監視。在圖17中所例示的電路中，例如，由於一開關的切換，該混合器472是有可能把一輸出訊號與一要被傳輸到該數位預失真電路471的交流訊號混合。
就所揭露的半導體裝置而言，是有可能被容易製造、是有可能提供高一致性、且是有可能在一使用諸如GaN般之氮化物半導體作為半導體材料之像是場效電晶體般的半導體裝置中進行常關運作。
11‧‧‧基體
12‧‧‧電子轉渡層
12a‧‧‧2DEG
13‧‧‧電子供應層
21‧‧‧中間元件分隔區域
30‧‧‧絕緣薄膜
30a‧‧‧開孔
31‧‧‧第一絕緣層
32‧‧‧第二絕緣層
33‧‧‧保護絕緣薄膜
41‧‧‧閘極電極
42‧‧‧源極電極
43‧‧‧汲極電極

Claims (19)

  1. 一種半導體裝置，包含：一基體；一形成於該基體上的第一半導體層；一形成於該第一半導體層上的第二半導體層；一形成於該第二半導體層上的第一絕緣層，該第一絕緣層是由一包括SiO2的材料所形成；一形成於該第一絕緣層上的第二絕緣層，該第二絕緣薄膜是由一包括從ZrO2及Ga2O3中選擇出來之一者或多者的材料所形成；及一形成於該第二絕緣層上的閘極電極，其中該第二絕緣層被設置為接觸該閘極電極。
  2. 如請求項1之半導體裝置，其中該第二絕緣層是由一包括Al2O3或HfO2的材料所形成。
  3. 一種半導體裝置，包含：一基體；一形成於該基體上的第一半導體層；一形成於該第一半導體上的第二半導體層；一形成於該第二半導體層上的第一絕緣層，該第一絕緣層是由一包括HfO2的材料所形成；一形成於該第一絕緣層上的第二絕緣層，該第二絕緣層是由一包括從ZrO2及Ga2O3中選擇出來之一者或多者的材料所形成；及 一形成於該第二絕緣層上的閘極電極，其中該第二絕緣層被設置為接觸該閘極電極。
  4. 如請求項3之半導體裝置，其中該第二絕緣層是由一包括Al2O3的材料所形成。
  5. 如請求項1之半導體裝置，其中該第一絕緣層在一被構築來形成該閘極電極之區域內的厚度是為30nm或更小。
  6. 如請求項5之半導體裝置，其中該第一絕緣層在一被構築來形成該閘極電極之區域內的厚度是為2nm或更大。
  7. 如請求項1之半導體裝置，其中具有位於一被構築來形成該閘極電極之區域內的一開孔之一第三絕緣層是形成在該第二半導體層上而且該第一絕緣層與該第二絕緣層是形成在該第二半導體層上位於該開孔處。
  8. 如請求項1之半導體裝置，其中一第三絕緣層是形成於該第二半導體層上，一開孔是在一被構築來形成該閘極電極之區域內藉由移除該第三絕緣層與該第二半導體層之一部份而被形成，而且該第一絕緣層與該第二絕緣層是形成在該第二半導體層上位於該開孔處。
  9. 如請求項1之半導體裝置，其中一第三絕緣層是形成在該第二半導體層上，一開孔是在一被構築來形成該閘極電極之區域內藉由移除該第三絕緣層、該第二半導體層與該第一半導體層，或移除該第三絕緣層、該第二半導體層與該第一半導體層之一部份而被形成，而且該第一絕緣層與該第二絕緣層是形成於該第一半導體層上位 於該開孔處。
  10. 如請求項1之半導體裝置，其中一開孔是在一被構築來形成該閘極電極之區域內之藉由移除該於第一絕緣層之一部份而被形成在該第一絕緣層上而且該第二絕緣層是形成於該第一絕緣層上位於該開孔處。
  11. 如請求項7之半導體裝置，其中該第三絕緣層是由一包括SiN或SiO2的材料所形成。
  12. 如請求項1之半導體裝置，其中一源極電極與一汲極電極是被設置來接觸該第二半導體層。
  13. 如請求項1之半導體裝置，其中該第一半導體層與該第二半導體層是由一氮化物半導體所形成。
  14. 如請求項1之半導體裝置，其中該第一半導體層是由一包括GaN的材料所形成。
  15. 如請求項1之半導體裝置，其中該第二半導體層是由一包括AlGaN、InAlN、與InAlGaN中之一者的材料所形成。
  16. 如請求項1之半導體裝置，其中該第二絕緣層在該第一絕緣層上延伸而遍布在源極電極與汲極電極之間的一個區域，且該源極電極與該汲極電極是設置為接觸該第二半導體層。
  17. 如請求項3之半導體裝置，其中該第二絕緣層在該第一絕緣層上延伸而遍布在源極電極與汲極電極之間的一個區域，且該源極電極與該汲極電極是設置為接觸該第二半導體層。
  18. 一種電源供應器裝置，包含如請求項1之半導體裝置。
  19. 一種放大器，包含如請求項1之半導體裝置。
TW102144863A 2013-03-18 2013-12-06 半導體裝置 TWI542008B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013055667A JP2014183125A (ja) 2013-03-18 2013-03-18 半導体装置

Publications (2)

Publication Number Publication Date
TW201438237A TW201438237A (zh) 2014-10-01
TWI542008B true TWI542008B (zh) 2016-07-11

Family

ID=51523605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102144863A TWI542008B (zh) 2013-03-18 2013-12-06 半導體裝置

Country Status (4)

Country Link
US (1) US20140264364A1 (zh)
JP (1) JP2014183125A (zh)
CN (1) CN104064592A (zh)
TW (1) TWI542008B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP2014192493A (ja) * 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
JP6337726B2 (ja) * 2014-09-29 2018-06-06 株式会社デンソー 半導体装置およびその製造方法
JP6401053B2 (ja) * 2014-12-26 2018-10-03 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
FR3031239B1 (fr) * 2014-12-30 2023-04-28 Thales Sa Passivation multicouche de la face superieure de l'empilement de materiaux semi-conducteurs d'un transistor a effet de champ.
JP6496149B2 (ja) * 2015-01-22 2019-04-03 ローム株式会社 半導体装置および半導体装置の製造方法
JP6591168B2 (ja) * 2015-02-04 2019-10-16 株式会社東芝 半導体装置及びその製造方法
JP2016164906A (ja) * 2015-03-06 2016-09-08 豊田合成株式会社 半導体装置およびその製造方法ならびに電力変換装置
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
JP6552951B2 (ja) * 2015-03-24 2019-07-31 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両及び、昇降機
US9728608B2 (en) 2015-03-24 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, and vehicle
US10374053B2 (en) 2015-03-30 2019-08-06 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
JP6772579B2 (ja) * 2016-06-23 2020-10-21 富士通株式会社 半導体装置及び半導体装置の製造方法
JP6673125B2 (ja) * 2016-09-30 2020-03-25 豊田合成株式会社 半導体装置
DE102016122399A1 (de) * 2016-11-21 2018-05-24 Forschungsverbund Berlin E.V. Gate-Struktur und Verfahren zu dessen Herstellung
CN108321198B (zh) * 2017-01-17 2021-06-08 株式会社东芝 半导体装置、电源电路、计算机和半导体装置的制造方法
JP6874586B2 (ja) * 2017-08-09 2021-05-19 富士通株式会社 半導体装置、及び半導体装置の製造方法
US10600900B2 (en) * 2017-10-16 2020-03-24 Kabushiki Kaisha Toshiba Semiconductor device and electric apparatus
JP7388624B2 (ja) * 2017-12-11 2023-11-29 出光興産株式会社 半導体装置及び半導体装置の製造方法
JP7161096B2 (ja) * 2018-06-29 2022-10-26 日亜化学工業株式会社 半導体素子の製造方法
JP6689424B2 (ja) * 2019-03-08 2020-04-28 ローム株式会社 半導体装置
JP7175804B2 (ja) 2019-03-14 2022-11-21 株式会社東芝 半導体装置及びその製造方法
CN113644112B (zh) * 2020-05-11 2022-07-15 北京华碳元芯电子科技有限责任公司 晶体管及制作方法
DE112021007834T5 (de) * 2021-06-14 2024-04-04 Mitsubishi Electric Corporation Halbleitereinrichtung und verfahren zum herstellen der halbleitereinrichtung

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7507629B2 (en) * 2004-09-10 2009-03-24 Gerald Lucovsky Semiconductor devices having an interfacial dielectric layer and related methods
WO2008041277A1 (fr) * 2006-09-29 2008-04-10 Fujitsu Limited Dispositif à semi-conducteur a base de composé et processus de fabrication correspondant
JP5301208B2 (ja) * 2008-06-17 2013-09-25 日本電信電話株式会社 半導体装置
US7985986B2 (en) * 2008-07-31 2011-07-26 Cree, Inc. Normally-off semiconductor devices
CN101964345B (zh) * 2009-07-22 2013-11-13 中国科学院微电子研究所 控制阈值电压特性的CMOSFETs器件结构及其制造方法
JP5471491B2 (ja) * 2010-01-20 2014-04-16 富士通セミコンダクター株式会社 半導体装置およびその製造方法、ｐチャネルＭＯＳトランジスタ
JP2011198837A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置およびその製造方法
JP2011233695A (ja) * 2010-04-27 2011-11-17 Sharp Corp ノーマリオフ型ＧａＮ系電界効果トランジスタ
JP5635803B2 (ja) * 2010-05-07 2014-12-03 トランスフォーム・ジャパン株式会社 化合物半導体装置の製造方法及び化合物半導体装置
US8350271B2 (en) * 2010-11-22 2013-01-08 Integra Technologies, Inc. Transistor including shallow trench and electrically conductive substrate for improved RF grounding
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP6056435B2 (ja) * 2012-12-07 2017-01-11 ソニー株式会社 半導体装置

Also Published As

Publication number Publication date
TW201438237A (zh) 2014-10-01
JP2014183125A (ja) 2014-09-29
CN104064592A (zh) 2014-09-24
US20140264364A1 (en) 2014-09-18

Similar Documents

Publication Publication Date Title
TWI542008B (zh) 半導體裝置
TWI476914B (zh) 半導體裝置及半導體裝置之製造方法
TWI529929B (zh) 半導體裝置及半導體裝置的製造方法
JP6136571B2 (ja) 半導体装置及び半導体装置の製造方法
JP5913816B2 (ja) 半導体装置の製造方法
US20190326404A1 (en) Semiconductor device and method for manufacturing the same
TW201511264A (zh) 半導體裝置及其製造方法
JP2013207274A (ja) 半導体装置及び半導体装置の製造方法
JP7139774B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP2017085062A (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
JP2017195299A (ja) 半導体装置及び半導体装置の製造方法
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
US10084059B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6194769B2 (ja) 半導体装置及び半導体装置の製造方法
JP2020113625A (ja) 半導体装置、半導体装置の製造方法及び増幅器
US10032899B2 (en) Semiconductor device and method therefor including multiple cap layers with amorphous layer
JP6792135B2 (ja) 化合物半導体装置及びその製造方法
JP2018056319A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP7102796B2 (ja) 半導体装置及び半導体装置の製造方法
JP6852283B2 (ja) 半導体装置の製造方法
JP2020088104A (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2017085006A (ja) 化合物半導体装置及びその製造方法
JP2014220338A (ja) 半導体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees