JP7388624B2 - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP7388624B2
JP7388624B2 JP2017236729A JP2017236729A JP7388624B2 JP 7388624 B2 JP7388624 B2 JP 7388624B2 JP 2017236729 A JP2017236729 A JP 2017236729A JP 2017236729 A JP2017236729 A JP 2017236729A JP 7388624 B2 JP7388624 B2 JP 7388624B2
Authority
JP
Japan
Prior art keywords
layer
insulator layer
semiconductor device
semiconductor
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017236729A
Other languages
English (en)
Other versions
JP2019106417A (ja
Inventor
義弘 上岡
公規 矢野
聡 勝又
浩 天野
善央 本田
真斗 出来
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Tokai National Higher Education and Research System NUC
Original Assignee
Idemitsu Kosan Co Ltd
Tokai National Higher Education and Research System NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd, Tokai National Higher Education and Research System NUC filed Critical Idemitsu Kosan Co Ltd
Priority to JP2017236729A priority Critical patent/JP7388624B2/ja
Publication of JP2019106417A publication Critical patent/JP2019106417A/ja
Application granted granted Critical
Publication of JP7388624B2 publication Critical patent/JP7388624B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
窒化ガリウムに代表される窒化物半導体は、LED等の発光素子に広く用いられており、近年では、Siよりも省エネ性能の高いダイオード、トランジスタ等のパワー半導体材料として期待されている。
窒化物半導体を用いる電界効果トランジスタ(FET:Field Effect Transistor)は、ソース電極、ドレイン電極及びゲート電極から構成される。代表的なトランジスタ構造としては、チャネル部に半導体ヘテロ接合により発生した二次元電子ガス(2DEG)を用いるHEMT(High Electron Mobility Transistor)、半導体/絶縁膜/電極のMIS(Metal Insulator Semiconductor)構造からなるMISFETがある。
しきい値電圧(Vth:threshold Voltage)は、スイッチング素子の信頼性において、重要なパラメータの1つであり、スイッチング素子が、電流が導通しない「オフ状態」から電流が導通する「オン状態」に切り替わる電圧を指す。特に電力変換用トランジスタにおいては、大電流及び大電圧を扱うため、ゲートへの印加電圧0Vでオン状態を維持できる「ノーマリーオフ」が安全上必要となる。
しかしながら、窒化物半導体を用いたトランジスタでは、構造上ノーマリーオンとなり易く、電力変換用トランジスタとして実用化する上での問題となっていた。
特許文献1には、窒化物半導体を用いたトランジスタのノーマリーオフを実現する手段として、ソースにノーマリーオフのSi-MOSFETを接続した、カスコード接続が開示されている。しかしながら、トランジスタの電流―電圧特性にSi-MOSFETの抵抗が加わるだけでなく、高周波特性がSi-MOSFETに制限されるため、高周波特性に優れる窒化物半導体のメリットが活かせない問題があった。
特許文献2には、窒化物半導体を用いたトランジスタのノーマリーオフを実現する手段として、ゲート部に溝を形成した、リセスゲートが開示されている。しかしながら、Åオーダーでエッチングを制御する必要があり、その制御の困難さからVthのばらつきが大きく、生産性に問題があった。
特許文献3には、窒化物半導体を用いたトランジスタのノーマリーオフを実現する手段として、ゲート部にp型GaNを形成した、p型GaNゲートが開示されている。しかしながら、pn接合による内部電界を用いるため、物性値より2V以上のVthは困難であるという問題がある。また、p型及びn型窒化物半導体の精密なドーピング制御の困難さから、Vthの面内ばらつきが大きいため、生産性にも問題があった。
特許文献4には、窒化物半導体を用いたトランジスタのノーマリーオフを実現する手段として、ゲート部にFイオンを注入した、Fイオン注入ゲートが開示されている。しかしながら、Fイオンが熱等の外部エネルギーにより可動してしまうので、長期信頼性に欠ける問題があった。
特許文献5には、窒化物半導体を用いたトランジスタのノーマリーオフを実現する手段として、ゲート部に電荷を蓄積する層を挿入した、電荷蓄積ゲートが開示されている。しかしながら、電荷が熱等の外部エネルギーによって可動してしまうので、長期信頼性に欠ける問題があった。
特開2014-187059号公報 特開2006-32650号公報 特開2009-38175号公報 特開2012-124442号公報 特開2009-272574号公報
本発明の目的は、ノーマリーオフが実現可能であって、生産性に優れる窒化物半導体を用いたトランジスタを提供することである。
本発明の他の目的は、ノーマリーオフが実現可能であって、生産性に優れる窒化物半導体を用いたトランジスタの製造方法を提供することである。
本発明によれば、以下の半導体装置等が提供される。
1.半導体層、前記半導体層と接する第1の絶縁体層、及び前記第1の絶縁体層と接する第2の絶縁体層をこの順に含み、
前記半導体層が、III-V族元素窒化物を含み、
前記第1の絶縁体層の前記第2の絶縁体層との界面の酸素単位面密度をσO1、及び前記第2の絶縁体層の前記第1の絶縁体層との界面の酸素単位面密度をσO2としたとき、σO1>σO2を満たす半導体装置。
2.前記第1の絶縁体層及び前記第2の絶縁体層が、下記式(1)を満たす1に記載の半導体装置。
Figure 0007388624000001
(前記式(1)中、
ΔVidealは、理論電圧シフト量であり、ΔVideal>0である。
αは、ダイポール寄与率であって、1/10000である。
Δσ12は、σO1-σO2の差である。
qは、電気素量である。
OX1は、前記第1の絶縁体層の1cmあたりの容量である。)
3.前記第1の絶縁体層が、Al,Ga及びBから選ばれる1種以上を含む酸化物、又は、Al,Ga及びBから選ばれる1種以上を含む酸窒化物を含む1又は2に記載の半導体装置。
4.前記第2の絶縁体層が、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む1~3のいずれかに記載の半導体装置。
5.前記半導体層が、GaNを含む1~4のいずれかに記載の半導体装置。
6.前記第2の絶縁体層と接する第3の絶縁体層をさらに含み、
前記第1の絶縁体層、前記第2の絶縁体層及び前記第3の絶縁体層の順に含み、
前記第3の絶縁体層が、前記第1の絶縁体層及び前記第2の絶縁体層とは異なる材料を含む1~5のいずれかに記載の半導体装置。
7.前記第3の絶縁体層の前記第2の絶縁体層との界面の酸素単位面密度をσO3としたとき、σO3>σO2を満たす、6に記載の半導体装置。
8.前記第3の絶縁体層が、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む6又は7に記載の半導体装置。
9.前記半導体層が、第1の半導体層と第2の半導体層からなる積層体であり、
前記第1の半導体層と前記第2の半導体層とが、互いに異なるIII-V族元素窒化物を含み、
前記第1の半導体層と前記第2の半導体層の界面に二次元電子ガスが存在する1~8のいずれかに記載の半導体装置。
10.金属層をさらに含み、
前記半導体層、前記第1の絶縁体層、前記第2の絶縁体層、及び前記金属層の順に含む1~9のいずれかに記載の半導体装置。
11.前記金属層が、Mo、Pd、Ni、Ti、TiN、Au、Ag、Al、Ni及びpoly-Siから選ばれる1種以上を含む10に記載の半導体装置。
12.前記金属層が、MIS構造の少なくとも一部を構成する、絶縁ゲート型電界効果トランジスタである10又は11に記載の半導体装置。
13.トレンチ構造を備え、
MIS構造が、前記トレンチ構造の壁部において形成されている10~12のいずれかに記載の半導体装置。
14.縦型トランジスタである、10~13のいずれかに記載の半導体装置。
15.GaNを含む半導体層上に、Al,Ga及びBから選ばれる1種以上を含む酸化物、又は、Al,Ga及びBから選ばれる1種以上を含む酸窒化物を含む第1の絶縁体層を形成し、
前記第1の絶縁体層上に、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む第2の絶縁体層を形成する、半導体装置の製造方法。
16.前記第1の絶縁体層の形成を、成膜温度600℃未満で行う15に記載の半導体装置の製造方法。
17.前記前記第1の絶縁体層上に前記第2の絶縁体層を形成した後、前記第2の絶縁体層上に、Mo、Pd、Ni、Ti、TiN、Au、Ag、Al、Ni及びpoly-Siから選ばれる1種以上を含む金属層を形成する、15又は16に記載の半導体装置の製造方法。
18.前記第1の絶縁体層及び前記第2の絶縁体層を、Oガス、オゾンガス及びHOガスから選ばれる1種類以上のガスを含む原料ガスとする原子層堆積法で形成する15~17のいずれかに記載の半導体装置の製造方法。
19.前記第1の絶縁体層及び前記第2の絶縁体層を、Arガス、Oガス、及びNガスから選ばれる1種類以上のガスを含むスパッタガスとするスパッタ法で形成する15~17のいずれかに記載の半導体装置の製造方法。
20.前記第1の絶縁体層及び前記第2の絶縁体層を、Arガス、Oガス、及びNガスから選ばれる1種類以上のガスを供給ガスとする、有磁場マイクロ波プラズマ成膜法又誘導結合プラズマ成膜法により形成する15~17のいずれかに記載の半導体装置の製造方法。
本発明によれば、ノーマリーオフが実現可能であって、生産性に優れる窒化物半導体を用いたトランジスタが提供できる。
本発明によれば、ノーマリーオフが実現可能であって、生産性に優れる窒化物半導体を用いたトランジスタの製造方法が提供できる。
本態様に係る半導体装置の作用及び効果を説明する図面である。 本態様に係る半導体装置の一実施形態を示す概略断面図である。 本態様に係る半導体装置の他の実施形態を示す概略断面図である。 本態様に係る半導体装置の他の実施形態を示す概略断面図である。 本態様に係る半導体装置の他の実施形態を示す概略断面図である。 本態様に係る半導体装置の他の実施形態を示す概略断面図である。
[半導体装置]
本発明の一態様に係る半導体装置は、半導体層、半導体層と接する第1の絶縁体層、及び第1の絶縁体層と接する第2の絶縁体層をこの順に含み、半導体層が、III-V族元素窒化物を含む。そして、第1の絶縁体層の第2の絶縁体層との界面の酸素単位面密度をσO1、及び第2の絶縁体層の第1の絶縁体層との界面の酸素単位面密度をσO2としたとき、σO1>σO2を満たす。
ここで、酸素単位面密度とは、1cm-2あたりにおける酸素原子の存在量、すなわちatom/cmで表される量である。
本態様に係る半導体装置では、互いに接する第1の絶縁体層と第2の絶縁体層との界面で、界面ダイポールが生じ、ノーマリーオフを実現することができる。
図1は、本態様に係る半導体装置の作用及び効果を説明する図面である。
図1では、半導体層、第1の絶縁体層、第2の絶縁体層、金属層がこの順に接して積層しており、第1の絶縁体層と第2の絶縁体層との界面において、第1の絶縁体層の酸素単位面密度が、第2の絶縁体層22の酸素単位面密度よりも高くなっている(σO1>σO2)。絶縁体層の界面では、酸素密度に勾配が存在しており、当該界面では酸素の移動が生じ、第1の絶縁体層と第2の絶縁体層の界面において界面ダイポールが生じる。
この界面ダイポールによって、絶縁体層中に電界が生じ、金属層の準位が本来の準位よりも上がり、しきい値電圧がプラスにシフトする。この一連の作用により、半導体装置のオン状態になる電圧を0V以上にすることができ、ノーマリーオフを実現することができる。
以下、本態様に係る半導体装置の各層について説明する。
本態様の半導体装置の絶縁体層では、第1の絶縁体層が半導体層と接し、第2の絶縁体層が第1の絶縁体層と接する。
ここで「第1の絶縁体層が半導体層と接する」とは、半導体層の表面の一部又は全面に接する形で第1の絶縁膜層が形成されていることを意味し、「第2の絶縁体層が第1の絶縁体層と接する」とは、第1の絶縁体層の表面の一部又は全面に接する形で第2の絶縁膜層が形成されていることを意味する。
絶縁体層の断面形状は、例えば、断面SEM又は断面TEMにより観察することができる。また、半導体層と第1の絶縁体層が接しているかどうかは、例えば、走査型広がり抵抗顕微鏡を用いて判別することができる。
第1の絶縁体層の第2の絶縁体層との界面の酸素単位面密度をσO1、及び第2の絶縁体層の第1の絶縁体層との界面の酸素単位面密度をσO2としたとき、本態様の半導体装置ではσO1>σO2を満たす。σO1、σO2及び界面ダイポールの関係を以下説明する。
第1の絶縁体層を構成する材料のモル質量をM、その密度をρ、アボガドロ数をNとすると、一組成式あたりの占める体積Vとの関係は、下記式(1-1)のようになる。
Figure 0007388624000002
次に、Vを組成式に含まれる酸素の個数nで割り、酸素1個が存在可能な酸素単位体積VO1を求めると、下記式(1-2)のようになる。
Figure 0007388624000003
酸素単位体積VO1を2/3乗し、酸素単位面積SO1を求めると、下記式(1-3)のようになる。
Figure 0007388624000004
酸素単位面積SO1は酸素1個が存在可能な面積であるので、1cm辺り存在している酸素の個数である酸素面密度σO1を求めると、下記式(1-4)のようになる。
Figure 0007388624000005
同様に求めた、第2の絶縁体層を構成する材料の酸素面密度をσO2とするとき、第1の絶縁体層と第2の絶縁体層の界面ダイポールにより、ノーマリーオフを実現するためには、下記式(1-5)式の関係、即ちσO1>σO2を満たすとよいことが分かる。
Figure 0007388624000006
第1の絶縁体層及び第2の絶縁体層は、下記式(1)を満たすと好ましい。
Figure 0007388624000007
界面ダイポールなしに比べて、界面ダイポールによるVthのシフト効果は、酸素面密度差Δσ12=σO1-σO2、電気素量をq、第1の絶縁体層の1cm辺りの容量をCox1、ダイポール寄与率をα、とすると、理論電圧シフト量ΔVidealは、上記(1)式のようになる。ここで、ダイポール寄与率αを1/10000としたとき、ΔVidealは正であると好ましい。
ダイポール、即ち双極子モーメントは、共有結合及びイオン結合に比べて、極めて相互作用が小さく、αは1/10000以下であると好ましい。
絶縁体層の界面の酸素単位面密度は、絶縁体層を構成する材料を適宜選択することにより調整することができる。また、第1の絶縁体層と第2の絶縁体層の酸素単位面密度σO1及びσO2は、実施例に記載の方法により確認できる。
第1の絶縁体層と第2の絶縁体層の構成材料は、σO1>σO2を満たすように選択するとよい。
第1の絶縁体層の構成材料としては、Al,Ga及びBから選ばれる1種以上を含む酸化物、並びに、Al,Ga及びBから選ばれる1種以上を含む酸窒化物が挙げられる。第1の絶縁体層は、これら構成材料から選ばれる1種以上を含めばよく、これら構成材料のうち1種単独で形成してもよく、又は2種以上を組み合わせて形成してもよい。
Al,Ga及びBから選ばれる1種以上を含む酸化物、並びに、Al,Ga及びBから選ばれる1種以上を含む酸窒化物の具体例としては、Al、AlON、Ga、GaON、B、及びBONが挙げられる。
第2の絶縁体層の構成材料としては、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物が挙げられる。第2の絶縁体層は、これら構成材料から選ばれる1種以上を含めばよく、これら構成材料のうち1種単独で形成してもよく、又は2種以上を組み合わせて形成してもよい。
ここでランタノイド元素とは、La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb及びLuであり、ランタノイド元素を含む酸化物は、これら元素を1種以上含む酸化物であり、ランタノイド元素を含む酸窒化物は、これら元素を1種以上含む酸窒化物である。
本態様に係る半導体装置の絶縁体層は、第1の絶縁体層及び第2の絶縁体層の積層構造を含めばよく、さらに別の絶縁体層を含んでもよい。
絶縁体層が、第1の絶縁体層及び第2の絶縁体層を含む3層以上の積層体である場合であって、ΔVFB(ΔVFB:フラットバンド電圧の変化量)が負の値になる絶縁体層同士の界面が存在する場合は、界面の組成を徐々に変化させることで、ΔVFBが負の値になる界面のダイポールの発生を抑制し、ΔVFBが正の値となる他の界面のダイポールの効果を利用することができる。
本態様に係る半導体装置では、第1の絶縁体層及び第2の絶縁体層のほかに、第1の絶縁体層及び第2の絶縁体層とは異なる材料を含む第3の絶縁体層をさらに含むと好ましい。当該第3の絶縁体層は、第2の絶縁体層と接しており、第1の絶縁体層、第2の絶縁体層及び第3の絶縁体層の順に含まれる。
第3の絶縁体層の第2の絶縁体層との界面の酸素単位面密度をσO3としたとき、σO3>σO2を満たすと好ましい。
酸素単位面密度の確認方法は、第1の絶縁体層及び第2の絶縁体層と同じである。
第3の絶縁体層の構成材料としては、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物が挙げられる。第3の絶縁体層は、これら構成材料から選ばれる1種以上を含めばよく、これら構成材料のうち1種単独で形成してもよく、又は2種以上を組み合わせて形成してもよい。
第3の絶縁体層の構成材料は、第2の絶縁体層の構成材料を考慮して、σO3>σO2を満たすように選択するとよい。
絶縁体層の厚みは、10nm~10μmの範囲から、所望の絶縁破壊電界が得られるように適宜選択するとよい。従って、第1の絶縁体層の厚みと第2の絶縁体層の厚みは、それぞれ10nm~10μmの範囲で適宜選択すればよく、第1の絶縁体層の厚みと第2の絶縁体層の厚みは同じでも異なってもよい。
膜厚は、例えば、断面SEM又は断面TEMにより測定することができる。
絶縁体層が例えば酸化物からなる場合、当該絶縁体層は、非晶質酸化物からなる層、多結晶酸化物からなる層、又は非晶質酸化物及び多結晶酸化物が混在した層のいずれでもよい。
絶縁体層が酸窒化物からなる場合も上記と同様である。
絶縁体層の結晶性は、透過型電子顕微鏡(TEM)の格子像から判別できる。
絶縁体層は、好ましくは25℃での電気抵抗率が1×10Ωm以上である。
絶縁体層の25℃での電気抵抗率が1×10Ωm未満の場合、絶縁体層が導電性を有してしまい、絶縁破壊性が低下してしまうおそれがある。
絶縁体層の電気抵抗率は、例えばソースメータ(ケースレー2400)を用い.1MV/cm印加して測定するとよい。
半導体層は、III-V族元素窒化物を含み、半導体層は、III-V族元素窒化物からなると好ましい。
III-V族元素窒化物としては、GaN、InGaN、AlGaN、AlInGaN、AlN、InNが挙げられる。半導体層は、これらIII-V族元素窒化物から選ばれる1種以上を含めばよく、これらIII-V族元素窒化物のうち1種単独で形成してもよく、又は2種以上を組み合わせて形成してもよい。
半導体層は、GaNからなる半導体層が好ましい。
尚、半導体層をp型半導体層とする場合、例えばp型不純物としては、ホウ素(B)、ベリリウム(Be)、又はマグネシウム(Mg)でドープした窒化ガリウム(p-GaN)を用いることができる。
半導体層をn型半導体層とする場合、例えばn型不純物として、例えば酸素(O)、シリコン(Si)、リン(P)、砒素(As)又はアンチモン(Sb)でドープした窒化ガリウム(n-GaN)を用いることができる。
半導体層は、1層単独でも2層以上の積層体でもよい。
半導体層が、2層以上の積層体である場合、当該半導体層は、互いに異なるIII-V族元素窒化物を含む第1の半導体層と第2の半導体層の積層体であって、第1の半導体層と第2の半導体層の界面に二次元電子ガスが存在すると好ましい。
例えば、第1の半導体層と第2の半導体層の組み合わせとしては、GaNとAlGaNが挙げられる。
半導体層の厚みは、所望の電気特性が得られるように適宜設定すればよく、例えば10nm~2mmの範囲で設定するとよい。
本態様に係る半導体装置は、金属層をさらに含むと好ましい。当該金属層は、電極として機能できる。
上記金属層は、本態様に係る半導体装置において、半導体層、第1の絶縁体層、第2の絶縁体層及び金属層の順となるように含まれると好ましく、MIS(Metal Insulator Semiconductor)構造を形成するとよい。
本態様に係る半導体装置は、トレンチ構造を備え、当該トレンチ構造の壁部において上記MIS構造が形成されていると好ましい。
金属層の構成材料としては、Mo、Pd、Ni、Ti、TiN、Au、Ag、Al、Ni及びpoly-Siが挙げられる。金属層は、これら構成材料から選ばれる1種以上を含めばよく、これら構成材料のうち1種単独で形成してもよく、又は2種以上を組み合わせて形成してもよい。
金属層は、1層単独でも2層以上の積層体でもよい。例えば絶縁体層に接する金属層にNiからなる金属層を用い、酸化を防ぐため、Niからなる金属層上にさらにAuからなる金属層を積層することができる。
金属層の厚みは、所望の電気特性が得られるように適宜設定すればよく、例えば10nm~10μmの範囲で設定するとよい。
本態様に係る半導体装置は、金属層を含み、当該金属層がMIS構造の少なくとも一部を構成する、絶縁型電界効果トランジスタであると好ましい。
また、本態様に係る半導体装置は、縦型トランジスタであると好ましい。
以下、図面を参照して、本態様に係る半導体装置の実施形態を説明する。但し、本態様に係る半導体装置は、下記実施形態に限定されない。
<プレーナー型MOSFET>
図2は、本態様に係る半導体装置の一実施形態を示す概略断面図である。
図2において、半導体装置1では、支持基板10、バッファ層20、p型半導体層30がこの順に積層している。p型半導体層30は、積層方向上面の一部に開口部を有しており、当該開口部にn型半導体層40が形成されている。p型半導体層30上にはプレーナー構造が形成されており、p型半導体層30及びn型半導体層40が形成する平面上に、第1の絶縁体層52及び第2の絶縁体層54の積層体からなる絶縁体層50が形成されている。ソース電極70及びドレイン電極80が、n型半導体層40及び絶縁体層50に接してそれぞれ形成されており、ゲート電極60が、絶縁体層50上に形成されている。
半導体装置1において、p型半導体層30が、「半導体層」に対応し、ゲート電極60が、「金属層」に対応する。
半導体装置1において、支持基板の構成材料としては、半導体層を積層できれば特に限定されず、例えばGaN、InGaN、AlGaN、AlN、InN、炭化ケイ素(SiC)、シリコン(Si)、及びサファイアを挙げることができる。支持基板は、これら構成材料のうちの1種単独で形成してもよく、又は2種類以上を組み合わせて形成してもよい。
また、支持基板は1層単独でも、2層以上の積層体としてもよい。
支持基板の厚さは、それぞれ目的に応じて適宜設定するとよい。
半導体装置1において、バッファ層は、例えば、欠陥密度をさらに減らした良好な結晶性の窒化物半導体層をエピタキシャル成長させる目的で設けられる層である。
バッファ層としては、低温で成膜されたGaN(LT-GaN)、低温で成膜されたAlN(LT-AlN)が挙げられる。
バッファ層の厚さは目的に応じて適宜設定するとよい。
ソース電極及びドレイン電極の構成材料は、金属層の構成材料と同じものを使用できる。
電極は、1層単独でも2層以上の積層体でもよい。
また、電極の厚みは、所望の電気特性が得られるように適宜選択すればよく、例えば10nm~10μmの範囲で選択するとよい。
本態様に係る半導体装置の構造は、図2に限定されず、下記図3~6に示す構造も取ることができる。
<トレンチ型MOSFET>
図3において、半導体装置2では、ドレイン電極80、支持基板10、ドリフト層25、p型半導体層30、n型半導体層40がこの順に積層され、さらにその上にトレンチ構造が形成されている。トレンチ構造において、絶縁体層50は、略U字型に形成されており、当該U字型の絶縁体層50の凹部分をゲート電極60が充填するように形成されている。さらに、ソース電極70がp型半導体層30、n型半導層40及び絶縁体層50の端部と接して積層されている。
半導体装置2において、絶縁体層50は、半導体装置1の絶縁体層50と同様に、第1の絶縁体層52及び第2の絶縁体層54の積層体からなっており(図示略)、第1の絶縁体層52がp型半導体層30と接し、第2の絶縁体層54がゲート電極60と接している。
図4において、半導体装置3では、ドレイン電極80、支持基板10及びドリフト層25がこの順に積層しており、ドリフト層25は積層方向上面の一部に開口部を有しており、当該開口部にp型半導体層30が形成されている。p型半導体層30も積層方向上面の一部に開口部を有しており、当該開口部にはn型半導体層40が形成されている。絶縁体層50が、ドリフト層25、p型半導体層30及びn型半導体層40に接して形成されており、当該絶縁体層50上にはさらにゲート電極60が形成されている。また、ソース電極70がp型半導体層30及びn型半導層40と接して積層されている。
半導体装置3において、絶縁体層50は、半導体装置1の絶縁体層50と同様に、第1の絶縁体層52及び第2の絶縁体層54の積層体からなっており(図示略)、第1の絶縁体層52がp型半導体層30と接し、第2の絶縁体層54がゲート電極60と接している。
<HEMT>
図5において、半導体装置4では、支持基板10、バッファ層20、i型半導体層90及びn型半導体層40がこの順に積層されている。n型半導体層40上には、絶縁体層50、ソース電極70、ドレイン電極80がそれぞれ積層しており、絶縁体層50上にはさらにゲート電極60が積層している。
半導体装置4において、絶縁体層50は、半導体装置1の絶縁体層50と同様に、第1の絶縁体層52及び第2の絶縁体層54の積層体からなっており(図示略)、第1の半導体層52がn型半導体層40と接し、第2の絶縁体層54がゲート電極60と接している。n型半導体層40は、電子供給層として機能し、i型半導体層90との界面で二次元電子ガスが発生し、高速スイッチング可能なトランジスタとすることができる。
尚、i型半導体層は、意図的な不純物のドーピングがされていない半導体層であって、絶縁性(Intrisic)の半導体層である。
図6の半導体装置5は、n型半導体層40と絶縁体層50との間にさらにp型半導体層30がさらに積層されている他は、図5の半導体装置4と同じ構造を有する半導体装置である。
[半導体装置の製造方法]
本発明の一態様に係る半導体装置の製造方法は、下記第1の工程及び第2の工程を含む:
第1の工程:GaNを含む半導体層上に、Al,Ga及びBから選ばれる1種以上を含む酸化物、又は、Al,Ga及びBから選ばれる1種以上を含む酸窒化物を含む第1の絶縁体層を形成する工程
第2の工程:第1の絶縁体層上に、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む第2の絶縁体層を形成する工程
本態様の半導体装置の製造方法は、精密なエッチング制御、精密なドーピング制御等を必要としないため、半導体装置を歩留まりよく製造することができる。
第1の工程において、第1の絶縁体層の形成は、成膜温度600℃未満で行うと好ましい。
600℃未満で成膜することで、絶縁膜の結晶化による耐圧の低下を抑制することができる。成膜温度は500℃以下であるとより好ましく、400℃以下であるとさらに好ましい。
第1の絶縁体層及び第2の絶縁体層の形成方法としては、スパッタ成膜、原子層堆積(ALD)成膜、熱化学気相成長(CVD)成膜、平行平板型プラズマCVD成膜、有磁場マイクロ波プラズマCVD成膜、誘導結合プラズマCVD成膜、又はスピンコート法のいずれかを用いることができる。
第1の絶縁体層及び第2の絶縁体層を、原子層堆積成膜で形成する場合、Oガス、オゾンガス及びHOガスから選ばれる1種類以上のガスを含む原料ガスを用いると好ましい。
第1の絶縁体層及び第2の絶縁体層を、有磁場マイクロ波プラズマCVD成膜又は誘導結合プラズマCVD成膜で形成する場合、Arガス、Oガス、及びNガスから選ばれる1種類以上を含むガスを供給ガスに用いると好ましい。
第1の絶縁体層及び第2の絶縁体層を、スパッタ成膜で形成する場合、Arガス、Oガス、及びNガスから選ばれる1種以上のガスを含むスパッタガスを用いると好ましい。
スパッタ成膜で形成する場合、酸素含有雰囲気下で、目的とする絶縁体層が含む金属元素からなる金属ターゲットを用いて、反応性スパッタをすることも好ましい。こうすることにより、絶縁体化合物からなるターゲットを用いるスパッタに比べて、成膜レートを向上させることができる。
本態様に係る半導体装置の製造方法は、第1の絶縁体層上に第2の絶縁体層を形成した後、第2の絶縁体層上に、Mo、Pd、Ni、Ti、TiN、Au、Ag、Al、Ni及びpoly-Siから選ばれる1種以上を含む金属層を形成する工程を含むと好ましい。
比較例1
低抵抗n型GaN基板を有機金属気相成長(MOCVD)装置(大陽日酸社製)にセットし、n型GaN層(電子濃度:4×1016cm-3)を2μmエピタキシャル成長した。
得られた基板を、原子層堆積(ALD)装置(菅製作所社製:SAL-1500)にセットし、原料ガスとしてトリメチルアルミニウム(TMA)ガスとHOガスを用いて、第1の絶縁体層としてAl層を100nm成膜した。
得られた積層体をエリアマスクとともに電子ビーム(EB)蒸着装置(アルバック社製)にセットした後、電極としてNi及びAuをそれぞれ膜厚20nm及び200nmで蒸着して、積層体(GaN/Al(100nm)/Ni(20nm)/Au(200nm))からなる素子を製造した。
得られた素子(GaN/Al(100nm)/Ni(20nm)/Au(200nm))について、LCRメーター(Agilent社製:E4980A)を使用して、容量―電圧特性を評価したところ、フラットバンド電圧は-2.0Vであった。
実施例1
第1の絶縁体層を形成した後に、得られた積層体をスパッタリング装置(ULVAC社製:ACS-4000)にセットし、Gd焼結体からなるスパッタリングターゲットを用いて、RF100W、Ar及びOの混合ガス雰囲気の条件でスパッタリングし、膜厚10nmのGd膜を第2の絶縁体層として形成した他は、比較例1と同様にして積層体(GaN/Al(100nm)/Gd(10nm)/Ni(20nm)/Au(200nm))からなる素子を製造し、評価した。結果を表1に示す。
尚、第1の絶縁体層と第2の絶縁体層の界面における、第1の絶縁体層の酸素単位面密度σO1と第2の絶縁体層の酸素単位面密度σO2を以下のようにして算出した。結果を表1に示す。
第1の絶縁体層のAlは、モル質量が101.96g/molであり、密度は3.95g/cmである。この数値を上記式(1-1)~(1-4)に当てはめると、σO1=1.70×1015atom/cmとなる。同様に、第2の絶縁体層のGdは、モル質量が362.50g/molであり、7.41g/cmであるので、式(1-1)~(1-4)に当てはめると、σO2=1.11×1015atom/cmとなる。
得られた素子は、フラットバンド電圧は-0.7Vであり、比較例1の素子に対するフラットバンドシフト量は1.3Vであった。また、下記式(1)を用いて、ダイポール寄与率αを1/100000、COX1を7.97×10-10Fcmとして求めた理論電圧シフト量は1.3Vであった。
Figure 0007388624000008
実施例2
第1の絶縁体層を形成した後に、得られた積層体をスパッタリング装置(ULVAC社製:ACS-4000)にセットし、Er焼結体からなるスパッタリングターゲットを用いて、RF100W、Ar及びOの混合ガス雰囲気の条件でスパッタリングし、膜厚10nmのEr膜を第2の絶縁体層として形成した他は、比較例1と同様にして積層体(GaN/Al(100nm)/Er(10nm)/Ni(20nm)/Au(200nm))からなる素子を製造し、評価した。結果を表1に示す。
尚、Erのモル質量は、382.56g/molであり、密度は8.64g/cmであるので、式(1-1)~(1-4)に当てはめると、σO2=1.19×1015atom/cmとなる。
得られた素子は、フラットバンド電圧は-0.8Vであり、比較例1の素子に対するフラットバンドシフト量は1.2Vであった。また、式(1)を用いて、ダイポール寄与率αを1/100000として求めた理論電圧シフト量は1.2Vであった。
実施例3
第1の絶縁体層を形成した後に、得られた積層体をスパッタリング装置(ULVAC社製:ACS-4000)にセットし、GeO焼結体からなるスパッタリングターゲットを用いて、RF100W、Ar及びOの混合ガス雰囲気の条件でスパッタリングし、膜厚10nmのGeO膜を第2の絶縁体層として形成した他は、比較例1と同様にして積層体(GaN/Al(100nm)/GeO(10nm)/Ni(20nm)/Au(200nm))からなる素子を製造し、評価した。結果を表1に示す。
尚、GeOのモル質量は、104.61g/molであり、密度は4.23g/cmであるので、式(1-1)~(1-4)に当てはめると、σO2=1.33×1015atom/cmとなる。
得られた素子は、フラットバンド電圧は-1.7Vであり、比較例1の素子に対するフラットバンドシフト量は0.3Vであった。また、式(1)を用いて、ダイポール寄与率αを1/100000として求めた理論電圧シフト量は0.7Vであった。
実施例4
第1の絶縁体層を形成した後に、得られた積層体をスパッタリング装置(ULVAC社製:ACS-4000)にセットし、Y焼結体からなるスパッタリングターゲットを用いて、RF100W、Ar及びOの混合ガス雰囲気の条件でスパッタリングし、膜厚10nmのY膜を第2の絶縁体層として形成した他は、比較例1と同様にして積層体(GaN/Al(100nm)/Y(10nm)/Ni(20nm)/Au(200nm))からなる素子を製造し、評価した。結果を表1に示す。
尚、Yのモル質量は、225.81g/molであり、密度は5.01g/cmであるので、式(1-1)~(1-4)に当てはめると、σO2=1.17×1015atom/cmとなる。
得られた素子は、フラットバンド電圧は-1.6Vであり、比較例1の素子に対するフラットバンドシフト量は0.4Vであった。また、式(1)を用いて、ダイポール寄与率αを1/100000として求めた理論電圧シフト量は1.0Vであった。
実施例5
第1の絶縁体層を形成した後に、得られた積層体をスパッタリング装置(ULVAC社製:ACS-4000)にセットし、焼結体からなるスパッタリングターゲットを用いて、RF100W、Ar及びOの混合ガス雰囲気の条件でスパッタリングし、膜厚10nmのDy膜を第2の絶縁体層として形成した他は、比較例1と同様にして積層体(GaN/Al(100nm)/Dy(10nm)/Ni(20nm)/Au(200nm))からなる素子を製造し、評価した。結果を表1に示す。
尚、Dyのモル質量は、372.99g/molであり、密度は7.81g/cmであるので、式(1-1)~(1-4)に当てはめると、σO2=1.13×1015atom/cmとなる。
得られた素子は、フラットバンド電圧は-1.5Vであり、比較例1の素子に対するフラットバンドシフト量は0.5Vであった。また、式(1)を用いて、ダイポール寄与率αを1/100000として求めた理論電圧シフト量は1.2Vであった。
実施例6
第1の絶縁体層を形成した後に、得られた積層体をスパッタリング装置(ULVAC社製:ACS-4000)にセットし、TiO焼結体からなるスパッタリングターゲットを用いて、RF100W、Ar及びOの混合ガス雰囲気の条件でスパッタリングし、膜厚10nmのTiO膜を第2の絶縁体層として形成した他は、比較例1と同様にして積層体(GaN/Al(100nm)/TiO(10nm)/Ni(20nm)/Au(200nm))からなる素子を製造し、評価した。結果を表1に示す。
尚、TiOのモル質量は、79.87g/molであり、密度は4.17g/cmであるので、式(1-1)~(1-4)に当てはめると、σO2=1.58×1015atom/cmとなる。
得られた素子は、フラットバンド電圧は-1.5Vであり、比較例1の素子に対するフラットバンドシフト量は0.5Vであった。また、式(1)を用いて、ダイポール寄与率αを1/100000として求めた理論電圧シフト量は0.2Vであった。
Figure 0007388624000009
実施例1-6の結果から、実施例と同様の積層構造を持つ、トランジスタのゲート電極部のフラットバンド電圧をプラス方向へシフトできる。したがって、トランジスタの電流―電圧特性における、しきい値電圧をプラス方向にシフトすることができ、ノーマリーオフを実現することができる。
本発明の半導体装置は、例えばAC-DCコンバータ、DC-ACインバータ、DC-DCコンバータ、AC-ACコンバータに使用できる。
1 半導体装置
2 半導体装置
3 半導体装置
4 半導体装置
10 支持基板
20 バッファ層
25 ドリフト層
30 p型半導体層
40 n型半導体層
50 絶縁体層
52 第1の絶縁体層
54 第2の絶縁体層
60 ゲート電極
70 ソース電極
80 ドレイン電極
90 i型半導体層

Claims (19)

  1. 半導体層、
    前記半導体層と接し、前記半導体層が形成する平面上に形成される第1の絶縁体層、
    前記第1の絶縁体層と接する第2の絶縁体層、及び
    前記第2の絶縁体層と接する金属層をこの順に含み、
    前記半導体層が、III-V族元素窒化物を含み、
    前記金属層が、ゲート電極であり、
    前記第1の絶縁体層の前記第2の絶縁体層との界面の酸素単位面密度をσO1、及び前記第2の絶縁体層の前記第1の絶縁体層との界面の酸素単位面密度をσO2としたとき、σO1>σO2を満たす半導体装置。
  2. 前記第1の絶縁体層及び前記第2の絶縁体層が、下記式(1)を満たす請求項1に記載の半導体装置。
    Figure 0007388624000010
    (前記式(1)中、
    ΔVidealは、理論電圧シフト量であり、ΔVideal>0である。
    αは、ダイポール寄与率であって、1/10000である。
    Δσ12は、σO1-σO2の差である。
    qは、電気素量である。
    OX1は、前記第1の絶縁体層の1cmあたりの容量である。)
  3. 前記第1の絶縁体層が、Al,Ga及びBから選ばれる1種以上を含む酸化物、又は、Al,Ga及びBから選ばれる1種以上を含む酸窒化物を含む請求項1又は2に記載の半導体装置。
  4. 前記第2の絶縁体層が、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む請求項1~3のいずれかに記載の半導体装置。
  5. 前記半導体層が、GaNを含む請求項1~4のいずれかに記載の半導体装置。
  6. 前記第2の絶縁体層と接する第3の絶縁体層をさらに含み、
    前記第1の絶縁体層、前記第2の絶縁体層及び前記第3の絶縁体層の順に含み、
    前記第3の絶縁体層が、前記第1の絶縁体層及び前記第2の絶縁体層とは異なる材料を含む請求項1~5のいずれかに記載の半導体装置。
  7. 前記第3の絶縁体層の前記第2の絶縁体層との界面の酸素単位面密度をσO3としたとき、σO3>σO2を満たす、請求項6に記載の半導体装置。
  8. 前記第3の絶縁体層が、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む請求項6又は7に記載の半導体装置。
  9. 前記半導体層が、第1の半導体層と第2の半導体層からなる積層体であり、
    前記第1の半導体層と前記第2の半導体層とが、互いに異なるIII-V族元素窒化物を含み、
    前記第1の半導体層と前記第2の半導体層の界面に二次元電子ガスが存在する請求項1~8のいずれかに記載の半導体装置。
  10. 前記金属層が、Mo、Pd、Ni、Ti、Au、Ag、Al及びNiから選ばれる1種以上を含む請求項1~9のいずれかに記載の半導体装置。
  11. 前記金属層が、MIS構造の少なくとも一部を構成する、絶縁ゲート型電界効果トランジスタである請求項1~10のいずれかに記載の半導体装置。
  12. トレンチ構造を備え、
    前記MIS構造が、前記トレンチ構造の壁部において形成されている請求項11に記載の半導体装置。
  13. 縦型トランジスタである、請求項1~12のいずれかに記載の半導体装置。
  14. GaNを含む半導体層が形成する平面上に、Al,Ga及びBから選ばれる1種以上を含む酸化物、又は、Al,Ga及びBから選ばれる1種以上を含む酸窒化物を含む第1の絶縁体層を形成し、
    前記第1の絶縁体層上に、TiO、Ta、Nb、SiO、GeO、Hf、In、NiO、ZnO、Yb、Lu、Sc、Ce、ZrO、Er、Gd、Dy、Y、SrO、ランタノイド元素を含む酸化物、及びランタノイド元素を含む酸窒化物から選ばれる1種以上を含む第2の絶縁体層を形成し、
    前記第2の絶縁体層上に金属層を形成し、
    請求項1~9のいずれかに記載の半導体装置を得る、半導体装置の製造方法。
  15. 前記第1の絶縁体層の形成を、成膜温度600℃未満で行う請求項14に記載の半導体装置の製造方法。
  16. 前記金属層が、Mo、Pd、Ni、Ti、Au、Ag、Al及びNiから選ばれる1種以上を含む、請求項14又は15に記載の半導体装置の製造方法。
  17. 前記第1の絶縁体層及び前記第2の絶縁体層を、Oガス、オゾンガス及びHOガスから選ばれる1種類以上のガスを含む原料ガスとする原子層堆積法で形成する請求項14~16のいずれかに記載の半導体装置の製造方法。
  18. 前記第1の絶縁体層及び前記第2の絶縁体層を、Arガス、Oガス、及びNガスから選ばれる1種類以上のガスを含むスパッタガスとするスパッタ法で形成する請求項14~16のいずれかに記載の半導体装置の製造方法。
  19. 前記第1の絶縁体層及び前記第2の絶縁体層を、Arガス、Oガス、及びNガスから選ばれる1種類以上のガスを供給ガスとする、有磁場マイクロ波プラズマ成膜法又誘導結合プラズマ成膜法により形成する請求項14~16のいずれかに記載の半導体装置の製造方法。
JP2017236729A 2017-12-11 2017-12-11 半導体装置及び半導体装置の製造方法 Active JP7388624B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017236729A JP7388624B2 (ja) 2017-12-11 2017-12-11 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017236729A JP7388624B2 (ja) 2017-12-11 2017-12-11 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2019106417A JP2019106417A (ja) 2019-06-27
JP7388624B2 true JP7388624B2 (ja) 2023-11-29

Family

ID=67061571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017236729A Active JP7388624B2 (ja) 2017-12-11 2017-12-11 半導体装置及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7388624B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072358A (ja) 2014-09-29 2016-05-09 株式会社デンソー 半導体装置およびその製造方法
WO2016157371A1 (ja) 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2016181632A (ja) 2015-03-24 2016-10-13 株式会社東芝 半導体装置及びその製造方法
JP2017107970A (ja) 2015-12-09 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5839804B2 (ja) * 2011-01-25 2016-01-06 国立大学法人東北大学 半導体装置の製造方法、および半導体装置
JP2013041986A (ja) * 2011-08-16 2013-02-28 Advanced Power Device Research Association GaN系半導体装置
JP2014183125A (ja) * 2013-03-18 2014-09-29 Fujitsu Ltd 半導体装置
JP6562359B2 (ja) * 2014-06-17 2019-08-21 パナソニックIpマネジメント株式会社 半導体装置
JP6528366B2 (ja) * 2014-07-08 2019-06-12 豊田合成株式会社 縦型トレンチmosfetの製造方法
JP2016066641A (ja) * 2014-09-22 2016-04-28 株式会社東芝 半導体装置及び半導体装置の製造方法
JP2017098448A (ja) * 2015-11-26 2017-06-01 シャープ株式会社 窒化物半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016072358A (ja) 2014-09-29 2016-05-09 株式会社デンソー 半導体装置およびその製造方法
JP2016181632A (ja) 2015-03-24 2016-10-13 株式会社東芝 半導体装置及びその製造方法
WO2016157371A1 (ja) 2015-03-30 2016-10-06 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
JP2017107970A (ja) 2015-12-09 2017-06-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2019106417A (ja) 2019-06-27

Similar Documents

Publication Publication Date Title
CN108321198B (zh) 半导体装置、电源电路、计算机和半导体装置的制造方法
CN103718300B (zh) Iii族氮化物金属绝缘体半导体场效应晶体管
JP5587564B2 (ja) 電界効果トランジスタおよび電界効果トランジスタの製造方法
TW201735184A (zh) 具有al1-xsixo閘極絕緣體的增強型iii族氮化物元件
JP6478752B2 (ja) 半導体装置及びその製造方法
US10236353B2 (en) Semiconductor device, power supply circuit, and computer
US9564491B2 (en) Semiconductor device
CN105336789A (zh) 一种高质量MIS结构的GaN基场效应晶体管及其制备方法
JP2010182750A (ja) Iii−v族化合物半導体素子
US9543425B2 (en) Multi-finger large periphery AlInN/AlN/GaN metal-oxide-semiconductor heterostructure field effect transistors on sapphire substrate
JP6233088B2 (ja) 電界効果トランジスタ
JP5667136B2 (ja) 窒化物系化合物半導体素子およびその製造方法
CN210897283U (zh) 一种半导体器件
JP5605353B2 (ja) Mis型半導体装置およびその製造方法
Ogidi-Ekoko et al. Electrical properties of MgO/GaN metal-oxide-semiconductor structures
JP7388624B2 (ja) 半導体装置及び半導体装置の製造方法
Partida-Manzanera et al. Comparison of atomic layer deposited Al2O3 and (Ta2O5) 0.12 (Al2O3) 0.88 gate dielectrics on the characteristics of GaN-capped AlGaN/GaN metal-oxide-semiconductor high electron mobility transistors
TWI728165B (zh) 三族氮化物高速電子遷移率場效應電晶體元件
Tang et al. Self-Reactive Etching of β-Ga2O3for Fabricating Trench Schottky Barrier Diodes
WO2022264191A1 (ja) 半導体装置および半導体装置の製造方法
JP5605354B2 (ja) Mis型半導体装置の製造方法
JP2011258782A (ja) 窒化物半導体基板
JP2019033108A (ja) 半導体装置及び半導体装置の製造方法
TWI641138B (zh) 半導體功率元件單元及其製造方法
RU2574810C2 (ru) Мощный переключатель свч

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211012

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220627

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221213

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20221213

C11 Written invitation by the commissioner to file amendments

Free format text: JAPANESE INTERMEDIATE CODE: C11

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230201

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230303

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20230307

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230912

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231107

R150 Certificate of patent or registration of utility model

Ref document number: 7388624

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150