TW201419530A - 化合物半導體裝置及其製造方法 - Google Patents

化合物半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201419530A
TW201419530A TW102132248A TW102132248A TW201419530A TW 201419530 A TW201419530 A TW 201419530A TW 102132248 A TW102132248 A TW 102132248A TW 102132248 A TW102132248 A TW 102132248A TW 201419530 A TW201419530 A TW 201419530A
Authority
TW
Taiwan
Prior art keywords
compound semiconductor
electrode
layer
stacked structure
passivation film
Prior art date
Application number
TW102132248A
Other languages
English (en)
Inventor
Toshihiro Ohki
Yuuichi Satou
Original Assignee
Fujitsu Ltd
Fujitsu Semiconductor Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Fujitsu Semiconductor Ltd filed Critical Fujitsu Ltd
Publication of TW201419530A publication Critical patent/TW201419530A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一種化合物半導體裝置包括：一化合物半導體堆疊結構；彼此分隔地形成於該化合物半導體堆疊結構之上的一源極電極和一汲極電極；一形成在該化合物半導體堆疊結構之上位於該源極電極與該汲極電極之間的閘極電極；及一形成在該化合物半導體堆疊結構之上且是由一包含Al之絕緣材料製成的鈍化薄膜，在其中，該鈍化薄膜在該源極電極與該汲極電極下方是與該化合物半導體堆疊結構成非接觸狀態。

Description

化合物半導體裝置及其製造方法 發明領域
於此中所討論的實施例係指向於一種化合物半導體裝置及一種製造化合物半導體裝置的方法。
發明背景
利用諸如高飽和電子速率與寬帶隙般的特性，是有考慮把氮化物半導體應用於高-耐受-電壓高-輸出-功率半導體裝置。例如，作為氮化物半導體之GaN的帶隙是3.44eV，其是比Si的帶隙(1.1eV)與GaAs的帶隙(1.4eV)大，而因此，GaN具有高崩潰電場強度。據此，GaN是相當有可能作為用於得到高電壓運作與高輸出功率之電源供應器之半導體裝置的材料。
作為使用該氮化物半導體的半導體裝置，業已有很多關於場效電晶體，特別是高電子移動率電晶體(HEMT)，的報告被作成。例如，在GaN-基HEMTs(GaN-HEMTs)當中，使用GaN作為電子轉渡層以及使用AlGaN作為電子供應層的AlGaN/GaN．HEMT業已被注意。在該AlGaN/GaN．HEMT中，歸因於在GaN與AlGaN間之晶格常數上之差異的扭變 (distortion)是發生在AlGaN。由於由該扭變所引起的壓電極化以及AlGaN的自發性極化，一高濃度二維電子氣(2DEG)是被獲得。據此，該AlGaN/GaN．HEMT業已被期待作為電動車等等用的高-耐受-電壓電力裝置以及高效率開關元件。
專利文件1：日本早期公開專利公告第2004-260114號
作為當使用該氮化物半導體的半導體裝置是在高電壓下運作時的問題，耐受電壓與電流崩塌現象中之兩者會被提出。該電流崩塌現象是指導通電阻由於高電壓的施加而增升的一種現象而且是被認為因為電子被陷捕在半導體晶體內、一個在一半導體與一絕緣薄膜之間之界面內等等而發生而據此在這些區域內之2DEG的濃度降低。這電流崩塌已知非常依靠一個覆蓋該半導體的保護薄膜(鈍化薄膜)，而各式各樣的薄膜類型以及薄膜質量業已被研究。然後，我們發現使用一AlN薄膜作為該鈍化薄膜對於在界面狀態上的減少是有效的，而且很清楚的是以原子層沉積法(ALD法)把ALN形成成一薄膜是最適當的。
在圖1中所顯示的是一使用AlN薄膜作為鈍化薄膜的AlGaN/GaN．HEMT。
在圖1中，一電子轉渡層102與一電子供應層103是被堆疊於由SiC等等形成的基體101上，而一鈍化薄膜104是形成在該電子供應層103上。該電子轉渡層102是為i(故意未摻雜)-GaN等等，該電子供應層103是為n-AlGaN等等，而該鈍化薄膜104是為AlN。一閘極電極105是形成在該鈍化薄膜104上， 而一源極電極106與一汲極電極107是形成在位於該電子供應層103與該鈍化薄膜104上之閘極電極105的兩側。該源極電極106與該汲極電極107與該電子供應層103成歐姆接觸。
然而，依據我們的實驗，很清楚的是在圖1中的AlGaN/GaN．HEMT具有後面的問題。
該鈍化薄膜104也與源極電極106和汲極電極107成接觸。因此，在源極電極106與汲極電極107變成與電子供應層103成歐姆接觸的製程中，用於得到歐姆接觸的退火(annealing)是在源極電極106和汲極電極107與鈍化薄膜104接觸的狀態下被執行。另一方面，就源極電極106與汲極電極107的電極材料而言，以Ti/Al為典型之包含Al的一種結構(Ti用於下層而Al用於上層)是業已被廣泛使用，而關於不含Al的電極材料，適足的歐姆特性還沒有被得到。
通常，用於得到歐姆接觸的退火需要500℃至900℃等等的高溫。在退火中，如在圖1中所示，在它那裡電子供應層103、源極電極106與汲極電極107的Ti，與鈍化薄膜104中之三者是變成彼此同時接觸的該部份是存在的。業已發現的是，藉著高溫回火，在該部份中，鈍化薄膜104之Al的部份是與源極電極106和汲極電極107的Ti反應而在該部份中的接觸電阻是改變。
在這情況中，在鈍化薄膜104之接觸電阻上的變化是產生，在一閘極寬度方向上且在高電壓運作之時，電流集中是發生。那麼，變得很清楚的是裝置崩潰是自這電流集中地點開始起被產生而一崩潰耐受電壓是降低。順便一提，也發現的 是，該等變化是更明顯地產生在藉由乾蝕刻該鈍化薄膜而得到之端部份的側表面。為了減少電流崩塌現象，由包含像是AlN般之Al之材料製成的鈍化薄膜是有效的，但卻具有適足之崩潰耐受電壓是無法被得到的一個問題。
發明概要
目前的實施例是針對以上所述的問題來被完成，並且具有一個提供一種藉由使用一包含Al之保護薄膜來減少電流崩塌現象並進一步保證一適足之崩潰耐受電壓之高度可靠高耐受電壓化合物半導體裝置，以及一種製造該高度可靠高耐受電壓化合物半導體裝置之方法的目的。
一種化合物半導體裝置的特徵包括：一化合物半導體堆疊結構；一對彼此獨立地形成在該化合物半導體堆疊結構之上的第一電極；一形成在該化合物半導體堆疊結構之上，位於該等第一電極之間的第二電極；及一形成在該化合物半導體堆疊結構之上且是由一包含鋁之絕緣材料製成的保護薄膜，在其中，該保護薄膜在該等第一電極下方是與該化合物半導體堆疊結構處於一個非接觸狀態。
一種製造化合物半導體裝置之方法的特徵包括：形成一化合物半導體堆疊結構；形成一由一包含鋁之絕緣材料製成的保護薄膜在該化合物半導體堆疊結構之上；形成一對彼此獨立的第一電極於該化合物半導體堆疊結構之上；及形成一位於該等第一電極之間的第二電極於該化合物半導體堆疊結構之上，在其中，該保護薄膜在該等第一電極下方是與該化合物 半導體堆疊結構處於一個非接觸狀態。
1‧‧‧基體
2‧‧‧半導體堆疊結構
2a‧‧‧緩衝層
2b‧‧‧電子轉渡層
2c‧‧‧中間層
2d‧‧‧電子供應層
3‧‧‧AlN層
3a‧‧‧鈍化薄膜
3a1‧‧‧末端部份
3a2‧‧‧末端部份
4‧‧‧閘極電極
5‧‧‧源極電極
5a‧‧‧末端部份
6‧‧‧汲極電極
6a‧‧‧末端部份
7‧‧‧保護絕緣薄膜
11‧‧‧AlN層
11a‧‧‧鈍化薄膜
11a1‧‧‧末端部份
11a2‧‧‧末端部份
11a3‧‧‧閘極凹坑
12‧‧‧閘極電極
21‧‧‧SiN薄膜
21a‧‧‧SiN薄膜
21b‧‧‧基礎層
22‧‧‧AlN層
22a‧‧‧鈍化薄膜
23a‧‧‧電極凹坑
23b‧‧‧電極凹坑
24‧‧‧源極電極
25‧‧‧汲極電極
31‧‧‧SiN薄膜
31a‧‧‧SiN薄膜
31b‧‧‧SiN薄膜
31c‧‧‧基礎層
32‧‧‧AlN層
32a‧‧‧鈍化薄膜
33a‧‧‧電極凹坑
33b‧‧‧電極凹坑
33c‧‧‧電極凹坑
34‧‧‧閘極電極
41‧‧‧高電壓初級側電路
42‧‧‧低電壓次級側電路
43‧‧‧變壓器
44‧‧‧AC電源供應器
45‧‧‧橋式整流電路
46a‧‧‧切換元件
46b‧‧‧切換元件
46c‧‧‧切換元件
46d‧‧‧切換元件
46e‧‧‧切換元件
47a‧‧‧切換元件
47b‧‧‧切換元件
47c‧‧‧切換元件
51‧‧‧預失真電路
52a‧‧‧混合器
52b‧‧‧混合器
53‧‧‧功率放大器
圖1是為一描繪一使用一AlN薄膜作為一鈍化薄膜之習知AlGaN/GaN．HEMT的示意橫截面圖；圖2A至圖2C是為依製程順序描繪一第一實施例之一種製造AlGaN/GaN．HEMT之方法的示意橫截面圖；圖3A至圖3C是為接著在圖2A至圖2C後面依製程順序描繪該第一實施例之製造AlGaN/GaN．HEMT之方法的示意橫截面圖；圖4是為一表現該第一實施例之AlGaN/GaN．HEMT在一典型夾止狀態下(pinch-off condition)之一I-V特性之包括一比較範例的特性圖；圖5A至圖5C是為描繪該第一實施例之變化範例之一種製造AlGaN/GaN．HEMT之方法之主要製程的示意橫截面圖；圖6A與圖6B是為接著在圖5A至圖5C後面描繪該第一實施例之變化範例之製造AlGaN/GaN．HEMT之方法之主要製程的示意橫截面圖；圖7A至7C是為依製程順序描繪一第二實施例之一種製造AlGaN/GaN．HEMT之方法的示意橫截面圖；圖8A與8B是為接著在圖7A至圖7C後面依製程順序描繪該第二實施例之製造AlGaN/GaN．HEMT之方法的示意橫截面圖；圖9A與圖9B是為接著在圖8A和圖8B後面依製程順 序描繪該第二實施例之製造AlGaN/GaN．HEMT之方法的示意橫截面圖；圖10A至圖10C是為描繪該第二實施例之變化範例之一種製造AlGaN/GaN．HEMT之方法之主要製程的示意橫截面圖；圖11A至圖11C是為接著在圖10A至圖10C後面描繪該第二實施例之變化範例之製造AlGaN/GaN．HEMT之方法之主要製程的示意橫截面圖；圖12是為一描繪一第三實施例之一電源供應器裝置之示意結構的連接圖；及圖13是為一描繪一第四實施例之一高頻放大器之示意結構的連接圖。
較佳實施例之詳細說明
(第一實施例)
在這實施例中，一由氮化物半導體形成的AlGaN/GaN．HEMT是被揭露為一化合物半導體裝置。在這裡，作為一範例，一種MIS-型AlGaN/GaN．HEMT是被描繪，在其中，一閘極電極是經由一閘極絕緣薄膜來設置在一半導體上。
圖2A至圖2C與圖3A至圖3C是為依製程順序描繪一第一實施例之一種製造AlGaN/GaN．HEMT之方法的示意橫截面圖。
首先，如在圖2A中所示，一化合物半導體堆疊結構2是形成在，例如，一作為一長成基體的半-絕緣SiC基體上。 作為該長成基體，一Si基體、一藍寶石基體、一GaAs基體、一GaN基體等等也是可以被使用替代該SiC基體。此外，該基體的傳導性可以是半-絕緣或者導電。
該化合物半導體堆疊結構2包括：一緩衝層2a；一電子轉渡層2b；一中間層2c；及一電子供應層2d。
在該化合物半導體堆疊結構2中，二維電子氣(2DEG)出現在電子轉渡層2b與電子供應層2d(精確地說，該中間層2c)的界面附近。這2DEG是依據一個在電子轉渡層2b之化合物半導體(於這裡為GaN)與電子供應層2d之化合物半導體(於這裡為AlGaN)之間之間格常數上的差異來被產生。
更明確地，在該SiC基體1上，後面的化合物半導體是各藉著，例如，MOVPE(金屬有機氣相磊晶)法來被長成。MBE(分子束磊晶)法等等也可以被使用替代該MOVPE法。
在該SiC基體1上，依序AlN被長成到一預定厚度，i-GaN被長成到3μm左右的厚度，i-AlGaN被長成到5nm左右的厚度，而n-AlGaN被長成到30nm左右的厚度。藉此，該緩衝器層2a、該電子轉渡層2b、該中間層2c、與該電子供應層2d被形成。作為該緩衝器層2a，AlGaN可以被使用替代AlN，或者GaN也可以在低溫下長成。此外，有時有的情況是一個由n-GaN製成的薄帽蓋層是形成在該電子供應層2d上。
作為AlN的長成條件，由三甲基鋁(TMGa)氣體與NH3氣體形成的混合氣體是被使用作為一來源氣體。作為AlGaN的長成條件，由TMAl氣體、TMGa氣體、與NH3氣體形成的混合氣體是被使用作為一來源氣體。根據要被長成的化合 物半導體層，是否供應該是為一Al源之TMAl氣體與該是為一Ga源之TMGa氣體以及其之流動速率是被適當地設定。NH3氣體的流動速率是被設定為100ccm到10LM左右。此外，長成壓力是被設定為50Torr到300Torr左右，而長成溫度是被設定成1000℃到1200℃左右。
要長成GaN與AlGaN為n-型，或者在這實施例中，要形成該電子供應層2d的AlGaN，例如，包含，例如，Si的SiH氣體是以一預定流動速率被加入至該來源氣體作為n-型雜質，藉此以Si摻雜AlGaN。Si的摻雜濃度是設定為1 x 1018/cm3左右到1 x 1020/cm3左右，例如，設定為5 x 1018/cm3左右。
隨後，元件隔離結構被形成。
更明確地，例如，氬(Ar)是被注入化合物半導體堆疊結構2的元件隔離區域。藉此，該等元件隔離結構是形成在該化合物半導體堆疊結構2內以及在該SiC基體1的表面層部份內。該等元件隔離結構標定在該化合物半導體堆疊結構2上的主動區域。
順便一提，該元件隔離也可以是藉由使用，例如，STI(淺溝渠隔離)法替代以上所述的注入法來被執行。這時，例如，一氯-基蝕刻氣體是被使用於該化合物半導體堆疊結構2的乾蝕刻。
隨後，如在圖2B中所示，一AlN層3被形成。
更明確地，在該化合物半導體堆疊結構2上，一包含Al，在這裡為AlN，的絕緣薄膜是被沉積到2nm左右到200nm左右的厚度，例如，20nm左右。就AlN的沉積而言，例如， ALD法被使用。替代該ALD法，濺鍍法、電漿CVD法等等也是可以被使用。藉此，該AlN層3被形成。作為包含Al的絕緣材料，例如，AlO(Al2O3)也是可以被使用替代AlN。
隨後，如在圖2C中所示，該AlN層3被加工俾可形成一鈍化薄膜3a。
更明確地，一光阻是施加到該AlN層3的表面上。該光阻是以光刻法加工，而藉此露出該AlN層3之開孔預定地點的開孔是形成在該阻抗劑。藉此，一具有該等開孔的光阻光罩是被形成。
藉由使用這光阻光罩，該AlN層3被乾蝕刻直到該電子供應層2d之表面的一預定區域被露出為止。就蝕刻氣體而言，例如，一氯-基氣體是被使用。該電子供應層2d的預定區域是為一個包括該電子供應層2d之表面之源極電極和汲極電極形成預定地點的區域。順便一提，該乾蝕刻也可以以如此的形式被執行以致於在一深度方向上稍微刨刮該AlN層3超過該電子供應層2d的表面。藉此，餘留之AlN層3之露出電子供應層2d之預定區域的鈍化薄膜3a被形成。藉由該乾蝕刻形成之該鈍化薄膜3a的兩末端部份是設定為末端部份3a1和3a2。
隨後，如在圖3A中所示，一閘極電極4被形成。
更具體地，首先，一用於形成該閘極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻是施加在包括該鈍化薄膜3a之表面的該化合物半導體堆疊結構2上而一個露出該鈍化薄膜3a之閘極電極形成預定地點的開孔被形成。藉此，具有該開孔的 光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ni/Au(Ni用於下層而Au用於上層)是藉蒸氣沉積法，例如，來被沉積在包括該露出鈍化薄膜3a之閘極電極形成預定地點之開孔之內側的光阻光罩上。Ni的厚度是設定為30nm左右而Au的厚度是設定為400nm左右。藉著剝離法，該光阻光罩以及沉積在它上面的Ni/Au是被移除。藉此，該閘極電極4是形成在該鈍化薄膜3a上。該閘極電極4是經由該鈍化薄膜3a形成在該化合物半導體堆疊結構2上。該鈍化薄膜3a之位在閘極電極4下方的部份作用如一閘極絕緣薄膜。
其後，該光阻光罩是藉使用氧電漿(oxygen plasma)的灰化或者使用化學溶液的源潤(wetting)來被移除。
隨後，如在圖3B中所示，一源極電極5與一汲極電極6被形成。
更具體地，首先，一個用於形成該源極電極與該汲極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻是施加在該化合物半導體堆疊結構2上而露出該化合物半導體堆疊結構2之源極電極與汲極電極形成預定地點的開孔被形成。藉此，具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ti/Al(Ti用於下層而Al用於上層)是藉蒸氣沉積法，例如，來被沉積在包括該等露出對應之形成預定地點之開孔之內側的該光阻光罩上。Ti的厚度是設定為20nm左右而Al的厚度是設定為200 nm左右。電極材料可以是一包含Al的金屬單一層，或者也可以是由三個或多個層構成。藉著剝離法，該光阻光罩以及沉積在它上面的Ti/Al被移除。其後，該SiC基體1是在氮大氣下，例如，於400℃至1000℃左右，例如，550℃左右的溫度下經歷退火，而藉此餘留的Ti/Al變成與電子供應層2d成歐姆接觸。藉此，該源極電極5與該汲極電極6是形成在該化合物半導體堆疊結構2上。
在這實施例中，在該源極電極5與該汲極電極6下方該鈍化薄膜3a是與該化合物半導體堆疊結構2(電子供應層2d)成非接觸狀態。具體地，在該源極電極5與該閘極電極4之間，該源極電極5的末端部份5a是與鈍化薄膜3a的末端部份3a1分開。相似地，在該汲極電極6與該閘極電極4之間，該汲極電極6的末端部份6a是與鈍化薄膜3a的末端部份3a2分開。
由於與源極電極5和汲極電極6是處於一分開非接觸狀態，該鈍化薄膜3a在用於建立源極電極5與汲極電極6之歐姆接觸的高溫退火之時不與源極電極5和汲極電極6反應。因此，該鈍化薄膜3a之接觸電阻在閘極寬度方向上的分佈變成均稱而在高電壓運作之時的電流集中(current concentration)是被解散，導致適足的崩潰耐受電壓能夠被得到。
隨後，如在圖3C中所示，一保護絕緣薄膜7是形成在整個表面上。
更具體地，一絕緣薄膜，例如，SiN是被沉積俾覆蓋在該化合物半導體堆疊結構2上的整個表面到一個2nm左右至200nm左右，例如，20nm左右的厚度，而就SiN的沉積而言， 電漿CVD法或濺鍍法是被使用。作為絕緣材料，有時一種情況為SiON、SiO2等等是被使用替代SiN。藉此，該保護絕緣薄膜7被形成。該保護絕緣薄膜7填充一個在源極電極5與鈍化薄膜3a之間的間隙與一個在汲極電極6與鈍化薄膜3a之間的間隙俾可作用如一保護薄膜。
其後，像是形成一中間層絕緣薄膜、形成連接到該閘極電極4、該源極電極5、與該汲極電極6之導線、形成一上保護薄膜、與形成一曝露於最上面之表面上之連接電極般的各種製程是被經歷。藉此，這實施例的MIS-型AlGaN/GaN．HEMT被形成。
這實施例之AlGaN/GaN．HEMT的崩潰耐受電壓是依據與在圖1中所示之AlGaN/GaN．HEMT的比較來被審視。其之結果是呈現在圖4中。圖4是為一表現這實施例之AlGaN/GaN．HEMT在一典型夾止狀態下(pinch-off condition)之一I-V特性之包括一比較範例的特性圖。
在該比較範例中，元件崩潰由於電場集中(electric field concentration)而被確定在200V附近。在這實施例中，另一方面，變得清楚的是600V或以上的高崩潰耐受電壓能夠被得到。
如上所說明，在這實施例中，藉由使用包含Al之鈍化薄膜3a來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓AlGaN/GaN．HEMT是被獲得。
(變化範例)
於此後，該第一實施例的變化範例將會被說明。在 這範例中，一種AlGaN/GaN．HEMT的結構以及一種製造AlGaN/GaN．HEMT的方法是如同在該第一實施例中一樣被揭示，然而一閘極電極是與一半導體成肖特基接觸之一種被稱為肖特基(Schottky)-型AlGaN/GaN．HEMT是被描繪作為範例。注意的是，與該第一實施例之那些相同的構成元件等等將會由相同的標號標示，而其之詳細說明將會被省略。
圖5A至圖5C以及圖6A和圖6B是為描繪該第一實施例之變化範例之一種製造AlGaN/GaN．HEMT之方法之主要製程的示意橫截面圖。
首先，與第一實施例的圖2A和圖2B相似，一化合物半導體堆疊結構2是形成在一SiC基體1上。該化合物半導體堆疊結構2包括：一緩衝器層2a；一電子轉渡層2b；一中間層2c；及一電子供應層2d。
隨後，與該第一實施例相似，元件隔離結構是形成在該化合物半導體堆疊結構2。
隨後，如在圖5A中所示，一AlN層11被形成。
更具體地，在該化合物半導體堆疊結構2上，一包含Al的絕緣薄膜，在這裡AlN，是被沉積到2nm左右至200nm左右，例如，20nm左右的厚度。就AlN的沉積而言，例如，ALD法是被使用。替代該ALD法，濺鍍法、電漿CVD法等等也可以被使用。藉此，該AlN層11被形成。作為包含Al的絕緣材料，例如，AlO(Al2O3)也可以被使用替代AlN。
隨後，如在圖5B中所示，該AlN層11是被加工俾可形成一鈍化薄膜11a。
更具體地，一光阻是施加到該AlN層11的表面上。該光阻是以光刻法加工，而藉此露出該AlN層11之開孔預定地點的開孔是形成在該光阻。藉此，一具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，該AlN層11被乾蝕刻直到電子供應層2d之表面的一預定區域被露出為止。就蝕刻氣體而言，例如，一氯-基氣體被使用。該電子供應層2d的預定區域是為該電子供應層2d之表面之包括源極電極和閘極電極形成預定地點的區域。順便一提，該乾蝕刻也可以以一形式被執行以致於在一深度方向上稍微刨刮該AlN層11超過該電子供應層2d的表面。藉此，餘留之AlN層11之露出電子供應層2d之預定區域的鈍化薄膜11a被形成。藉由該乾蝕刻形成之該鈍化薄膜11a的兩末端部份是設定為末端部份11a1和11a2，而該閘極電極形成預定地點是被設定為一電極凹坑11a3。
隨後，如在圖5C中所示，一閘極電極12被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻是施加到包括鈍化薄膜11a之表面的化合物半導體堆疊結構2而一露出一包括鈍化薄膜11a之電極凹坑11a3之區域的開孔被形成。藉此，具有該開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ni/Au(Ni用於下層而Au用於上層)是藉蒸氣沉積法，例如，來被沉積在包括該露出該包括鈍化薄膜11a之電極凹坑11a3之區域之開 孔之內側的該光阻光罩上。Ni的厚度是設定為30nm左右而Au的厚度是設定為400nm左右。藉剝離法，光阻光罩以及沉積在它上面的Ni/Au被移除。藉此，成一個填充該電極凹坑11a3並跨坐於鈍化薄膜11a上之形狀(沿著閘極長度方向之突伸的橫截面形狀)的閘極電極12被形成。該閘極電極12與化合物半導體堆疊結構2(電子供應層2d)在電極凹坑11a3內成肖特基接觸。
其後，該光阻光罩是藉使用氧電漿的灰化或使用化學溶液的濕潤來被移除。
隨後，如在圖6A中所示，一源極電極5與一汲極電極6被形成。
更具體地，首先，一用於形成源極電極與汲極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻是施加在該化合物半導體堆疊結構2上而露出該化合物半導體堆疊結構2之源極電極和汲極電極形成預定地點的開孔被形成。藉此，具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ti/Al(Ti用於下層而Al用於上層)是藉蒸氣沉積法，例如，來被沉積於包括該等露出對應之形成預定地點之開孔之內側的該光阻光罩上。Ti的厚度是設定為20nm左右而Al的厚度是設定為200nm左右。藉著剝離法，該光阻光罩以及沉積在它上面的Ti/Al被移除。其後，該SiC基體1是在氮大氣下，例如，於400℃至1000℃左右，例如，550℃左右的溫度下經歷退火，而藉此餘留的Ti/Al是與電子供應層2d成歐姆接觸。藉此，該源極電極5 與該汲極電極6是形成在該化合物半導體堆疊結構2上。
在這範例中，於源極電極5與汲極電極6下方該鈍化薄膜11a與該化合物半導體堆疊結構2(電子供應層2d)是處於非接觸狀態。具體地，在源極電極5與閘極電極12之間，源極電極5的末端部份5a是與鈍化薄膜11a的末端部份11a1分開。相似地，在汲極電極6與閘極電極12之間，汲極電極6的末端部份6a是與鈍化薄膜11a的末端部份11a2分開。
由於源極電極5與汲極電極6是處於分開的非接觸狀態，鈍化薄膜11a在用於建立源極電極5與汲極電極6之歐姆接觸的高溫退火之時不與源極電極5和汲極電極6反應。因此，該鈍化薄膜11a之接觸電阻在閘極寬度方向上的分佈變成均稱而在高電壓運作之時的電流集中是被解散，導致適足的崩潰耐受電壓能夠被得到。
隨後，如在圖6B中所示，一保護絕緣薄膜7是形成在整個表面上。
更具體地，一絕緣薄膜，例如，SiN是被沉積俾覆蓋在該化合物半導體堆疊結構2上的整個表面到一個2nm左右至200nm左右，例如，20nm左右的厚度，而就SiN的沉積而言，電漿CVD法或濺鍍法是被使用。作為絕緣材料，有時一種情況為SiON、SiO2等等是被使用替代SiN。藉此，該保護絕緣薄膜7被形成。該保護絕緣薄膜7填充一個在源極電極5與鈍化薄膜11a之間的間隙與一個在汲極電極6與鈍化薄膜11a之間的間隙俾可作用如一保護薄膜。
其後，像是形成一中間層絕緣薄膜、形成連接到該 閘極電極12、該源極電極5、與該汲極電極6之導線、形成一上保護薄膜、與形成一曝露於最上面之表面上之連接電極般的各種製程是被經歷。藉此，這實施例的肖特基-型AlGaN/GaN．HEMT被形成。
如上所說明，在這範例中，藉由使用包含Al之鈍化薄膜11a來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓AlGaN/GaN．HEMT是被獲得。
(第二實施例)
這實施例如同在該第一實施例中一樣揭示一種MIS-型AlGaN/GaN．HEMT的結構以及一種製造MIS-型AlGaN/GaN．HEMT的方法，然而與第一實施例不同的是該鈍化薄膜的形成狀況是稍微不同。注意的是，與在該第一實施例中之那些相同的構成元件等等將會由相同的標號標示，而其之詳細說明將會被省略。
圖7A至圖7C以及圖9A和圖9B是為按製程順序描繪一第二實施例之一種製造AlGaN/GaN．HEMT之方法的示意橫截面圖。
首先，如在圖7A中所示，一化合物半導體堆疊結構2是形成在，例如，一作為一長成基體的半-絕緣SiC基體1上。該化合物半導體堆疊結構2包括：一緩衝器層2a；一電子轉渡層2b；一中間層2c；及一電子供應層2d。一種長成該化合物半導體堆疊結構2的方法是與該第一實施例的相似。
隨後，與該第一實施例相似，元件隔離結構是形成在該化合物半導體堆疊結構2。
隨後，如在圖7B中所示，一SiN薄膜21是形成在整個表面上。
更具體地，一絕緣薄膜，例如，SiN，是被沉積俾覆蓋在化合物半導體堆疊結構2上的整個表面到2nm左右至200nm左右，例如，20nm左右的厚度。就SiN的沉積而言，電漿CVD法或濺鍍法被使用。作為絕緣材料，有時有的情況是SiON、SiO2等等是被使用替代SiN。藉此，該SiN薄膜21被形成。
隨後，如在圖7C中所示，該SiN薄膜21是被加工。
更具體地，一光阻是施加到該SiN薄膜21的表面上。該光阻是以光刻法加工，而藉此一露出該SiN薄膜21之開孔預定地點的開孔是形成在該光阻。藉此，一具有該開孔的光阻光罩被形成。
藉由使用這光阻光罩，該SiN薄膜21被乾蝕刻直到電子供應層2d之表面的一預定區域被露出為止。就蝕刻氣體而言，例如，一氟-基氣體被使用。在這乾蝕刻中，對於電子供應層2d的蝕刻損害必須為儘可能小，而使用氟-基氣體的乾蝕刻給予該電子供應層2d輕微的蝕刻損害。該電子供應層2d的預定區域是為一個在該電子供應層2d之表面之源極電極形成預定地點與汲極電極形成預定地點之間的區域。藉乾蝕刻而餘留下來的該SiN薄膜21是設定為一SiN薄膜21a。
隨後，如在圖8A中所示，一AlN層22被形成。
更具體地，在包括該SiN薄膜21a之表面的該化合物半導體堆疊結構2上，一包含Al的絕緣薄膜，在這裡為AlN，是被沉積到2nm左右至200nm左右，例如，20nm左右的厚度。 就AlN的沉積而言，例如，ALD法被使用。替代該ALD法，濺鍍法、電漿CVD法等等也是可以被使用。藉此，該AlN層22被形成。作為包含Al的絕緣材料，例如，AlO(Al2O3)也是可以被使用替代AlN。
隨後，如在圖8B中所示，該SiN薄膜21a是與該AlN層22一起被加工來形成一鈍化薄膜22a與一基礎層(foundation layer)21b。
更具體地，一光阻是施加在該AlN層22的表面上。該光阻是以光刻法加工，而藉此露出該AlN層22之開孔預定地點的開孔是形成在該光阻。藉此，一具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，該AlN層22與該SiN薄膜21a被乾蝕刻直到電子供應層2d之表面的預定區域被露出為止。作為蝕刻氣體，例如，一氯-基氣體是被用於AlN層22的蝕刻，而，例如，一氟-基氣體是被用於SiN薄膜21a的蝕刻。縱使該AlN層22是藉由使用氯-基氣體來被乾蝕刻，電子供應層2d未曝露於乾蝕刻而因為SiN薄膜21a存在於電子供應層2d上，無蝕刻損害施加於該電子供應層2d。在電子供應層2d上的SiN薄膜21a是藉由使用氟-基氣體來被乾蝕刻，而藉此施加於因SiN薄膜21a之乾蝕刻而露出之電子供應層2d的蝕刻損害能夠被抑制輕微。
該電子供應層2d的預定區域是為電子供應層2d之表面之源極電極與汲極電極形成預定地點之一在它那裡源極電極和汲極電極是與電子供應層2d成歐姆接觸的區域。藉此，餘留之AlN層22之露出電子供應層2d之預定區域的鈍化薄膜22a 被形成。在該鈍化薄膜22a下方，該基礎層21b是由餘留的SiN薄膜21a形成。在該基礎層21b與該鈍化薄膜21a中，由於乾蝕刻而露出之以上所述的預定區域是設定為電極凹坑23a和23b。
隨後，如在圖9A中所示，一源極電極24與一汲極電極25被形成。
更具體地，首先，一用於形成源極電極與汲極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻是施加在該化合物半導體堆疊結構2上而露出包括電極凹坑23a和23b之源極電極和汲極電極形成預定地點的開孔被形成。藉此，具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ti/Al(Ti用於下層而Al用於上層)是藉蒸氣沉積法，例如，來被沉積於包括該等露出對應之形成預定地點之開孔之內側的該光阻光罩上。Ti的厚度是設定為20nm左右而Al的厚度是設定為200nm左右。藉著剝離法，該光阻光罩以及沉積在它上面的Ti/Al被移除。其後，該SiC基體1是在氮大氣下，例如，於400℃至1000℃左右，例如，550℃左右的溫度下經歷退火，而藉此餘留的Ti/Al是與電子供應層2d在該等電極凹坑23a和23b內成歐姆接觸。藉此，成一個填充該電極凹坑23a並跨坐於該鈍化薄膜22a上之形狀(沿著閘極長度方向之突伸的橫截面形狀)的源極電極24，以及成一個填充該電極凹坑23b並跨坐於該鈍化薄膜22a上之形狀(沿著閘極長度方向之突伸的橫截面形狀)的汲極電極25被形成。
在這範例中，於源極電極24與汲極電極25下方該鈍化薄膜22a與該化合物半導體堆疊結構2(電子供應層2d)是處於非接觸狀態。具體地，該鈍化薄膜22a是經由位於源極電極24和汲極電極25之下部份的該基礎層21b來被定位在該電子供應層2d之上。
該鈍化薄膜22a是在源極電極24和汲極電極25的下部份與源極電極24和汲極電極25成接觸，卻是經由該基礎層21b來與電子供應層2d分開。即，在它那裡該電子供應層2d、該源極電極24和該汲極電極的Ti、與該鈍化薄膜22a中之三者是彼此同時成接觸的該部份是不存在。在這情況中，在用於建立源極電極24與汲極電極25之歐姆接觸的高溫退火之時，該鈍化薄膜22a不與源極電極24和汲極電極25反應。因此，該鈍化薄膜22a之接觸電阻在閘極寬度方向上的分佈變得均稱而且在高電壓運作之時的電流集中被解散，導致適足的崩潰耐受電壓能夠被得到。
隨後，如在圖9B中所示，一閘極電極4被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻被施加到該鈍化薄膜22a上而一個露出鈍化薄膜22a之閘極電極形成預定地點的開孔被形成。藉此，具有該開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ni-Au(Ni用於下層而Au用於上層)是藉蒸法沉積法，例如，來被沉積在包括該露出鈍化薄膜22a之閘極電極形成預定地點之開孔之 內側的該光阻光罩上。Ni的厚度是設定為30nm左右而Au的厚度是設定為400nm左右。藉著剝離法，該光阻光罩以及沉積在它上面的Ni/Au被移除。藉此，閘極電極4被形成在該鈍化薄膜22a上。該閘極電極4是經由鈍化薄膜22a來形成在該化合物半導體堆疊結構2上。該鈍化薄膜22a之位在閘極電極4下方的部份是作用如一閘極絕緣薄膜。
其後，該光阻光罩是藉著使用氧電漿的灰化或者使用化學溶液的濕潤來被移除。
其後，像是形成一中間層絕緣薄膜、形成連接到該閘極電極4、該源極電極24、與該汲極電極25之導線、形成一上保護薄膜、與形成一曝露於最上面之表面上之連接電極般的各種製程是被經歷。藉此，這實施例的MIS-型AlGaN/GaN．HEMT被形成。
如上所說明，在這實施例中，藉由使用包含Al之鈍化薄膜22a來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓AlGaN/GaN．HEMT是被獲得。
(變化範例)
於此後，該第二實施例的變化範例將會被說明。在這範例中，一種AlGaN/GaN．HEMT的結構以及一種製造AlGaN/GaN．HEMT的方法是如同在該第二實施例中一樣被揭示，然而一閘極電極是與一半導體成肖特基接觸之一種被稱為肖特基-型AlGaN/GaN．HEMT是被描繪作為範例。注意的是，與該第二實施例之那些相同的構成元件等等將會由相同的標號標示，而其之詳細說明將會被省略。
圖10A至圖10C以及圖11A至圖11C是為描繪該第二實施例之變化範例之一種製造AlGaN/GaN．HEMT之方法之主要製程的示意橫截面圖。
首先，與第一實施例的圖2A和圖2B相似，一化合物半導體堆疊結構2是形成在一SiC基體1上。該化合物半導體堆疊結構2包括：一緩衝器層2a；一電子轉渡層2b；一中間層2c；及一電子供應層2d。
隨後，與該第一實施例相似，元件隔離結構是形成在該化合物半導體堆疊結構2。
隨後，如在圖10A中所示，一SiN薄膜31被形成在整個表面上。
更具體地，一絕緣薄膜，例如，SiN，是被沉積來覆蓋在化合物半導體堆疊結構2上的整個表面到2nm左右至200nm左右，例如，20nm左右的厚度而就SiN的沉積而言，電漿CVD法或濺鍍法是被使用。作為絕緣材料，有時有的情況是SiON、SiO2等等是被使用替代SiN。藉此，該SiN薄膜31被形成。
隨後，如在圖10B中所示，該SiN薄膜31被加工。
更具體地，一光阻是施加到該SiN薄膜31的表面上。該光阻是以光刻法加工，而藉此露出該SiN薄膜31之開孔預定地點的開孔是形成在該光阻。藉此，一具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，該SiN薄膜31被乾蝕刻直到電子供應層2d之表面的一預定區域被露出為止。就蝕刻氣體而言，例如，一氟-基氣體被使用。在這乾蝕刻中，施加於電子 供應層2d的蝕刻損害必須為儘可能輕微，而使用氟-基氣體的乾蝕刻施加輕微的蝕刻損害於電子供應層2d。該電子供應層2d的預定區域是為該電子供應層2d之表面之一不包括源極電極、閘極電極、和閘極電極形成預定地點的區域。藉此，餘留的SiN薄膜31是設定為SiN薄膜31a和31b。
隨後，如在圖10C中所示，一AlN層32被形成
更具體地，在包括SiN薄膜31a和31b之表面的化合物半導體堆疊結構2上，一包含Al的絕緣薄膜，在這裡AlN，是被沉積到2nm左右至200nm左右，例如，20nm左右的厚度。就AlN的沉積而言，例如，ALD法被使用。替代ALD法，濺鍍法、電漿CVD法等等也是可以被使用。藉此，該AlN層32被形成。作為包含Al的絕緣材料，例如，AlO(Al2O3)也是可以被使用替代AlN。
隨後，如在圖11A中所示，一鈍化薄膜32a與一基礎層31c被形成。
更具體地，一光阻是施加在該AlN層32的表面上。該光阻是以光刻法加工，而藉此露出AlN層32之開孔預定地點的開孔是形成於該光阻。藉此，一具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，該AlN層32與該等SiN薄膜31a和31b是被乾蝕刻直到電子供應層2d之表面的預定區域被露出為止。作為蝕刻氣體，例如，一氯-基氣體被用於AlN層32的蝕刻，而，例如，一氟-基氣體被用於SiN薄膜31a和31b的蝕刻。縱使該AlN層32是藉由使用氯-基氣體來被乾蝕刻，該電子 供應層2d不被曝露於該乾蝕刻而且因為該等SiN薄膜31a和31b存在於電子供應層2b上，無蝕刻損害被施加於該電子供應層2d。在該電子供應層2d上的該等SiN薄膜31a和31b是藉由使用氟-基氣體來被乾蝕刻，而藉此施加於因SiN薄膜31a和31b之乾蝕刻而被露出之電子供應層2d的蝕刻損害能夠被抑制輕微。
電子供應層2d的預定區域是為電子供應層2d之表面之源極電極和汲極電極形成預定地點之一個在它那裡源極電極和汲極電極是與電子供應層2d成歐姆接觸的區域，以及是為閘極電極形成預定地點之一個在它那裡閘極電極是與電子供應層2d成肖特基接觸的區域。藉此，餘留之AlN層32之露出電子供應層2d之預定區域的鈍化薄膜32a被形成。於該在源極電極和汲極電極形成預定地點上的鈍化薄膜32a下方，該基礎層31c是由餘留的SiN薄膜31a形成。於該在閘極電極形成預定地點上的鈍化薄膜32a下方，該SiN薄膜31b繼續存在。在該基礎層31c與該鈍化薄膜32a中，因乾蝕刻而露出之以上所述的預定區域是設定為源極電極和汲極電極的電極凹坑33a和33b。在餘留的SiN薄膜31a和鈍化薄膜32a中，因乾蝕刻而露出之以上所述的預定區域是設定為閘極電極的電極凹坑33c。
隨後，如在圖11B中所示，一源極電極24和一汲極電極25被形成。
更具體地，首先，一用於形成源極電極與汲極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻是施加在該化合物半導體堆疊結構2上而露出包括電極凹坑33a和33b之源極電極和 汲極電極形成預定地點的開孔被形成。藉此，具有該等開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ti/Al(Ti用於下層而Al用於上層)是藉蒸氣沉積法，例如，來被沉積於包括該等露出對應之形成預定地點之開孔之內側的該光阻光罩上。Ti的厚度是設定為20nm左右而Al的厚度是設定為200nm左右。藉著剝離法，該光阻光罩以及沉積在它上面的Ti/Al被移除。其後，該SiC基體1是在氮大氣下，例如，於400℃至1000℃左右，例如，550℃左右的溫度下經歷退火，而藉此餘留的Ti/Al是與電子供應層2d在該等電極凹坑33a和33b內成歐姆接觸。藉此，成一個填充電極凹坑33a並跨坐於鈍化薄膜32a上之形狀(沿著閘極長度方向之突伸的橫截面形狀)的源極電極24，以及成一個填充電極凹坑33b並跨坐於鈍化薄膜32a上之形狀(沿著閘極長度方向之突伸的橫截面形狀)的汲極電極25是被形成。
在這範例中，於源極電極24與汲極電極25下方該鈍化薄膜32a與該化合物半導體堆疊結構2(電子供應層2d)是處於非接觸狀態。具體地，鈍化薄膜32a是經由在源極電極24與汲極電極25之下部份的基礎層31c來被定位在電子供應層2d之上。
該鈍化薄膜32a是在源極電極24和汲極電極25的下部份與源極電極24和汲極電極25成接觸，卻是經由該基礎層31c來與電子供應層2d分開。即，在它那裡該電子供應層2d、該源極電極24和該汲極電極25的Ti、與該鈍化薄膜22a中之三 者是彼此同時成接觸的該部份是不存在。在這情況中，在用於建立源極電極24與汲極電極25之歐姆接觸的高溫退火之時，該鈍化薄膜32a不與源極電極24和汲極電極25反應。因此，該鈍化薄膜32a之接觸電阻在閘極寬度方向上的分佈變得均稱而且在高電壓運作之時的電流集中被解散，導致適足的崩潰耐受電壓能夠被得到。
隨後，如在圖11C中所示，一閘極電極34被形成。
更具體地，首先，一用於形成閘極電極的光阻光罩被形成。在這裡，例如，一適於蒸氣沉積法與剝離法的屋簷-結構雙-層光阻被使用。這光阻被施加到該鈍化薄膜32a上而一個露出一包括鈍化薄膜32a之電極區域33c的開孔被形成。藉此，具有該開孔的光阻光罩被形成。
藉由使用這光阻光罩，作為電極材料，例如，Ni-Au(Ni用於下層而Au用於上層)是藉蒸法沉積法，例如，來被沉積在包括該開孔之內側的該光阻光罩上。Ni的厚度是設定為30nm左右而Au的厚度是設定為400nm左右。藉著剝離法，該光阻光罩以及沉積在它上面的Ni/Au被移除。藉此，成一個填充電極凹坑33c並跨坐於鈍化薄膜32a上之形狀(沿著閘極長度方向之突伸的橫截面形狀)的閘極電極34被形成。該閘極電極34是與該化合物半導體堆疊結構2(電子供應層2d)在電極凹坑33c內成肖特基接觸。
其後，該光阻光罩是藉著使用氧電漿的灰化或者使用化學溶液的濕潤來被移除。
其後，像是形成一中間層絕緣薄膜、形成連接到該 閘極電極34、該源極電極24、與該汲極電極25之導線、形成一上保護薄膜、與形成一曝露於最上面之表面上之連接電極般的各種製程是被經歷。藉此，這實施例的肖特基-型AlGaN/GaN．HEMT被形成。
如上所說明，在這實施例中，藉由使用包含Al之鈍化薄膜32a來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓AlGaN/GaN．HEMT是被獲得。
(第三實施例)
在這實施例中，是揭露一種應用從該第一和第二實施例以及它們之變化範例之AlGaN/GaN．HEMTs中選擇出來之一種類型之AlGaN/GaN．HEMT的電源供應器裝置。
圖12是為一描繪一第三實施例之電源供應器裝置之示意結構的連接圖。
這實施例的電源供應器裝置包括：一高電壓初級側電路41；一低電壓次級側電路42；及一置於該初級側電路41與該次級側電路42之間的變壓器43。
該初級側電路41包括：一AC電源供應器44；一個所謂的橋式整流電路45；及數個(在這裡為四個)切換元件46a,46b,46c,和46d。此外，該橋式整流電路45具有一切換元件46e。
該次級側電路42包括數個(在這裡為三個)切換元件47a,47b,和47c。
在這實施例中，該初級側電路41的切換元件46a,46b,46c,46d,和46e各是為從該第一和第二實施例與它們之 變化範例之AlGaN/GaN．HEMTs中選擇出之一種類型的AlGaN/GaN．HEMT。另一方面，該次級側電路42的切換元件47a,47b,和47c各是為一使用矽的傳統MIS．FET。
在這實施例中，藉由使用包含Al之鈍化薄膜來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓AlGaN/GaN．HEMT是被應用到該電源供應器裝置。藉此，一高可靠大功率電源供應器裝置被獲得。
(第四實施例)
在這實施例中，是揭露一種應用從該第一和第二實施例以及它們之變化範例之AlGaN/GaN．HEMTs中選擇出來之一種類型之AlGaN/GaN．HEMT的高頻放大器。
圖13是為一描繪一第四實施例之高頻放大器之示意結構的連接圖。
這實施例的高頻放大器包括：一數位．預失真電路51；混合器52a和52b；及一功率放大器53。
該數位．預失真電路51補償一輸入訊號的非線性失真。該混合器52a把其之非線性失真已被補償的輸入訊號與一AC訊號混合。該功率放大器53把與該AC訊號混合的輸入訊號放大，並且具有從該第一和第二實施例以及它們之變化範例之AlGaN/GaN．HEMTs中選擇出來之一種類型的AlGaN/GaN．HEMT。順便一提，在圖13中，藉由，例如，改變該等開關，一輸出側訊號能夠藉由混合器52b來與該AC訊號混合，而結果是能夠被發送到該數位．預失真電路51。
在這實施例中，藉由使用包含Al之鈍化薄膜來減少 電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓AlGaN/GaN．HEMT是被應用到該高頻放大器。藉此，高可靠高耐受電壓高頻放大器是被獲得。
(其他實施例)
在該第一至第四實施例以及各種變化範例中，該等AlGaN/GaN．HEMTs是作為化合物半導體裝置的例證。除了該等AlGaN/GaN．HEMTs之外，後面的HEMTs是可應用作為化合物半導體裝置。
其他HEMT範例1
在這範例中，一InAlN/GaN．HEMT是被揭露作為化合物半導體裝置。
InAlN與GaN是為化合物半導體，它們的晶格常數由於它們的成分而能夠作成彼此接近。在這情況中，於以上所述的第一至第四實施例以及各種變化範例中，該電子轉渡層是由i-GaN形成，該中間層是由i-InAlN形成，而該電子供應層是由i-InAlN形成。此外，在這情況中，壓電極化幾乎沒有發生，而因此二維電子氣主要是由於InAlN的自發性極化而發生。
根據這範例，與以上所述的AlGaN/GaN．HEMTs相似，藉由使用包含Al之鈍化薄膜來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓InAlN/GaN．HEMT是被獲得。
其他HEMT範例2
在這範例中，一InAlGaN/GaN．HEMT是被揭露作為化合物半導體裝置。
GaN與InAlGaN是為化合物半導體，由於它們的成分，InAlGaN的晶格常數能夠作成比GaN的晶格常數小。在這情況中，於以上所述的第一至第四實施例以及各種變化範例中，該電子轉渡層是由i-GaN形成，該中間層是由i-InAlGaN形成，而該電子供應層是由n-InAlGaN形成。
根據這範例，與以上所述的AlGaN/GaN．HEMTs相似，藉由使用包含Al之鈍化薄膜來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓InAlGaN/GaN．HEMT是被獲得。
根據以上所述的各種特徵，藉由使用包含Al之保護薄膜來減少電流崩塌現象並進一步保證適足之崩潰耐受電壓的高可靠高耐受電壓化合物半導體裝置是被獲得。
1‧‧‧基體
2‧‧‧半導體堆疊結構
2a‧‧‧緩衝層
2b‧‧‧電子轉渡層
2c‧‧‧中間層
2d‧‧‧電子供應層
3a‧‧‧鈍化薄膜
3a1‧‧‧末端部份
3a2‧‧‧末端部份
4‧‧‧閘極電極
5‧‧‧源極電極
5a‧‧‧末端部份
6‧‧‧汲極電極
6a‧‧‧末端部份
7‧‧‧保護絕緣薄膜
2DEG‧‧‧二維電子氣

Claims (12)

  1. 一種化合物半導體裝置，包含：一化合物半導體堆疊結構；一對第一電極，其係彼此分隔地形成在該化合物半導體堆疊結構之上；一第二電極，其係形成在該化合物半導體堆疊結構之上的該等第一電極之間；及一保護薄膜，該保護薄膜是形成在該化合物半導體堆疊結構之上，且是由包含鋁的絕緣材料所製成，其中，在該等第一電極下方，該保護薄膜是與該化合物半導體堆疊結構成非接觸狀態。
  2. 如請求項1所述之化合物半導體裝置，更包含：一基礎層，該基礎層是形成在該等第一電極下方，其中該保護薄膜是經由在該等第一電極下方的基礎層來被定位在該化合物半導體堆疊結構之上。
  3. 如請求項1所述之化合物半導體裝置，其中該保護薄膜是與該第一電極分隔地形成在該第一電極與該第二電極之間。
  4. 如請求項1至3中之任何一項所述之化合物半導體裝置，其中該保護薄膜是由AlN或AlO作為材料來形成。
  5. 如請求項1所述之化合物半導體裝置，其中 該第二電極是經由該保護薄膜來形成在該化合物半導體堆疊結構之上。
  6. 如請求項1所述之化合物半導體裝置，其中該第二電極係經由一形成在該保護薄膜的開孔來與該化合物半導體堆疊結構接觸。
  7. 一種製造化合物半導體裝置的方法，包含：形成一化合物半導體堆疊結構；形成一由包含鋁之絕緣材料所製成的保護薄膜於該化合物半導體堆疊結構之上；形成一對彼此分隔的第一電極於該化合物半導體堆疊結構之上；及在該等第一電極之間形成一第二電極於該化合物半導體堆疊結構之上，其中該保護薄膜在該等第一電極下方是與該化合物半導體堆疊結構成非接觸狀態。
  8. 如請求項7所述之製造化合物半導體裝置的方法，更包含：形成一基礎層在該等第一電極下方，其中該保護薄膜是經由在該等第一電極下方的基礎層來被定位在該化合物半導體堆疊結構之上。
  9. 如請求項7所述之製造化合物半導體裝置的方法，其中該保護薄膜是與該第一電極分隔地形成在該第一電極與該第二電極之間。
  10. 如請求項7至9中之任何一項所述之製造化合物半導體 裝置的方法，其中該保護薄膜是由AlN或AlO作為材料來被形成。
  11. 如請求項7所述之製造化合物半導體裝置的方法，其中該第二電極是經由該保護薄膜來被形成在該化合物半導體堆疊結構之上。
  12. 如請求項7所述之製造化合物半導體裝置的方法，其中該第二電極是經由一形成在該保護薄膜之開孔來與該化合物半導體堆疊結構接觸。
TW102132248A 2012-09-27 2013-09-06 化合物半導體裝置及其製造方法 TW201419530A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012214846A JP2014072225A (ja) 2012-09-27 2012-09-27 化合物半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW201419530A true TW201419530A (zh) 2014-05-16

Family

ID=50338012

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132248A TW201419530A (zh) 2012-09-27 2013-09-06 化合物半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20140084345A1 (zh)
JP (1) JP2014072225A (zh)
CN (1) CN103700700A (zh)
TW (1) TW201419530A (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6253927B2 (ja) * 2013-09-10 2017-12-27 トランスフォーム・ジャパン株式会社 半導体装置
US10109736B2 (en) * 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
JP6659283B2 (ja) 2015-09-14 2020-03-04 株式会社東芝 半導体装置
JP6983624B2 (ja) * 2017-11-07 2021-12-17 富士通株式会社 半導体装置、電源装置、高周波増幅器、及び半導体装置の製造方法
JP7163806B2 (ja) * 2019-02-05 2022-11-01 富士通株式会社 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP7262379B2 (ja) * 2019-12-16 2023-04-21 株式会社東芝 半導体装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5737041A (en) * 1995-07-31 1998-04-07 Image Quest Technologies, Inc. TFT, method of making and matrix displays incorporating the TFT
AU2002357640A1 (en) * 2001-07-24 2003-04-22 Cree, Inc. Insulting gate algan/gan hemt
US7834380B2 (en) * 2004-12-09 2010-11-16 Panasonic Corporation Field effect transistor and method for fabricating the same
JP4705412B2 (ja) * 2005-06-06 2011-06-22 パナソニック株式会社 電界効果トランジスタ及びその製造方法
JP2012054471A (ja) * 2010-09-02 2012-03-15 Fujitsu Ltd 半導体装置及びその製造方法、電源装置
JP5913816B2 (ja) * 2011-02-21 2016-04-27 富士通株式会社 半導体装置の製造方法
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
JP2014072225A (ja) 2014-04-21
US20140084345A1 (en) 2014-03-27
CN103700700A (zh) 2014-04-02

Similar Documents

Publication Publication Date Title
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
US9035353B2 (en) Compound semiconductor device comprising electrode above compound semiconductor layer and method of manufacturing the same
TWI496284B (zh) 化合物半導體裝置及其製造方法
JP5724347B2 (ja) 化合物半導体装置及びその製造方法
US20120146728A1 (en) Compound semiconductor device and method of manufacturing the same
JP5765171B2 (ja) 化合物半導体装置の製造方法
US8956935B2 (en) Method for manufacturing compound semiconductor device
US9142658B2 (en) Compound semiconductor device and method of manufacturing the same
TWI546957B (zh) 化合物半導體裝置及其製造方法
TW201419530A (zh) 化合物半導體裝置及其製造方法
TW201413960A (zh) 化合物半導體裝置及其製造方法
US20140092636A1 (en) Compound semiconductor device and method of manufacturing the same
JP2014017423A (ja) 化合物半導体装置及びその製造方法
TW201427013A (zh) 化合物半導體裝置及其製造方法
US9691890B2 (en) Compound semiconductor device and manufacturing method thereof
US10804358B2 (en) Compound semiconductor device and method with high concentration dopant layer in regrown compound semiconductor
JP6236919B2 (ja) 化合物半導体装置及びその製造方法
JP2017085059A (ja) 化合物半導体装置及びその製造方法
JP7025622B2 (ja) 化合物半導体装置及びその製造方法
JP5768340B2 (ja) 化合物半導体装置
JP7100241B2 (ja) 化合物半導体装置及びその製造方法
JP6561610B2 (ja) 化合物半導体装置及びその製造方法
JP6331800B2 (ja) 化合物半導体装置及びその製造方法