JP6331800B2 - 化合物半導体装置及びその製造方法 - Google Patents
化合物半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP6331800B2 JP6331800B2 JP2014144584A JP2014144584A JP6331800B2 JP 6331800 B2 JP6331800 B2 JP 6331800B2 JP 2014144584 A JP2014144584 A JP 2014144584A JP 2014144584 A JP2014144584 A JP 2014144584A JP 6331800 B2 JP6331800 B2 JP 6331800B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- plug
- electrode
- interlayer film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
化合物半導体装置の製造方法の一態様は、化合物半導体層の上方に第1の電極及び第2の電極を形成する工程と、前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造を形成する工程と、前記配線層間膜構造の側面の少なくとも一部との間に空隙が形成されるように、プラグ配線を前記第2の電極上に接続形成する工程とを含み、前記第2の電極上に前記プラグ配線を形成する際に、前記配線層間膜構造の側面の下方部分と前記プラグ配線の側面とが接触し、前記プラグ配線の上面が前記配線層間膜構造の上面よりも低く位置するように前記プラグ配線を形成して、前記配線層間膜構造の側面の上方部分と前記プラグ配線の上面との間に前記空隙を形成する。
化合物半導体装置の製造方法の一態様は、化合物半導体層の上方に第1の電極及び第2の電極を形成する工程と、前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造を形成する工程と、前記配線層間膜構造の側面の少なくとも一部との間に空隙が形成されるように、プラグ配線を前記第2の電極上に接続形成する工程とを含み、前記プラグ配線は、前記第2の電極上に接続形成された下部プラグ配線と、前記下部プラグ配線上で前記下部プラグ配線よりも幅狭に接続形成された上部プラグ配線とを有しており、前記第2の電極上に前記プラグ配線を形成する際に、前記配線層間膜構造の側面の下方部分と前記下部プラグ配線とを接触させ、前記配線層間膜構造の側面の上方部分と前記上部プラグ配線の側面との間に前記空隙を形成する。
なお、以下の図面において、図示の便宜上、相対的に正確な大きさ及び厚みに示していない構成部材がある。
本実施形態では、化合物半導体装置としてAlGaN/GaN・HEMTを開示する。
図2〜図6は、第1の実施形態によるAlGaN/GaN・HEMTの製造方法を工程順に示す概略断面図である。
ここで、バッファ層2aは膜厚0.1μm程度、電子走行層2bは膜厚3μm程度、中間層2cは膜厚5nm程度、電子供給層2dは膜厚20nm程度で例えばAl比率0.2〜0.3程度、表面層2eは膜厚10nm程度に形成する。
詳細には、化合物半導体層2の素子分離領域に例えばアルゴン(Ar)を注入する。これにより、化合物半導体層2及びSiC基板1の表層部分に素子分離構造3が形成される。素子分離構造3により、化合物半導体層2上で活性領域が画定される。
なお、素子分離は、上記の注入法の代わりに、例えばSTI(Shallow Trench Isolation)法を用いて行っても良い。
詳細には、先ず、化合物半導体層2の表面におけるソース電極及びドレイン電極の形成予定位置のキャップ層2eに、電極用リセス2A,2Bを形成する。
化合物半導体層2の表面におけるソース電極及びドレイン電極の形成予定位置を開口するレジストマスクを形成する。このレジストマスクを用いて、キャップ層2eをドライエッチングして除去する。これにより、電極用リセス2A,2Bが形成される。ドライエッチングには、Ar等の不活性ガス及びCl2等の塩素系ガスをエッチングガスとして用いる。ここで、キャップ層2eを貫通して電子供給層2dの表層部分までドライエッチングして電極用リセスを形成しても良い。
詳細には、化合物半導体層2の全面に無機絶縁材料、例えばシリコン窒化物を、例えばシラン及びアンモニアを原料としたプラズマCVD法等により例えば50nm程度の厚みに堆積し、保護絶縁膜6を形成する。保護絶縁膜6は、ほぼストイキオメトリ状態(Si3N4)に形成される。シリコン窒化物は、安定した絶縁体であるため、化合物半導体層2の表面の保護膜として適している。
詳細には、先ず、保護絶縁膜6の全面にレジスト、例えば電子線レジストPMMA(米国マイクロケム社製)をスピンコート法により塗布し、プリベークする。その後、レジストのゲート電極形成領域の電流方向に例えば0.4μm長に電子線を入射させて感光する。その後、現像液として例えばZMD−B(日本ゼオン社製)を用いて、レジストに開口を形成する。
次に、このレジストをマスクとして用いて、保護絶縁膜6を例えばSF6を用いてドライエッチングする。以上により、保護絶縁膜6のゲート電極形成領域に開口6aが形成される。
レジストマスクは、酸素プラズマを用いたアッシング処理又は薬液を用いたウェット処理により除去される。
詳細には、先ず、下層レジスト111(例えば、商品名PMGI:米国マイクロケム社製)及び上層レジスト112(例えば、商品名PFI32-A8:住友化学社製)をそれぞれ例えばスピンコート法により全面に塗布形成する。紫外線露光により例えば1.5μm長程度の開口112aを上層レジスト112に形成する。次に、上層レジスト112をマスクとして、下層レジスト111をアルカリ現像液でウェットエッチングし、下層レジスト111に開口111aを形成する。以上により、開口111aを有する下層レジスト111と、開口112aを有する上層レジスト112とからなるレジストマスク113が形成される。レジストマスク113において、開口111a及び開口112aが連通する開口を113aとする。
詳細には、レジストマスク113をマスクとして、開口113a内を含む全面にゲートメタル(Ni:膜厚10nm程度/Au:膜厚300nm程度)を蒸着する。これにより、保護絶縁膜6の開口6b内をゲートメタルで埋め込み化合物半導体層2の表面とショットキー接触する、ゲート電極7が形成される。
詳細には、SiC基板1を80℃に加温したN-メチル-ピロリジノン中に浸潤し、レジストマスク113及び不要なゲートメタルをリフトオフ法により除去する。以上により、ゲート電極7が形成される。ゲート電極7は、下部が開口6aで化合物半導体層2の表面とショットキー接触し、上部が開口6aよりも幅広のオーバーハング形状(T字形状)に形成される。
詳細には、化合物半導体層2上に、ゲート電極7、ソース電極4及びドレイン電極5を覆うように第1の絶縁膜8を形成する。第1の絶縁膜8は、デバイスの高周波出力の増大等を意図して、低誘電率絶縁材料であるLow-k剤、具体的には例えば米国ハネウェル社製の配線層間配線膜のPTSを用いて、例えば2μm程度の厚みに塗布形成される。
詳細には、リソグラフィー及びドライエッチングにより第1の絶縁膜8を加工する。これにより、保護絶縁膜6のソース電極4の上面及びドレイン電極5の上面に相当する部分を露出させる配線溝8a,8bが形成される。配線溝8a,8bは、後の工程で形成する予定のプラグ配線よりも幅広に(例えばソース電極4の上面幅及びドレイン電極5の上面幅よりも幅広に)形成される。
詳細には、配線溝8a,8bの内壁面を覆うように、第1の絶縁膜8上に第2の絶縁膜9を形成する。第2の絶縁膜9は、第1の絶縁膜8の露出面を保護することを意図して、無機絶縁材料、例えばSiNを用いてCVD法等により例えば100nm程度の厚みに形成される。
以上のように形成された、配線溝8a,8bを有する第1の絶縁膜8及びこれを覆う第2の絶縁膜9からなる構造物を、配線層間膜構造10とする。
詳細には、配線溝8a,8b内を第2の絶縁膜9を介して埋め込むように、全面にレジストを塗布する。このレジストをリソグラフィーにより加工し、配線溝8a,8b内にそれぞれ開口を形成する。これらの開口は、第2の絶縁膜9の配線溝8a,8bの内壁の側面に形成された部位(第2の絶縁膜9の側面部分)をレジストで所定の厚みに覆うように、配線溝8a,8bよりも狭幅に形成される。以上により、開口114a,114bを有するレジストマスク114が形成される。
詳細には、先ず図6(a)に示すように、レジストマスク114を用いて、開口114a,114bの底面に露出する第2の絶縁膜9及びその下の保護絶縁膜6をドライエッチングで除去する。これにより、開口114a,114bの底面における保護絶縁膜6,9には、開口114a,114b内でソース電極4の表面及びドレイン電極5の表面を露出する開口12a,12bが形成される。
レジストマスク114及びシードメタルを除去して、プラグ配線11a,11bを形成する。
空隙G1の存在により、プラグ配線11a,11bの側面部分と配線層間膜構造10の側面部分とが離間して対向する。
このAlGaN/GaN・HEMTでは、ゲート電極7を覆う、配線溝8a,8bを有する第1の絶縁膜8及びこれを覆う第2の絶縁膜9からなる配線層間膜構造10が形成されている。ソース電極4及びドレイン電極5と接続されたプラグ配線11a,11bは、配線層間膜構造10の側面部分10aと空隙G1を介した非接触状態に形成されている。この構成では、配線層間膜構造10は、空隙G1の存在によりプラグ配線11a,11bと離間して非接触状態に保たれている。そのため、製造工程における熱印加及び動作時の発熱が生じても、配線層間膜構造10はプラグ配線11a,11bからの熱応力の伝播が遮断され、熱応力の影響を受けることはない。本実施形態では、従来の配線層間膜構造で発生するような上方領域10Aにおける第1の絶縁膜8と第2の絶縁膜9との間の層間剥離等による損壊の懸念がなく、高い信頼性を得ることができる。
以下、第2の実施形態によるAlGaN/GaN・HEMTについて説明する。本実施形態では、配線層間膜構造が第1の実施形態と異なる点で第1の実施形態と相違する。なお、第1の実施形態によるAlGaN/GaN・HEMTと同様の構成部材等については、同符号を付して詳しい説明を省略する。
図8は、第2の実施形態によるAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
詳細には、リソグラフィー及びドライエッチングにより第1の絶縁膜8を加工する。これにより、保護絶縁膜6のソース電極4の上面及びドレイン電極5の上面に相当する部分を露出させる配線溝8c,8dが形成される。配線溝8c,8dは、後の工程で形成する予定のプラグ配線と同じ幅に形成される。
詳細には、配線溝8c,8dの内壁面を覆うように、第1の絶縁膜8上に第2の絶縁膜9を形成する。第2の絶縁膜9は、第1の絶縁膜8の露出面を保護することを意図して、無機絶縁材料、例えばSiNを用いてCVD法等により例えば100nm程度の厚みに形成される。カバレッジを考慮して、光CVD、CAT−CAD等の高被覆CVDが好適である。
以上のように形成された、配線溝8c,8dを有する第1の絶縁膜8及びこれを覆う第2の絶縁膜9からなる構造物を、配線層間膜構造20とする。
詳細には、先ず、レジストを塗布し、リソグラフィーによりレジストを加工して、配線溝8c,8dとそれぞれ連通する開口を有するレジストマスクを形成する。このレジストマスクを用いて、各開口の底面に露出する第2の絶縁膜9及びその下の保護絶縁膜6をドライエッチングで除去する。これにより、各開口の底面における保護絶縁膜6,9には、配線溝8c,8d内でソース電極4の表面及びドレイン電極5の表面を露出する開口12c,12dが形成される。
このAlGaN/GaN・HEMTでは、ゲート電極7を覆う、配線溝8c,8dを有する第1の絶縁膜8及びこれを覆う第2の絶縁膜9からなる配線層間膜構造20が形成されている。ソース電極4及びドレイン電極5と接続されたプラグ配線21a,21bは、その側面で配線層間膜構造20の側面の下方部分20aと接触し、配線層間膜構造20の側面の上方部分20bと空隙G2を介した非接触状態とされている。この構成では、配線層間膜構造20は、その側面の下方部分20aではプラグ配線21a,21bと接触して密着性が確保されており、耐湿性が保たれる。その一方で、配線層間膜構造20は、その側面の上方部分20bでは空隙G2の存在によりプラグ配線21a,21bと離間している。そのため、製造工程における熱印加及び動作時の発熱が生じても、配線層間膜構造20は空隙G2でプラグ配線21a,21bからの熱応力の伝播が遮断され、上方領域20Aでは熱応力の影響を受けることはない。以上のように、本実施形態では、優れた耐湿性を保持しつつも、従来の配線層間膜構造で発生するような上方領域20Aにおける第1の絶縁膜8と第2の絶縁膜9との間の層間剥離等による損壊の懸念がなく、高い信頼性を得ることができる。
以下、第3の実施形態によるAlGaN/GaN・HEMTについて説明する。本実施形態では、第2の実施形態と同様の配線層間膜構造を有するが、プラグ配線の構造が異なる点で第2の実施形態と相違する。
図10〜図11は、第3の実施形態によるAlGaN/GaN・HEMTの製造方法における主要工程を示す概略断面図である。
詳細には、先ず、レジストを塗布し、リソグラフィーによりレジストを加工して、配線溝8c,8dとそれぞれ連通する開口を有するレジストマスクを形成する。このレジストマスクを用いて、各開口の底面に露出する第2の絶縁膜9及びその下の保護絶縁膜6をドライエッチングで除去する。これにより、各開口の底面における保護絶縁膜6,9には、配線溝8c,8d内でソース電極4の表面及びドレイン電極5の表面を露出する開口12c,12dが形成される。
詳細には、配線溝8c,8d内を第2の絶縁膜9を介して埋め込むように、全面にレジストを塗布する。このレジストをリソグラフィーにより加工し、配線溝8c,8d内にそれぞれ開口を形成する。これらの開口は、第2の絶縁膜9の配線溝8c,8dの側面の上方部分をレジストで所定の厚みで覆うように、配線溝8c,8dよりも狭幅に形成される。以上により、開口115a,115bを有するレジストマスク115が形成される。
詳細には、図11(a)に示すように、レジストマスク115を用いて、シードメタル(不図示)の形成に続き、メッキ法により開口115a,115bを金属、例えばAuで埋め込む。
レジストマスク115及びシードメタルを除去する。
下部プラグ配線31a及び上部プラグ配線32aによりプラグ配線33aが、下部プラグ配線31b及び上部プラグ配線32bによりプラグ配線33bがそれぞれ構成される。
このAlGaN/GaN・HEMTでは、ゲート電極7を覆う、配線溝8c,8dを有する第1の絶縁膜8及びこれを覆う第2の絶縁膜9からなる配線層間膜構造20が形成されている。ソース電極4及びドレイン電極5と接続されたプラグ配線33a,33bでは、その下部プラグ配線31a,31bは、配線層間膜構造20の側面の下方部分20aと接触している。一方、下部プラグ配線31a,31b上の上部プラグ配線32a,32bは、配線層間膜構造20の側面の上方部分20bと空隙G3を介した非接触状態とされている。この構成では、配線層間膜構造20は、その側面の下方部分20aでは下部プラグ配線31a,31bが接触して密着性が確保されており、耐湿性が保たれる。その一方で、配線層間膜構造20は、その側面の上方部分20bでは空隙G3の存在により上部プラグ配線32a,32bと離間している。そのため、製造工程における熱印加及び動作時の発熱が生じても、配線層間膜構造20は空隙G3で上部プラグ配線32a,32bからの熱応力の伝播が遮断され、上方領域20Aでは熱応力の影響を受けることはない。以上のように、本実施形態では、優れた耐湿性を保持しつつも、従来の配線層間膜構造で発生するような上方領域20Aにおける第1の絶縁膜8と第2の絶縁膜9との間の層間剥離等による損壊の懸念がなく、高い信頼性を得ることができる。
更に、第2の実施形態のAlGaN/GaN・HEMTに比して、プラグ配線に流れる最大電流が25%程度向上することが確認された。
本実施形態では、第1〜第3の実施形態のうちから選ばれた1種のAlGaN/GaN・HEMTを適用した高周波増幅器を開示する。
図13は、第4の実施形態による高周波増幅器の概略構成を示す結線図である。
ディジタル・プレディストーション回路41は、入力信号の非線形歪みを補償するものである。ミキサー42aは、非線形歪みが補償された入力信号と交流信号をミキシングするものである。パワーアンプ43は、交流信号とミキシングされた入力信号を増幅するものであり、第1〜第3の実施形態のうちから選ばれた1種のAlGaN/GaN・HEMTを有している。なお図13では、例えばスイッチの切り替えにより、出力側の信号をミキサー42bで交流信号とミキシングしてディジタル・プレディストーション回路41に送出できる構成とされている。
第1〜第4の実施形態では、化合物半導体装置としてAlGaN/GaN・HEMTを例示した。化合物半導体装置としては、AlGaN/GaN・HEMT以外にも、以下のようなHEMTに適用できる。
本例では、化合物半導体装置として、InAlN/GaN・HEMTを開示する。
InAlNとGaNは、組成によって格子定数を近くすることが可能な化合物半導体である。この場合、上記した第1〜第4の実施形態では、電子走行層がi−GaN、中間層がAlN、電子供給層がn−InAlN、キャップ層がn−GaNで形成される。また、この場合のピエゾ分極が殆ど発生しないため、2次元電子ガスは主にInAlNの自発分極により発生する。
本例では、化合物半導体装置として、InAlGaN/GaN・HEMTを開示する。
GaNとInAlGaNは、後者の方が前者よりも組成によって格子定数を小さくすることができる化合物半導体である。この場合、上記した第1〜第4の実施形態では、電子走行層がi−GaN、中間層がi−InAlGaN、電子供給層がn−InAlGaN、キャップ層がn−GaNで形成される。
前記化合物半導体層の上方に形成された第1の電極及び第2の電極と、
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造と、
前記第2の電極上に接続形成されたプラグ配線と
を含み、
前記配線層間膜構造の側面の少なくとも一部と前記プラグ配線との間に空隙が形成されていることを特徴とする化合物半導体装置。
前記配線層間膜構造の側面の下方部分と前記プラグ配線の側面とが接触しており、
前記配線層間膜構造の側面の上方部分と前記プラグ配線の上面との間に前記空隙が形成されていることを特徴とする付記1に記載の化合物半導体装置。
前記配線層間膜構造の側面の下方部分と前記下部プラグ配線とが接触しており、
前記配線層間膜構造の側面の上方部分と前記上部プラグ配線の側面との間に前記空隙が形成されていることを特徴とする付記1に記載の化合物半導体装置。
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造を形成する工程と、
前記配線層間膜構造の側面の少なくとも一部との間に空隙が形成されるように、プラグ配線を前記第2の電極上に接続形成する工程と
を含むことを特徴とする化合物半導体装置の製造方法。
前記第2の電極上に前記プラグ配線を形成する際に、前記配線層間膜構造の側面の下方部分と前記下部プラグ配線とを接触させ、前記配線層間膜構造の側面の上方部分と前記上部プラグ配線の側面との間に前記空隙を形成することを特徴とする付記5に記載の化合物半導体装置の製造方法。
トランジスタを有しており、
前記トランジスタは、
化合物半導体層と、
前記化合物半導体層の上方に形成された第1の電極及び第2の電極と、
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造と、
前記第2の電極上に接続形成されたプラグ配線と
を含み、
前記配線層間膜構造の側面の少なくとも一部と前記プラグ配線との間に空隙が形成されていることを特徴とする高周波増幅器。
2 化合物半導体層
2a バッファ層
2b 電子走行層
2c 中間層
2d 電子供給層
2e キャップ層
3 素子分離構造
2A,2B 電極用リセス
4 ソース電極
5 ドレイン電極
6 保護絶縁膜
7 ゲート電極
8 第1の絶縁膜
8a,8b,8c,8d 配線溝
9 第2の絶縁膜
10,20 配線層間膜構造
10a 側面部分
10A,20A 上方領域
11a,11b,21a,21b,33a,33b プラグ配線
20a 側面の下方部分
20b 側面の上方部分
31a,31b 下部プラグ配線
32a,32b 上部プラグ配線
12a,12b,12c,12d,111a,112a,113a,114a,114b,115a,115b 開口
113,114,115 レジストマスク
111 下層レジスト
112 上層レジスト
41 ディジタル・プレディストーション回路
42a,42b ミキサー
43 パワーアンプ
G1,G2,G3 空隙
Claims (4)
- 化合物半導体層と、
前記化合物半導体層の上方に形成された第1の電極及び第2の電極と、
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造と、
前記第2の電極上に接続形成されたプラグ配線と
を含み、
前記プラグ配線は、前記第2の電極上に接続形成された下部プラグ配線と、前記下部プラグ配線上で前記下部プラグ配線よりも幅狭に接続形成された上部プラグ配線とを有しており、
前記配線層間膜構造の側面の下方部分と前記下部プラグ配線とが接触しており、
前記配線層間膜構造の側面の上方部分と前記上部プラグ配線の側面との間に空隙が形成されていることを特徴とする化合物半導体装置。 - 化合物半導体層の上方に第1の電極及び第2の電極を形成する工程と、
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造を形成する工程と、
前記配線層間膜構造の側面の少なくとも一部との間に空隙が形成されるように、プラグ配線を前記第2の電極上に接続形成する工程と
を含み、
前記第2の電極上に前記プラグ配線を形成する際に、前記配線層間膜構造の側面と前記プラグ配線の側面との間に前記空隙を形成することを特徴とする化合物半導体装置の製造方法。 - 化合物半導体層の上方に第1の電極及び第2の電極を形成する工程と、
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造を形成する工程と、
前記配線層間膜構造の側面の少なくとも一部との間に空隙が形成されるように、プラグ配線を前記第2の電極上に接続形成する工程と
を含み、
前記第2の電極上に前記プラグ配線を形成する際に、前記配線層間膜構造の側面の下方部分と前記プラグ配線の側面とが接触し、前記プラグ配線の上面が前記配線層間膜構造の上面よりも低く位置するように前記プラグ配線を形成して、前記配線層間膜構造の側面の上方部分と前記プラグ配線の上面との間に前記空隙を形成することを特徴とする化合物半導体装置の製造方法。 - 化合物半導体層の上方に第1の電極及び第2の電極を形成する工程と、
前記第1の電極を覆う第1の絶縁膜及び前記第1の絶縁膜を覆う第2の絶縁膜を有する配線層間膜構造を形成する工程と、
前記配線層間膜構造の側面の少なくとも一部との間に空隙が形成されるように、プラグ配線を前記第2の電極上に接続形成する工程と
を含み、
前記プラグ配線は、前記第2の電極上に接続形成された下部プラグ配線と、前記下部プラグ配線上で前記下部プラグ配線よりも幅狭に接続形成された上部プラグ配線とを有しており、
前記第2の電極上に前記プラグ配線を形成する際に、前記配線層間膜構造の側面の下方部分と前記下部プラグ配線とを接触させ、前記配線層間膜構造の側面の上方部分と前記上部プラグ配線の側面との間に前記空隙を形成することを特徴とする化合物半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144584A JP6331800B2 (ja) | 2014-07-14 | 2014-07-14 | 化合物半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014144584A JP6331800B2 (ja) | 2014-07-14 | 2014-07-14 | 化合物半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016021495A JP2016021495A (ja) | 2016-02-04 |
JP6331800B2 true JP6331800B2 (ja) | 2018-05-30 |
Family
ID=55266164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014144584A Active JP6331800B2 (ja) | 2014-07-14 | 2014-07-14 | 化合物半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6331800B2 (ja) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008306026A (ja) * | 2007-06-08 | 2008-12-18 | Eudyna Devices Inc | 半導体装置の製造方法 |
JP5725749B2 (ja) * | 2010-07-28 | 2015-05-27 | 住友電工デバイス・イノベーション株式会社 | 半導体装置の製造方法 |
WO2014050054A1 (ja) * | 2012-09-28 | 2014-04-03 | パナソニック株式会社 | 半導体装置 |
JP6178065B2 (ja) * | 2012-10-09 | 2017-08-09 | 株式会社東芝 | 半導体装置 |
-
2014
- 2014-07-14 JP JP2014144584A patent/JP6331800B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016021495A (ja) | 2016-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6085442B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5724339B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6035007B2 (ja) | Mis型の窒化物半導体hemt及びその製造方法 | |
JP5966301B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2014072379A (ja) | 化合物半導体装置及びその製造方法 | |
CN103325823A (zh) | 化合物半导体器件及其制造方法 | |
JP2014072391A (ja) | 化合物半導体装置及びその製造方法 | |
JP5899879B2 (ja) | 化合物半導体装置及びその製造方法 | |
TW201303967A (zh) | 化合物半導體裝置及其製造方法 | |
JP2014072388A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014017423A (ja) | 化合物半導体装置及びその製造方法 | |
JP5942371B2 (ja) | 化合物半導体装置及びその製造方法 | |
TW201419530A (zh) | 化合物半導體裝置及其製造方法 | |
US10804358B2 (en) | Compound semiconductor device and method with high concentration dopant layer in regrown compound semiconductor | |
JP6236919B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085058A (ja) | 化合物半導体装置及びその製造方法 | |
JP5789959B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP6524888B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
JP6331800B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5857409B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2017085051A (ja) | 化合物半導体装置及びその製造方法 | |
JP6375608B2 (ja) | 半導体装置及びその製造方法 | |
JP2018198255A (ja) | 化合物半導体装置及びその製造方法 | |
JP7100241B2 (ja) | 化合物半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180214 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6331800 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |