CN103325823A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103325823A
CN103325823A CN201210575964XA CN201210575964A CN103325823A CN 103325823 A CN103325823 A CN 103325823A CN 201210575964X A CN201210575964X A CN 201210575964XA CN 201210575964 A CN201210575964 A CN 201210575964A CN 103325823 A CN103325823 A CN 103325823A
Authority
CN
China
Prior art keywords
semiconductor layer
compound semiconductor
type semiconductor
gan
algan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210575964XA
Other languages
English (en)
Other versions
CN103325823B (zh
Inventor
山田敦史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chuangshifang Electronic Japan Co., Ltd.
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103325823A publication Critical patent/CN103325823A/zh
Application granted granted Critical
Publication of CN103325823B publication Critical patent/CN103325823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Abstract

本发明涉及化合物半导体器件及其制造方法。具体而言，本发明提供一种AlGaN/GaN HEMT，所述AlGaN/GaN HEMT包括化合物半导体层叠结构、形成在化合物半导体层叠结构上方的栅电极、以及形成在化合物半导体层叠结构与栅电极之间的p型半导体层，并且该p型半导体层具有在平行于化合物半导体层叠结构的表面的方向上的拉伸应变。

Description

化合物半导体器件及其制造方法
技术领域
本实施方案涉及化合物半导体器件及用于制造该化合物半导体器件的方法。
背景技术
正在考虑通过利用例如高饱和电子速度和宽带隙的特性来将氮化物半导体应用于高压、高功率的半导体器件的想法。例如，作为氮化物半导体的GaN具有比Si的带隙(1.1eV)和GaAs的带隙(1.4eV)大的3.4eV的带隙，并且具有高击穿电场强度。为此，GaN是非常有前景的用于高压操作和高功率的功率半导体器件的材料。
使用氮化物半导体的器件包括场效应晶体管。已经有大量关于场效应晶体管(具体地，高电子迁移率晶体管(HEMT))的报告。例如，在GaN基HEMT(GaN HEMT)中，在电子传输层中使用GaN并且在电子供给层中使用AlGaN的AlGaN/GaN HEMT正在引起关注。在AlGaN/GaNHEMT中，由于GaN与AlGaN之间的晶格常数的差异，在AlGaN中出现应变。由应变产生的压电极化和AlGaN的自发极化导致高浓度的二维电子气(two dimensional gas，2DEG)的形成。因此，AlGaN/GaN HEMT有望用作用于电动车辆等的高效开关器件或者高压功率器件。
专利文献1：日本公开特许公报第2009-076845号
专利文献2：日本公开特许公报第2007-019309号
非专利文献1：Applied Physics Letters，Biaxial strain-modifiedvalence and conduction band offsets of zinc-blende GaN，GaP，GaAs，InN，InP，and InAs，and optical bowing of strained epitaxial InGaN alloys，P.R.C.Kent，Gus L.W.Hart，and Alex Zunger，美国国家能源部可再生能源实验室，科罗拉多州戈尔登80401，2002年7月3日收到，2002年10月2日接受。
需要用于局部控制在氮化物半导体器件中产生的2DEG的量的技术。例如，在HEMT的情况下，从所谓的安全故障的角度来说，期望其中当电压断开时没有电流流动的所谓常断操作。常断操作的实现需要一个装置以降低电压断开时在栅电极下方产生的2DEG的量。
作为一种用于实现以常断模式操作的GaN HEMT的方法，提出了如下过程来实现常断操作：在电子供给层上形成p型GaN层并且在p型GaN下方的部分处抵消2DEG。在该过程中，在例如用作电子供给层的AlGaN的整个表面生长p型GaN，对p型GaN进行干法蚀刻以使得待形成栅电极的部分留下并且形成p型GaN层，从而在p型GaN层上形成栅电极。
p型GaN的活化率低，为此，为了使p型GaN层产生足以抵消2DEG的在位置上与p型GaN层相对应的一部分的载流子，p型层GaN需要相对地厚。厚的p型GaN层的形成导致难以进行蚀刻。该形成也导致难以进行栅极控制，这引起器件性能劣化。
发明内容
在考虑上述问题的情况下做出本发明的实施方案，并且本发明的实施方案的一个目的是：提供一种在不降低器件性能的情况下实现可靠的常断操作的高度可靠的化合物半导体器件以及一种用于制造该化合物半导体器件的方法。
在一个方面中，一种半导体器件，包括：化合物半导体层叠结构、形成在化合物半导体层叠结构上方的电极、以及形成在化合物半导体层叠结构与电极之间的p型半导体层，并且该p型半导体层具有在平行于化合物半导体层叠结构的表面的方向上的拉伸应变(tensile strain)。
在一个方面中，一种用于制造化合物半导体器件的方法，包括：形成化合物半导体层叠结构以及在化合物半导体层叠结构上方的电极形成区域中形成p型半导体层，并且该p型半导体层具有在平行于化合物半导体层叠结构的表面的方向上的拉伸应变。
附图说明
图1A至图1C是按照步骤顺序示出的用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性截面图；
图2A至图2B是按照步骤顺序示出的、在图1A至图1C之后的用于制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性截面图；
图3是示出将应变施加至GaN时应变与带能量之间的关系的图；
图4A与图4B是按照步骤顺序示出的用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的示意性截面图；
图5A与图5B是按照步骤顺序示出的、在图4A与图4B之后的用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的示意性截面图；
图6A至图6C是按照步骤顺序示出的用于制造根据第三实施方案的MIS型AlGaN/GaN HEMT的方法的主要步骤的示意性截面图；
图7A和图7B是按照步骤顺序示出的、在图6A至图6C之后的用于制造根据第三实施方案的AlGaN/GaN HEMT的方法的主要步骤的示意性截面图；
图8是示出使用根据第一实施方案、第二实施方案或者第三实施方案的AlGaN/GaN HEMT的HEMT芯片的示意性俯视图；
图9是示出使用根据第一实施方案、第二实施方案或者第三实施方案的AlGaN/GaN HEMT的HEMT芯片的分立封装件的示意性俯视图；
图10是示出根据第四实施方案的PFC电路的接线图；
图11是示出根据第五实施方案的电源装置的示意性构造的接线图；以及
图12是示出根据第六实施方案的高频放大器的示意性构造的接线图。
具体实施方式
下面将参照附图详细地描述实施方案。在下面的实施方案中，将描述化合物半导体器件的构造和用于制造该化合物半导体器件的方法。
注意，为了便于说明，某些部件可能没有以相对准确的尺寸和厚度示出。
(第一实施方案)
本实施方案公开了作为化合物半导体器件的AlGaN/GaN HEMT。
图1A至图2B是按照步骤顺序示出的用于制造根据第一实施方案的AlGaN/GaN HEMT的示意性截面图。
如图1A所示，首先在例如作为生长衬底的半绝缘SiC衬底1上形成化合物半导体层叠结构2以及p型半导体层3。作为生长衬底，可以使用蓝宝石衬底、GaAs衬底、Si衬底、GaN衬底等来代替SiC衬底。该衬底可以是半绝缘的或导电的。
化合物半导体层叠结构2包括成核层2a、拉伸应变施加层2b、电子传输层2c、中间层(间隔层)2d以及电子供给层2e。在电子供给层2e上形成有p型半导体层3。
更具体地，通过例如金属有机气相外延(MOVPE)在SiC衬底1上外延地生长以下化合物半导体。可以使用分子束外延(MBE)等代替MOVPE。
在SiC衬底1上依次生长用作成核层2a、拉伸应变施加层2b、电子传输层2c、中间层2d、电子供给层2e以及p型半导体层3的化合物半导体。通过在SiC衬底上1上生长厚度为例如约0.1μm的AlN来形成成核层2a。通过生长具有比电子传输层2c(在该实施方案中为i-InGaN(有意掺杂的InGaN))更大的晶格常数的厚度为例如约2μm的化合物半导体来形成拉伸应变施加层2b，使得化合物半导体得到完全松弛。通过生长厚度为例如约300nm的i-GaN来形成电子传输层2c。通过生长厚度为例如约5nm的i-AlGaN来形成中间层2d。通过生长厚度为例如约30nm的n-AlGaN来形成电子供给层2e。通过生长厚度为例如约100nm的p-GaN来形成p型半导体层3。可以不形成中间层2d。可以由i-AlGaN形成电子供给层。
将用作Ga源的三甲基镓(TMGa)气体和氨气(NH3)的气体混合物用作源气体来生长GaN。将三甲基铝(TMAl)气体、TMGa气体和NH3气体的气体混合物用作源气体来生长AlGaN。将三甲基铟(TMIn)气体、TMGa气体和NH3气体的气体混合物用作源气体来生长InGaN。根据待生长的化合物半导体层来确定是否供给TMAl气体、TMGa气体和TMIn气体并且适当地设定这些气体的流量。将作为共用原料的NH3气体的流量设定为约100sccm至10slm。将生长压力设定为约50托至760托，并且将生长温度设定为约800℃至1200℃。
在AlGaN待生长为n型时，即，在待形成电子供给层2e(n-AlGaN)时，将n型杂质添加到AlGaN的源气体。在该实施方案中，例如，以预定的流量将包含有Si的硅烷(SiH4)气体添加到源气体，从而使AlGaN掺杂有Si。将Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3(例如，5×1018/cm3)。
在GaN待生长为p型时，即，在待形成p型半导体层3(p-GaN)时，将例如为选自Mg和Be中的一种的p型杂质添加到GaN的源气体中。在本实施方案中，将Mg用作p型杂质。以预定的流量将Mg添加到源气体中，从而使GaN掺杂有Mg。将Mg的掺杂浓度设定为例如约1×1016/cm3至约1×1021/cm3。如果掺杂浓度低于约1×1016/cm3，则GaN没有充分地变成p型，这导致常通操作。如果掺杂浓度高于约1×1021/cm3，则结晶性劣化，从而没有获得足够的特性。因此，将Mg的掺杂浓度设定为约1×1016/cm3至约1×1021/cm3，使得GaN为具有足够特性的p型半导体。在本实施方案中，将p型半导体层3的Mg的掺杂浓度设定为约5×1019/cm3。
如图1B所示，形成器件隔离结构4。
更具体地，例如，将氩(Ar)注入到化合物半导体层叠结构2的器件隔离区域中。利用该过程，在化合物半导体层叠结构2处形成器件隔离结构4。该器件隔离结构4限定化合物半导体层叠结构2上的有源区域。
注意，可以通过任意其他已知的方法例如浅沟槽隔离(STI)代替注入来进行器件隔离。在该情况下，可以使用氯化的蚀刻气体对化合物半导体层叠结构2进行干法蚀刻。
如图1C所示，对p型半导体层3进行处理。
更具体地，在p型半导体层3上施加光刻胶。通过对光刻胶进行光刻处理来形成光刻胶掩模，该光刻胶掩模仅覆盖与p型半导体层3的用来形成栅电极的部分相对应的部分并且露出其余部分。使用光刻胶掩模对p型半导体层3进行干法蚀刻。利用干法蚀刻，蚀刻并移除在p型半导体层3的光刻胶掩模的开口中露出的部分，并且仅在电子供给层2e上的期望的栅电极形成部分处留下p型半导体层3。该留下的p型半导体层3示出为p型半导体层3a。
在化合物半导体层叠结构2中，在电子传输层2c与电子供给层2e之间的界面处(确切地说，与中间层2d的界面，在下文称之为GaN/AlGaN界面)出现由GaN与AlGaN之间的晶格常数的差异所引起的应变而产生的压电极化。在将压电极化的效应与电子传输层2c和电子供给层2e的自发极化的效应相结合的情况下，如果没有形成p型半导体层3a，则跨越GaN/AlGaN界面产生高浓度的二维电子气(2DEG)。
在本实施方案中，由GaN制成的电子传输层2c与由具有比GaN更高的晶格常数的InGaN制成的拉伸应变施加层2b晶格匹配，于是对电子传输层2c施加拉伸应变。施加至电子传输层2c的拉伸应变影响电子传输层2c上方的由GaN制成的p型半导体层3a，于是同样地对p型半导体层3a施加拉伸应变。
图3示出了当向GaN施加应力时应变与带能量之间的关系(参见非专利文献1)。
图3证实了向GaN施加拉伸应变使得重空穴带(HH)与轻空穴带(LH)分开并且降低禁带宽度(Eg)。对p型半导体层3a施加拉伸应变增加了p型半导体层3a中的用作受体的p型杂质(Mg)的活化率。p型半导体层3a在GaN/AlGaN界面处的仅在位置上与p型半导体层3a相对应的部分处抵消2DEG，以使得该部分消失。由于本实施方案中的p型半导体层3a的p型杂质(Mg)的活化率高，所以，即使p型半导体层3a相对薄，p型半导体层3a也能够充分地抵消2DEG。因此，在需要2DEG的部分处确保高浓度的2DEG，2DEG在仅在位置上与期望的栅电极形成部分相对应的部分处有效地消失。这实现可靠的常断操作。
如图2A所示，形成源电极5和漏电极6。
首先形成用于形成源电极和漏电极的光刻胶掩模。例如，此处使用具有适用于蒸镀或剥离的悬垂结构的双层光刻胶。将光刻胶施加至化合物半导体层叠结构2，并且形成用于露出电子供给层2e上的用来形成源电极和漏电极的部分的开口。利用上述过程，形成具有开口的光刻胶掩模。
例如，通过例如蒸镀在光刻胶掩模上以及开口内沉积作为电极材料的Ta和Al。Ta的厚度设定为约20nm，Al的厚度设定为约200nm。通过剥离移除光刻胶掩模和沉积在光刻胶掩模上的Ta和Al。此后，在例如氮气氛中以约400℃至1000℃(例如，约550℃)的温度对SiC衬底1进行热处理。使剩余的Ta和Al与电子供给层2e形成欧姆接触。如果Ta和Al可以与电子供给层2e形成欧姆接触，则可以不需要热处理。利用上述过程，在电子供给层2e上形成源电极5和漏电极6。
如图2B所示，形成栅电极7。
更具体地，首先形成用于形成栅电极的光刻胶掩模。例如，此处使用具有适用于蒸镀或剥离的悬垂结构的双层光刻胶。将光刻胶施加至化合物半导体层叠结构2，并且形成用于露出p型半导体层3a的表面的开口。利用上述过程，形成具有开口的光刻胶掩模。
例如，通过例如蒸镀在光刻胶掩模上以及在Mg扩散区中露出表面的开口中沉积作为电极材料的Ni和Au。Ni的厚度设定为约30nm，Au的厚度设定为约400nm。通过剥离移除光刻胶掩模以及沉积在光刻胶掩模上Ni和Au。利用上述过程，在p型半导体层3a上形成栅电极7。
在例如形成待连接至源电极5、漏电极6和栅电极7的导线部分的步骤之后，形成根据本实施方案的AlGaN/GaN HEMT。
如上面已经描述过的，根据本实施方案，在电子传输层2c的下侧上形成的拉伸应变施加层2b以及在电子供给层2e上形成的p型半导体层3a使得GaN/AlGaN界面处的2DEG仅在位置上与p型半导体层3a相对应的区域中消失。利用上述构造，栅电极7下方的能带升高，实现了可靠的常断操作，并且实现了高品质、高可靠的AlGaN/GaN HEMT。
(第二实施方案)
本实施方案公开了类似于第一实施方案的AlGaN/GaN HEMT。但是，本实施方案在如何将拉伸应变施加至p型半导体层方面与第一实施方案不同。
图4A至图5B是按照步骤顺序的示出用于制造根据第二实施方案的AlGaN/GaN HEMT的方法的示意性截面图。注意，用相同的附图标记来表示与第一实施方案的那些部件相同的部件，并且将省略这些部件的详细描述。为了便于说明，仅在图5A和图5B中示出在GaN/AlGaN界面处产生的2DEG。
如图4A所示，首先在例如作为生长衬底的半绝缘SiC衬底1上形成化合物半导体层叠结构11和p型半导体层12。
化合物半导体层叠结构11包括成核层11a、电子传输层11b、中间层(间隔层)11c以及电子供给层11d。在电子供给层11d上形成有p型半导体层12。
更具体地，通过例如MOVPE在SiC衬底1上外延地生长以下化合物半导体。可以使用分子束外延等代替MOVPE。
在SiC衬底1上依次生长用作成核层11a、电子传输层11b、中间层11c、电子供给层11d以及p型半导体层12的化合物半导体。通过在SiC衬底上1上生长厚度为例如约0.1μm的AlN来形成成核层11a。通过生长厚度为例如约3μm的i-GaN来形成电子传输层11b。通过生长厚度为例如约5nm的i-AlGaN来形成中间层11c。通过生长厚度为例如约30nm的n-AlGaN来形成电子供给层11d。通过生长厚度为例如约30nm的p-GaN来形成p型半导体层12。可以不形成中间层11c。可以由i-AlGaN形成电子供给层。
将用作Ga源的TMGa和氨气(NH3)的气体混合物用作源气体以生长GaN。将TMAl气体、TMGa气体和NH3气体的气体混合物用作源气体以生长AlGaN。根据待生长的化合物半导体层来确定是否供给TMAl气体和TMGa气体并且适当地设定这些气体的流量。将作为共用原料的NH3气体的流量设定为约100sccm至10slm。将生长压力设定为约50托至760托，并且将生长温度设定为约800℃至1200℃。
在AlGaN待生长为n型时，即，在待形成电子供给层11d(n-AlGaN)时，将n型杂质添加到AlGaN的源气体。在该实施方案中，例如，以预定的流量将包含有Si的硅烷(SiH4)气体添加到源气体中，从而使AlGaN掺杂有Si。将Si的掺杂浓度设定为约1×1018/cm3至1×1020/cm3(例如，5×1018/cm3)。
在GaN待生长为p型时，即，在待形成p型半导体层12(p-GaN)时，将p型杂质例如选自Mg和C中的一种添加到GaN的源气体。在本实施方案中，将Mg用作p型杂质。以预定的流量将Mg添加到源气体，从而使GaN掺杂有Mg。将Mg的掺杂浓度设定为例如约1×1016/cm3至1×1021/cm3。如果掺杂浓度低于约1×1016/cm3，则GaN没有充分地变成p型，这导致常通操作。如果掺杂浓度高于约1×1021/cm3，则结晶性劣化，从而没有获得足够的特性。因此，将Mg的掺杂浓度设定为约1×1016/cm3至约1×1021/cm3，使得GaN为具有足够特性的p型半导体。在本实施方案中，将p型半导体层12的Mg的掺杂浓度设定为约5×1019/cm3。
如图4B所示，对p型半导体层12进行处理。
例如，如与第一实施方案相关的图1B所示那样，首先将Ar注入到化合物半导体层叠结构11的器件隔离区域中。利用该过程，在化合物半导体层叠结构11处形成器件隔离结构4。
在p型半导体层12上施加光刻胶。通过光刻对光刻胶进行处理以形成光刻胶掩模，该光刻胶掩模仅覆盖与p型半导体层12的用来形成栅电极的部分相对应的部分并且露出其余部分。使用光刻胶掩模对p型半导体层12进行干法蚀刻。利用干法蚀刻，蚀刻和移除在p型半导体层12的光刻胶掩模的开口中露出的部分，并且仅在电子供给层11d上的期望的栅电极形成部分处留下p型半导体层12。该留下的p型半导体层12示出为p型半导体层12a。
如图5A所示，形成拉伸应变施加膜13。
更具体地，通过例如热化学气相沉积(CVD)在电子供给层11d上形成具有将拉伸应力提供给周围的特性的绝缘膜(在本实施方案中为氮化硅膜(SiN))，以至少覆盖p型半导体层12a的侧表面(在本实施方案中为全部)。利用该过程，形成拉伸应变施加膜13，并且该拉伸应变施加膜13将拉伸应变施加至p型半导体层12a。注意，可以形成具有将拉伸应力施加至周围的特性的二氧化硅膜(SiO2)来代替SiN。
在化合物半导体层叠结构11中，在电子传输层11b与电子供给层11d之间的界面处(确切地说，与中间层11c的界面，下文称之为GaN/AlGaN界面)出现由GaN与AlGaN之间的晶格常数的差异所引起的应变而产生的压电极化。在将压电极化的效应与电子传输层11b和电子供给层11d的自发极化的效应相结合的情况下，如果没有形成p型半导体层12a，则跨越GaN/AlGaN界面产生高浓度的二维电子气(2DEG)。
在本实施方案中，覆盖p型半导体层12a的拉伸应变施加膜13将拉伸应变施加至p型半导体层12a。该施加增加了在p型半导体层12a中用作受体的p型杂质(Mg)的活化率。p型半导体层12a在GaN/AlGaN界面处的仅在位置上与p型半导体层12a相对应的部分处抵消2DEG，以使得该部分处的2DEG消失。由于本实施方案中的p型半导体层12a的p型杂质(Mg)的活化率高，所以即使p型半导体层12a相对薄，p型半导体层12a也能够充分地抵消2DEG。因此，在需要2DEG的部分处确保高浓度的2DEG，而2DEG仅在位置上与期望的栅电极形成部分相对应的部分处有效地消失。这实现可靠的常断操作。
类似于第一实施方案，依次执行图2A和图2B中的步骤。利用该步骤，如图5B所示，在电子供给层11d上形成源电极5和漏电极6，并且在拉伸应变施加膜13上形成在位置上与p型半导体层12a相对应的栅电极7。
在例如形成待连接至源电极5、漏电极6和栅电极7的导线部分的步骤之后，形成根据本实施方案的AlGaN/GaN HEMT。
如在上面已经描述过的，根据本实施方案，在电子供给层11d上形成p型半导体层12a，并且形成将拉伸应变施加至p型半导体层12a的拉伸应变施加膜13以覆盖p型半导体层12a。p型半导体层12a与拉伸应变施加膜13的形成导致在GaN/AlGaN界面处的2DEG仅在位置上与p型半导体层12a相对应的区域中消失。利用上述构造，提高了在栅电极7下方的能带，实现了可靠的常断操作，并且实现了高品质、高可靠性的AlGaN/GaN HEMT。
(第三实施方案)
类似于第一实施方案和第二实施方案，本实施方案公开了AlGaN/GaN HEMT。但是，本实施方案在如何将拉伸应变施加至p型半导体层方面与第一实施方案和第二实施方案不同。
图6A至图7B是按照步骤的顺序的示出用于制造根据第三实施方案的AlGaN/GaN HEMT的方法的示意性截面图。注意，使用相同的附图标记来表示与第一实施方案和第二实施方案中的部件相同的部件，并且将省略这些部件的详细描述。
如图6A所示，如与第二实施方案相关的图4A那样，首先通过MOVPE在SiC衬底1上依次生长成核层11a、电子传输层11b、中间层11c以及电子供给层11d来形成化合物半导体层叠结构11。
在化合物半导体层叠结构11中，在电子传输层11b与电子供给层11d之间的界面处(确切地说，与中间层11c的界面，下文称之为GaN/AlGaN界面)出现由GaN与AlGaN之间的晶格常数的差异所引起的应变而产生的压电极化。在将压电极化的作用与电子传输层11b和电子供给层11d的自发极化的作用相结合的情况下，在整个GaN/AlGaN界面产生高浓度的二维电子气(2DEG)
如图6B所示，形成具有比GaN更低的热膨胀系数的下底膜14。
更具体地，通过例如CVD将具有比GaN更低的热膨胀系数的绝缘材料(在本实施方案中为二氧化硅(SiO2))沉积在化合物半导体层叠结构11上。利用该过程，在化合物半导体层叠结构11的整个表面形成下底膜14。
如图6C所示，在下底膜14中形成开口14a。
更具体地，通过光刻和干法蚀刻对下底膜14进行处理以在下底膜14的预定部分处形成开口14a(在该实施方案中为两个部位)。
如图7A所示，形成半导体层15和p型半导体层16。
通过例如MOCVD在下底膜14的开口14a中选择性地外延生长半导体(在本实施方案中为GaN)。此时，生长半导体，直至其变得比下底膜14厚。利用该过程，形成半导体层15。
在此之后，在有利于横向生长的生长条件下生长p-GaN。利用该过程，形成p型半导体层16。将用作Ga源的TMGa气体和氨气(NH3)的气体混合物用作源气体以生长GaN。将p型杂质例如选自Mg和Be中的一种添加到GaN的源气体。在本实施方案中，将NH 3气体的流量设定为约100sccm至10slm。将生长压力设定为约50托至760托，并且将生长温度设定为约800℃至1200℃。将Mg用作p型杂质。将Mg的掺杂浓度设定为例如约1×1016/cm3至1×1021/cm3(例如，5×1019/cm3)。
由于在有利于横向生长的条件下生长p-GaN，所以，在下底膜14上横向地生长p-GaN。GaN的热膨胀系数为约5.6×10-6/K，而SiO2的热膨胀系数为约0.5×10-6/K。SiO2的热膨胀系数小于GaN的热膨胀系数的1/10。p型半导体层16的生长温度是高达800℃至1200℃的温度。因此，当生长结束并且温度恢复至室温时，由于与下底膜14的热膨胀系数的差异，使得将拉伸应变施加至p型半导体层16。
p型半导体层16的除在期望形成p型半导体层16的栅电极的部分处形成的部分以外的部分在一个端面处露出。因为该部分不易受下底膜14的热膨胀的影响并且具有低的活化率，所以该部分不影响器件特性。可以通过蚀刻移除p型半导体层16的除在期望的栅电极形成部分处形成的部分以外的部分。
在本实施方案中，施加至p型半导体层16的拉伸应变增加了p型半导体层16中的用作受体的p型杂质(Mg)的活化率。p型半导体层16在GaN/AlGaN界面处的仅在位置上与p型半导体层16相对应的部分处抵消2DEG，使得该部分处的2DEG消失。由于本实施方案中的p型半导体层16的p型杂质(Mg)的活化率高，所以即使p型半导体层16相对薄，p型半导体层16也能够充分地抵消2DEG。因此，在需要2DEG的部分处确保高浓度的2DEG，而2DEG仅在位置上与期望的栅电极形成部分相对应的部分处有效地消失。这实现可靠的常断操作。
类似于第一实施方案，依次执行图2A与2B中的步骤。经过该步骤，如图7B所示，在电子供给层11d上形成源电极5和漏电极6，并且在p型半导体层16上形成栅电极7。
在例如形成待连接至源电极5、漏电极6和栅电极7的导线部分的步骤之后，形成根据本实施方案的AlGaN/GaN HEMT。
如已经在上面描述过的，根据本实施方案，形成由于下底膜14的存在而被施加拉伸应变的p型半导体层16。p型半导体层16使得在GaN/AlGaN界面处的2DEG仅在位置上与p型半导体层16相对应的区域中消失。利用上述构造，栅电极7下方的能带升高，实现了可靠的常断操作，并且实现了高品质、高可靠性的AlGaN/GaN HEMT。
将根据第一实施方案、第二实施方案或第三实施方案的AlGaN/GaNHEMT应用于所谓的分立封装件。
在分立封装件中，安装根据第一实施方案、第二实施方案或者第三实施方案的AlGaN/GaN HEMT的芯片。将在下文示出根据第一实施方案、第二实施方案或者第三实施方案的AlGaN/GaN HEMT的芯片的分立封装件(下文称之为HEMT芯片)。
图8示出了HEMT芯片的示意性构造。
HEMT芯片100包括在其表面上的用于上述AlGaN/GaN HEMT的晶体管区域101、连接至漏电极的漏极焊垫102、连接至栅电极的栅极焊垫103以及连接至源电极的源极焊垫104。
图9是示出分立封装件的示意性俯视图。
为了制备分立封装件，首先使用管芯粘合剂111例如钎料将HEMT芯片100固定到引线框112。漏极引线112a与引线框112一体形成，并且栅极引线112b和源极引线112c布置成与引线框112相分离并且彼此间隔开。
通过使用Al导线的接合，分别将漏极焊垫102、栅极焊垫103和源极焊垫104电连接至漏极引线112a、栅极引线112b和源极引线112c。
在此之后，通过传递模制使用模制树脂114对HEMT芯片100进行密封，并且切掉引线框112。利用上述过程，形成分立封装件。
(第四实施方案)
本实施方案公开了包括根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT的PFC(功率因子校正)电路。
图10是示出PFC电路的接线图。
PFC电路20包括：开关器件(晶体管)21、二极管22、扼流圈23、电容器24和25、二极管电桥26以及交流电源(AC)27。将根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT应用于开关器件21。
在PFC电路20中，连接开关器件21的漏电极、二极管22的阳极端子以及扼流圈23的一个端子。连接开关器件21的源电极、电容器24的一个端子以及电容器25的一个端子。连接电容器24的另一个端子以及扼流圈23的另一个端子。连接电容器25的另一个端子以及二极管22的阴极端子。AC 27经由二极管电桥26连接在电容器24的两个端子之间。直流电源(DC)连接在电容器25的两个端子之间。注意，将PFC控制器(未示出)连接至开关器件21。
在本实施方案中，将根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT应用于PFC电路20。这实现了高度可靠的PFC电路20。
(第五实施方案)
本实施方案公开了包括根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT的电源装置。
图11是示出根据第五实施方案的电源装置的示意性构造的接线图。
根据本实施方案的电源装置包括高压一次电路31、低压二次电路32、以及设置在一次电路31与二次电路32之间的变压器33。
一次电路31包括根据第四实施方案的PFC电路20以及连接在PFC电路20的电容器25的两个端子之间的逆变器电路(例如，全桥逆变器电路30)。全桥逆变器电路30包括多个(在本实施方案中为4个)开关器件34a、34b、34c和34d。
二次电路32包括多个(在本实施方案中为3个)开关器件35a、35b和35c。
在本实施方案中，构成一次电路31的PFC电路是根据第四实施方案的PFC电路20，并且全桥逆变器电路30的开关器件34a、34b、34c和34d各自为根据选自第一实施方案至第三实施方案中之一的AlGaN/GaNHEMT。二次电路32的开关器件35a、35b和35c各自为使用硅的通用MIS-FET。
在本实施方案中，将根据第四实施方案的PFC电路20以及根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT应用于为高压电路的一次电路31。这实现了高可靠、高功率的电源装置。
(第六实施方案)
本实施方案公开了包括根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT的高频放大器。
图12示出了根据第六实施方案的高频放大器的示意性构造的接线图。
根据本实施方案的高频放大器包括数字预失真电路41、混频器42a和42b以及功率放大器43。
数字预失真电路41用来补偿输入信号的非线性应变。混频器42a用来将非线性应变已得到补偿的输入信号与AC信号进行混合。功率放大器43用来对与AC信号混合的输入信号进行放大，并且该功率放大器43包括根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT。注意，将图12中的高频放大器配置成能够在混频器42b中对输出侧的信号与AC信号进行混合并且通过例如切换开关将该混合信号发送至数字预失真电路41。
在本实施方案中，将根据选自第一实施方案至第三实施方案中之一的AlGaN/GaN HEMT应用于高频放大器，这实现了高可靠的高压高频放大器。
(其它实施方案)
第一实施方案至第三实施方案已经示出了作为化合物半导体器件的AlGaN/GaN HEMT。除AlGaN/GaN HEMT之外，可以将这些实施方案应用于作为化合物半导体器件的下面的HEMT。
其它器件的实施例1
本实施例公开了作为化合物半导体器件的InAlN/GaN HEMT。
InAlN与GaN是通过改变组成使得它们的晶格常数彼此更接近的化合物半导体。在上述第一实施方案的情况下，拉伸应变施加层由i-InGaN形成，电子传输层由i-GaN形成，中间层由AlN形成，电子供给层由n-InAlN形成，并且p型半导体层由p-GaN形成。在上述第二实施方案和第三实施方案的情况下，电子传输层由i-GaN形成，中间层由AlN形成，电子供给层由n-InAlN形成，并且p型半导体层由p-GaN形成。由于在这些情况中几乎不出现压电极化，因而二维电子气主要由InAlN的自发极化而产生。
根据本实施例，类似于上述AlGaN/GaN HEMT，获得了在没有降低器件性能的情况下实现可靠的常断操作的高度可靠的InAlN/GaNHEMT。
其他器件的实施例2
本实施例公开了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN与InAlGaN是化合物半导体，并且可以通过改变组成使InAlGaN的晶格常数低于GaN的晶格常数。在上述的第一实施方案的情况下，拉伸应变施加层由i-InGaN形成，电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成，并且p型半导体层由p-GaN形成。在上述第二实施方案和第三实施方案的情况下，电子传输层由i-GaN形成，中间层由i-InAlGaN形成，电子供给层由n-InAlGaN形成，并且p型半导体层由p-GaN形成。
根据本实施例，类似于上述AlGaN/GaN HEMT，获得了在没有降低器件性能的情况下实现可靠的常断操作的高度可靠的InAlGaN/GaNHEMT。
根据上述方面，获得了在没有降低器件性能的情况下实现可靠的常断操作的高度可靠的化合物半导体器件。

Claims (10)

1.一种化合物半导体器件，包括：
化合物半导体层叠结构；
形成在所述化合物半导体层叠结构上方的电极；以及
形成在所述化合物半导体层叠结构与所述电极之间的p型半导体层，
其中所述p型半导体层具有在平行于所述化合物半导体层叠结构的表面的方向上的拉伸应变。
2.根据权利要求1所述的化合物半导体器件，其中
所述化合物半导体层叠结构包括第一化合物半导体层以及位于所述第一化合物半导体层下方的、具有比所述第一化合物半导体层高的晶格常数的第二化合物半导体层，以及
所述p型半导体层具有由所述第一化合物半导体层与所述第二化合物半导体层之间的晶格常数差异而产生的拉伸应变。
3.根据权利要求1所述的化合物半导体器件，其中
形成有至少覆盖所述p型半导体层的侧表面并且向周围提供拉伸应力的膜，以及
所述p型半导体层具有由所述提供所述拉伸应力的膜引起的拉伸应变。
4.根据权利要求1所述的化合物半导体器件，其中
在所述化合物半导体层叠结构与所述p型半导体层之间形成有具有比所述p型半导体层低的热膨胀系数的下底膜，以及
所述p型半导体层具有由与所述下底膜的热膨胀系数差异而产生的拉伸应变。
5.根据权利要求4所述的化合物半导体器件，其中
在所述下底膜中形成有开口，以及
在所述下底膜上形成有所述p型半导体层以填充所述开口。
6.一种用于制造化合物半导体器件的方法，所述方法包括：
形成化合物半导体层叠结构；以及
在所述化合物半导体层叠结构上方的电极形成区域中形成p型半导体层，
其中，所述p型半导体层具有在平行于所述化合物半导体层叠结构的表面的方向上的拉伸应变。
7.根据权利要求6所述的用于制造化合物半导体器件的方法，其中
所述化合物半导体层叠结构包括第一化合物半导体层以及位于所述第一化合物半导体层下方的、具有比所述第一化合物半导体层高的晶格常数的第二化合物半导体层，以及
所述p型半导体层具有由所述第一化合物半导体层与所述第二化合物半导体层之间的晶格常数差异而产生的拉伸应变。
8.根据权利要求6所述的用于制造化合物半导体器件的方法，所述方法还包括：
形成至少覆盖所述p型半导体层的侧表面并且向周围提供拉伸应力的膜，其中
所述p型半导体层具有由所述提供所述拉伸应力的膜引起的拉伸应变。
9.根据权利要求6所述的用于制造化合物半导体器件的方法，所述方法还包括：
在所述化合物半导体层叠结构与所述p型半导体层之间形成具有比所述p型半导体层低的热膨胀系数的下底膜，其中
所述p型半导体层具有由与所述下底膜的热膨胀系数差异而产生的拉伸应变。
10.根据权利要求9所述的用于制造化合物半导体器件的方法，其中在所述下底膜中形成开口，以及
在所述下底膜上形成所述p型半导体层以填充所述开口。
CN201210575964.XA 2012-03-19 2012-12-26 化合物半导体器件及其制造方法 Active CN103325823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-062861 2012-03-19
JP2012062861A JP5950643B2 (ja) 2012-03-19 2012-03-19 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103325823A true CN103325823A (zh) 2013-09-25
CN103325823B CN103325823B (zh) 2016-08-10

Family

ID=49156854

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210575964.XA Active CN103325823B (zh) 2012-03-19 2012-12-26 化合物半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US8890206B2 (zh)
JP (1) JP5950643B2 (zh)
KR (1) KR101467641B1 (zh)
CN (1) CN103325823B (zh)
TW (1) TWI485850B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6054620B2 (ja) * 2012-03-29 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
CN103779409B (zh) * 2014-01-20 2017-02-08 西安电子科技大学 基于耗尽型AlGaN/GaN HEMT器件结构及其制作方法
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
JP2016139655A (ja) * 2015-01-26 2016-08-04 富士通株式会社 半導体装置及び半導体装置の製造方法
US10109736B2 (en) 2015-02-12 2018-10-23 Taiwan Semiconductor Manufacturing Co., Ltd. Superlattice buffer structure for gallium nitride transistors
US9871067B2 (en) * 2015-11-17 2018-01-16 Taiwan Semiconductor Manufacturing Co., Ltd. Infrared image sensor component
DE102017125803B4 (de) 2017-11-06 2021-04-29 Institut Für Mikroelektronik Stuttgart Halbleiterbauelement mit einer Transistorstruktur vom Anreicherungstyp
US10630285B1 (en) 2017-11-21 2020-04-21 Transphorm Technology, Inc. Switching circuits having drain connected ferrite beads
US10756207B2 (en) 2018-10-12 2020-08-25 Transphorm Technology, Inc. Lateral III-nitride devices including a vertical gate module
US11810971B2 (en) 2019-03-21 2023-11-07 Transphorm Technology, Inc. Integrated design for III-Nitride devices
US11101378B2 (en) * 2019-04-09 2021-08-24 Raytheon Company Semiconductor structure having both enhancement mode group III-N high electron mobility transistors and depletion mode group III-N high electron mobility transistors
CN112928161B (zh) * 2019-12-06 2024-01-02 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US11545566B2 (en) 2019-12-26 2023-01-03 Raytheon Company Gallium nitride high electron mobility transistors (HEMTs) having reduced current collapse and power added efficiency enhancement
US11362190B2 (en) 2020-05-22 2022-06-14 Raytheon Company Depletion mode high electron mobility field effect transistor (HEMT) semiconductor device having beryllium doped Schottky contact layers
US11749656B2 (en) 2020-06-16 2023-09-05 Transphorm Technology, Inc. Module configurations for integrated III-Nitride devices
CN116325158A (zh) 2020-08-05 2023-06-23 创世舫科技有限公司 包含耗尽层的iii族氮化物器件
TWI780513B (zh) * 2020-11-13 2022-10-11 國立中山大學 p型氮化鎵高電子移動率電晶體

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079346A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置
CN101015933A (zh) * 2006-02-06 2007-08-15 日本碍子株式会社 封孔蜂窝结构体的制造方法及封孔蜂窝结构体制造装置
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
JP2009071061A (ja) * 2007-09-13 2009-04-02 Toshiba Corp 半導体装置
CN101627458A (zh) * 2007-03-09 2010-01-13 克里公司 具有夹层结构的氮化物半导体结构和制作具有夹层结构的氮化物半导体结构的方法
CN101859770A (zh) * 2009-04-03 2010-10-13 国际商业机器公司 半导体结构及其形成方法
US20110133249A1 (en) * 2007-02-27 2011-06-09 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3988245B2 (ja) * 1998-03-12 2007-10-10 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体装置の製造方法
JP4041075B2 (ja) * 2004-02-27 2008-01-30 株式会社東芝 半導体装置
JP2006032552A (ja) * 2004-07-14 2006-02-02 Toshiba Corp 窒化物含有半導体装置
JP4369438B2 (ja) * 2005-04-26 2009-11-18 シャープ株式会社 電界効果型トランジスタ
JP4712459B2 (ja) 2005-07-08 2011-06-29 パナソニック株式会社 トランジスタ及びその動作方法
US20070230222A1 (en) * 2006-03-31 2007-10-04 Drabing Richard B Power circuitry for high-frequency applications
JP5186096B2 (ja) * 2006-10-12 2013-04-17 パナソニック株式会社 窒化物半導体トランジスタ及びその製造方法
US7859021B2 (en) 2007-08-29 2010-12-28 Sanken Electric Co., Ltd. Field-effect semiconductor device
JP5487550B2 (ja) 2007-08-29 2014-05-07 サンケン電気株式会社 電界効果半導体装置及びその製造方法
WO2010084727A1 (ja) * 2009-01-22 2010-07-29 パナソニック株式会社 電界効果トランジスタ及びその製造方法
US8802516B2 (en) * 2010-01-27 2014-08-12 National Semiconductor Corporation Normally-off gallium nitride-based semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005079346A (ja) * 2003-08-29 2005-03-24 Toshiba Corp 半導体装置
CN101015933A (zh) * 2006-02-06 2007-08-15 日本碍子株式会社 封孔蜂窝结构体的制造方法及封孔蜂窝结构体制造装置
JP2007258406A (ja) * 2006-03-23 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体装置
US20110133249A1 (en) * 2007-02-27 2011-06-09 Sanken Electric Co., Ltd. High electron mobility transistor and method of forming the same
CN101627458A (zh) * 2007-03-09 2010-01-13 克里公司 具有夹层结构的氮化物半导体结构和制作具有夹层结构的氮化物半导体结构的方法
JP2009071061A (ja) * 2007-09-13 2009-04-02 Toshiba Corp 半導体装置
CN101859770A (zh) * 2009-04-03 2010-10-13 国际商业机器公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
JP5950643B2 (ja) 2016-07-13
TW201342595A (zh) 2013-10-16
US20130240949A1 (en) 2013-09-19
US8890206B2 (en) 2014-11-18
CN103325823B (zh) 2016-08-10
KR101467641B1 (ko) 2014-12-01
KR20130106264A (ko) 2013-09-27
JP2013197313A (ja) 2013-09-30
TWI485850B (zh) 2015-05-21

Similar Documents

Publication Publication Date Title
US9685338B2 (en) Compound semiconductor device and method of manufacturing the same
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
US9478539B1 (en) Compound semiconductor device and method of manufacturing the same
CN103367426B (zh) 化合物半导体器件及其制造方法
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
CN102822950B (zh) 化合物半导体装置及其制造方法
US20140092638A1 (en) Compound semiconductor device and method of manufacturing the same
TWI475696B (zh) 化合物半導體裝置及其製造方法
CN103035702A (zh) 化合物半导体器件及其制造方法
US20170125545A1 (en) Compound semiconductor device and manufacturing method thereof
CN103035696A (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
US10784367B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2014090033A (ja) 化合物半導体装置及びその製造方法
US10665710B2 (en) Compound semiconductor device and fabrication method
JP2015012037A (ja) 半導体装置及びその製造方法
US20240006526A1 (en) Semiconductor device, method for manufacturing semiconductor device, and electronic device
JP2021114588A (ja) 半導体装置、半導体装置の製造方法及び電子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: CHUANGSHIFANG ELECTRONIC JAPAN CO., LTD.

Free format text: FORMER OWNER: FUJITSU LTD.

Effective date: 20140728

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140728

Address after: Kanagawa

Applicant after: Chuangshifang Electronic Japan Co., Ltd.

Address before: Kanagawa

Applicant before: Fujitsu Ltd.

C14 Grant of patent or utility model
GR01 Patent grant