CN103035702A - 化合物半导体器件及其制造方法 - Google Patents

化合物半导体器件及其制造方法 Download PDF

Info

Publication number
CN103035702A
CN103035702A CN2012102696210A CN201210269621A CN103035702A CN 103035702 A CN103035702 A CN 103035702A CN 2012102696210 A CN2012102696210 A CN 2012102696210A CN 201210269621 A CN201210269621 A CN 201210269621A CN 103035702 A CN103035702 A CN 103035702A
Authority
CN
China
Prior art keywords
compound semiconductor
dielectric film
hole
passivating film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102696210A
Other languages
English (en)
Other versions
CN103035702B (zh
Inventor
冈本直哉
牧山刚三
多木俊裕
美浓浦优一
尾崎史朗
宫岛丰生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN103035702A publication Critical patent/CN103035702A/zh
Application granted granted Critical
Publication of CN103035702B publication Critical patent/CN103035702B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28581—Deposition of Schottky electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Amplifiers (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明涉及一种化合物半导体器件及其制造方法。一种化合物半导体器件，包括：化合物半导体层叠结构、形成在化合物半导体层叠结构上并且具有通孔的钝化膜和形成在钝化膜上以填塞通孔的栅电极。在栅电极中形成有不同的晶体取向之间的晶界，晶界的起点设置成与钝化膜的平坦表面上的通孔间隔开。

Description

化合物半导体器件及其制造方法
技术领域
实施方案涉及化合物半导体器件以及制造该化合物半导体器件的方法。
背景技术
考虑通过采用如高饱和电子速度和宽带隙等特征将氮化物半导体应用到高电压、大功率半导体器件的想法。例如，作为氮化物半导体的GaN具有3.4eV的带隙，其大于Si的带隙(1.1eV)和GaAs的带隙(1.4eV)，并且还具有高的击穿电场强度。因此，GaN是用于高电压操作和大功率的功率半导体器件的非常有前途的材料。
使用氮化物半导体的半导体器件包括场效应晶体管。已经有大量关于场效应晶体管尤其是高电子迁移率晶体管(HEMT)的报道。例如，在GaN基HEMT(GaN HEMT)中，在电子传输层中使用GaN并且在电子供给层中使用AlGaN的AlGaN/GaN HEMT正在引起关注。在AlGaN/GaN HEMT中，由于GaN与AlGaN之间的晶格常数的差异，所以在AlGaN中发生畸变。畸变所导致的压电极化和AlGaN的自发极化导致形成高浓度的二维电子气(2DEG)。因此，期望AlGaN/GaN HEMT用作用于电动车辆等的高效率开关器件或高电压功率器件等。
[非专利文件1]D.Song等人，IEEE Electron Device Lett.，Vol.28，No.3，189-191页，2007
利用氮化物半导体的半导体器件的电极(例如，GaN-HEMT的栅电极)使用镍(Ni)和金(Au)的层叠结构。Ni是具有相对高熔点的金属，并且在Ni和GaN之间形成良好的肖特基势垒。Ni还具有高电阻率。其中在Ni上沉积低电阻率的Au的结构使得栅电极的电阻降低并且防止高频特性劣化。通常，栅电极具有所谓的悬垂(overhang)结构以减小其边缘的电场集中，即，使用栅电极材料填塞形成在保护氮化物半导体表面的绝缘膜(钝化膜)中的通孔并且悬垂钝化膜。在这种情况下，在氮化物半导体的单晶体上形成的Ni膜受下层的晶体结构的影响而具有面心立方结构(fcc)(111)取向。在钝化膜上形成的Ni膜受到下层的无定形结构的影响而具有无规取向。因此，在具有fcc(111)取向的Ni与具有无规取向的Ni之间形成非常大的晶界。
此外，由于热应力等，Ni和钝化膜中的通孔的侧壁之间的界面(侧壁界面)可能裂开。
如果在高温下对具有上述结构的GaN-HEMT进行通电，则栅电极的Au穿过大的晶界和侧壁界面到达氮化物半导体的表面(肖特基表面)以与该氮化物半导体表面反应。这使栅电极特性劣化并且降低GaN-HEMT的可靠性。
发明内容
考虑到上述问题而做出了实施方案，其目的是提供一种具有高度可靠的高电压化合物半导体器件以及制造该化合物半导体器件的方法，该化合物半导体器件抑制电极材料到达电极与化合物半导体层之间的界面和防止栅电极特性劣化。
化合物半导体器件的一个实施方案包括：化合物半导体层；形成于化合物半导体层上并具有通孔的绝缘膜；以及形成于绝缘膜上以填塞通孔的电极。在电极中形成有在不同晶体取向之间的晶界并且该晶界的端部在绝缘膜的平坦表面上与通孔间隔开。
制造化合物半导体器件的方法的一个实施方案包括：在化合物半导体层上形成绝缘膜；使用预定的掩模通过干法蚀刻在绝缘膜的预定的区域中形成通孔；移除掩模，以及对绝缘膜进行湿法蚀刻。
化合物半导体器件的制造方法的一个实施方案包括：在化合物半导体层上形成绝缘膜；在绝缘膜上形成由具有的湿法蚀刻速率高于绝缘膜的湿法蚀刻速率的材料制成的保护膜；以及通过湿法蚀刻在绝缘膜的预定区域中形成通孔。
附图说明
图1A至1C是以步骤次序示出制造根据第一实施方案的AlGaN/GaNHEMT的方法的示意性截面图；
图2A至2C是在图1A至图1C之后以步骤次序示出制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性截面图；
图3A至3C是在图2A至图2C之后以步骤次序示出制造根据第一实施方案的AlGaN/GaN HEMT的方法的示意性截面图；
图4是图3C中的步骤的示意性俯视图；
图5是示出制造根据第一实施方案的AlGaN/GaN HEMT的另一种方法的示意性截面图；
图6A和6B是示出在根据与第一实施方案有关的对比实施例的肖特基AlGaN/GaN HEMT的栅电极中如何形成晶界的示意性截面图；
图7A和7B是示出在根据第一实施方案的肖特基AlGaN/GaN HEMT中的栅电极中如何形成晶界的示意性截面图；
图8是示出根据对第一实施方案及对比实施例的肖特基AlGaN/GaNHEMT中产生的栅极漏电流进行检查的结果的图；
图9A和9B是示出制造根据第一实施方案的变化方案的AlGaN/GaNHEMT的方法的主要步骤的示意性截面图；
图10A和10B是示出在图9A和图9B之后制造根据第一实施方案的变化方案的AlGaN/GaN HEMT的方法的主要步骤的示意性截面图；
图11是图10B中的步骤的示意性俯视图；
图12是示出制造根据第一实施方案的变化方案的AlGaN/GaNHEMT的另一种方法的示意性截面图；
图13A至13C是以步骤次序示出制造根据第二实施方案的GaN-SBD的方法的示意性截面图；
图14A和14B是在图13A至图13C之后以步骤次序示出制造根据第二实施方案的GaN-SBD的方法的示意性截面图；
图15A和15B是在图14A至图14B之后以步骤次序示出制造根据第二实施方案的GaN-SBD的方法的示意性截面图；
图16A和16B是示出在根据第二实施方案的GaN-SBD中的阳极中如何形成晶界的示意性截面图；
图17A和17B是示出制造根据第二实施方案的变化方案的GaN-SBD的方法的主要步骤的示意性截面图；
图18是接着图17A和图17B示出制造根据第二实施方案的变化方案的GaN-SBD的方法的主要步骤的示意性截面图；
图19是示出根据第三实施方案的PFC电路的连接图；
图20是示出根据第四实施方案的电源装置的示意性构造的连接图；以及
图21是示出根据第五实施方案的高频放大器的示意性构造的连接图；
具体实施方式
下文中，将参考附图对制造化合物半导体器件的方法的实施方案进行详细描述。注意，为了易于理解图中的预定部件，绘出部件等的厚度以使其具有与其实际值不同的值。
(第一实施方案)
本实施方案公开了作为化合物半导体器件的氮化物半导体AlGaN/GaN HEMT。
图1A至3C是以步骤次序示出制造根据第一实施方案的AlGaN/GaNHEMT的方法的示意性截面图。
如图1A所示，首先在例如作为生长衬底的半绝缘SiC衬底1上形成化合物半导体层叠结构2。可以使用Si衬底、蓝宝石衬底、GaAs衬底、GaN衬底或类似物替代SiC衬底来作为生长衬底。所述衬底可以是半绝缘的或导电的。
化合物半导体层叠结构2包括缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。
在完成的AlGaN/GaN HEMT中，在其操作期间在电子传输层2b与电子供给层2d(确切的说是中间层2c)之间的界面附近产生二维电子气(2DEG)。2DEG的产生基于与电子传输层2b与电子供给层2d的自发极化组合的、由电子传输层2b中的化合物半导体(在本实施方案中是GaN)与电子供给层2d中的化合物半导体(在本实施方案中是AlGaN)之间的晶格常数的差异引起的畸变所导致的压电极化。
更具体地，通过例如金属有机物气相外延(MOVPE)在SiC衬底1上生长以下化合物半导体。可以使用分子束外延(MBE)等替代MOVPE。
在SiC衬底1依次生长具有约5nm厚度的AlN、具有约1μm厚度的i-GaN(故意未掺杂的GaN)、具有约5nm厚度的i-AlGaN、具有约30nm厚度的n-AlGaN和具有约3nm厚度的n-GaN。通过该过程，形成缓冲层2a、电子传输层2b、中间层2c、电子供给层2d和盖层2e。作为缓冲层2a，可以使用AlGaN替代AlN，或者可以通过低温生长来生长GaN。
AlN、GaN和AlGaN的生长条件如下：三甲基铝气体、三甲基镓气体和氨气的气体混合物用作源气体，根据待生长的化合物半导体来决定是否将三甲基铝气体作为铝源以及将三甲基镓气体作为镓源来供应并且适当地设定流量，作为共同材料的氨气的流量为约10ml/分钟至100L/分钟，AlN、GaN和AlGaN的生长压力为约50托至300托；以及生长温度为约1000℃至1200℃。
例如在待生长的GaN(或AlGaN)为n型时，以预定流量向源气体添加包含如Si的n型杂质的SiH4气体，以使GaN(或AlGaN)掺杂有Si。Si的掺杂浓度为约1×1018cm-3至1×1020cm-3(例如约5×1018cm-3)。
如图1B所示，形成器件隔离结构3。在图2A和后续的图中，没有示出器件隔离结构3。
更具体地，向化合物半导体层叠结构2的隔离区域注入例如氩(Ar)。利用该过程，在SiC衬底1和化合物半导体层叠结构2的表层部分形成器件隔离结构3。器件隔离结构3在化合物半导体层叠结构2上限定有源区域。
注意，可以使用例如浅沟槽隔离(STI)工艺替代注入工艺来形成器件隔离结构3。在这种情况下，例如，可以使用氯化的蚀刻气体对化合物半导体层叠结构2进行干法蚀刻。
如图1C所示，形成源电极4和漏电极5。
更具体地，在化合物半导体层叠结构2的表面上待形成源电极和漏电极的位置(预期的电极形成位置)处首先形成电极凹部2A和电极凹部2B。
将光刻胶施加到化合物半导体层叠结构2的表面。通过光刻来处理光刻胶以在光刻胶中形成开口，使得露出化合物半导体层叠结构2的对应于预期的电极形成位置的一部分表面。通过上述处理，形成具有开口的光刻胶掩模。
使用光刻胶掩模通过干法蚀刻移除盖层2e的预期的电极形成位置处的部分，直到露出电子供给层2d的表面。利用该过程，形成电极凹部2A和2B，使得电子供给层2d的表面在预期的电极形成位置处露出。蚀刻条件如下：惰性气体例如Ar和含氯气体例如Cl2用作蚀刻气体。例如，Cl2流量为30ml/分钟、压力为2Pa和FR功率输入为20W。注意，可以通过部分地蚀刻盖层2e或通过蚀刻化合物半导体层叠结构2超过电子供给层2d来形成电极凹部2A和2B。
通过例如灰化来移除光刻胶掩模。
形成用于形成源电极和漏电极的光刻胶掩模。例如，在此使用适于蒸发或剥离的具有悬垂结构的双层光刻胶。将双层光刻胶施加到化合物半导体层叠结构2上，并且形成露出电极凹部2A和2B的开口。利用上述过程，形成具有开口的光刻胶掩模。
通过例如蒸镀，在光刻胶掩模上和露出电极凹部2A和2B的开口中沉积电极材料Ti和Al。Ti层的厚度设定为约30nm，Al层的厚度设定为约300nm。通过剥离移除该光刻胶掩模以及沉积在其上的Ti和Al。随后，在例如氮气环境中在约400℃至1000℃(如约600℃)的温度下对SiC衬底1进行热处理。使剩余的Ti和Al与电子供给层2d形成欧姆接触而不经热处理。如果电子供给层2d可以与剩余的Ti和Al形成欧姆接触而不经热处理，则可以不需要热处理。利用上述过程，形成利用电极材料的一部分填塞电极凹部2A和电极凹部2B的源电极4和漏电极5。
如在图2A中所示，形成保护化合物半导体层叠结构2表面的钝化膜6。
更具体地，通过等离子CVD(化学气相沉积)沉积例如厚度为约40nm的绝缘膜，此处为单层氮化硅膜(SiN膜)，以覆盖合物半导体层叠结构2的表面。经过此过程，形成钝化膜6。可以形成单层氧化硅膜(SiO膜)，单层氮氧化硅膜(SiON膜)，或单层氧化铝膜(AlO膜)来替代单层SiN膜用作钝化膜6。可以形成由选自SiN膜、SiO膜、SiON膜和AlO膜中的任意两种或更多种形成的层叠膜。
如图2B所示，通过钝化膜6的干法蚀刻形成通孔6a。
更具体地，首先对化合物半导体层叠结构2的表面施加光刻胶。通过光刻来处理光刻胶以在光刻胶中形成开口10a，使得露出钝化膜6的对应于待形成栅电极的位置(预期的电极形成位置)的一部分表面。利用上述过程，形成具有开口10a的光刻胶掩模10。
使用光刻胶掩模10通过干法蚀刻移除在钝化膜6的预期的电极形成位置处的开口10a中露出的部分，直到露出化合物半导体层叠结构2的表面。在钝化膜6中形成通孔6a。使用包含氟基气体如SF6的蚀刻气体用于干法蚀刻。通孔6a的侧壁表面是垂直的，或如图2B所示稍微向前成锥形。
如图2C所示，移除光刻胶掩模10。
更具体地，通过例如灰化或使用预定药液的湿法处理来移除光刻胶掩模10。
如图3A所示，湿法蚀刻钝化膜6。
更具体地，通过钝化膜6的湿法蚀刻对作为通孔6a的尖锐上边缘的边缘部分进行圆化，使得上边缘具有弯曲的表面。具有弯曲表面的上边缘称为边缘部分6b。通过使用蚀刻剂如缓冲的氢氟酸进行约15秒的湿法蚀刻。在本实施方案中，通过移除用于干法蚀刻的光刻胶掩模10并且在露出钝化膜6的情况下进行湿法蚀刻来形成如上所述的具有弯曲表面的边缘部分6b。
具有弯曲表面的边缘部分6b的曲率半径设定为不小于钝化膜6的厚度的四分之一并且不大于钝化膜6的厚度。如果曲率半径小于钝化膜6的厚度的四分之一，则边缘部分没有充分圆化并且抑制电极材料到达化合物半导体层叠结构2的表面的效果(后续将描述)不足。如果曲率半径大于钝化膜6的厚度，则通孔6a上部的开口尺寸区域过大，因此不能形成期望的微细栅电极。由于边缘部分6b的曲率半径设定为不小于钝化膜6的厚度的四分之一并且不大于钝化膜6的厚度，所以可以在不影响通孔6a上部的开口尺寸区域的情况下，实现抑制电极材料到达化合物半导体层叠结构2表面的效果。在本实施方案中，钝化膜6形成为具有约40nm的厚度，边缘部分6b的曲率半径设定为例如约10nm，钝化膜6的厚度的四分之一。
如图3B所示，形成栅电极7。
更具体地，形成用于形成栅电极的光刻胶掩模。例如，在此使用适于蒸发或剥离的具有悬垂结构的双层光刻胶。将双层光刻胶施加到钝化膜6上并且形成露出钝化膜6的通孔6a的开口。利用上述过程，形成具有开口的光刻胶掩模。
例如，通过蒸镀，在光刻胶掩模上和用于露出钝化膜6中的通孔6a的开口中沉积电极材料Ni和Au。Ni层的厚度设定为约80nm。Au层的厚度设定为约300nm。通过剥离移除光刻胶掩模以及沉积在其上的Ni和Au。利用上述过程，在钝化膜6上形成栅电极7以使用Ni的一部分填充通孔6a。栅电极7的下层部分是Ni层7a，而上层部分是Au层7b。
如图3C所示，移除钝化膜6的在源电极4上的部分和在漏电极5上的部分。
更具体地，通过光刻和干法蚀刻处理钝化膜6。干法蚀刻使用如SF3/CHF3气体作为具有500W的上电极功率和50W的下电极功率的蚀刻气体进行处理。利用该过程，形成用于露出源电极4的一部分表面的开口6c和用于露出漏电极5的一部分表面的开口6d。由上可见，图4示出这种状态。
利用上述过程，形成根据本实施方案的肖特基AlGaN/GaN HEMT。
注意，如图5所示，在图3B中形成栅电极7后，可以在钝化膜6上形成层间介电膜8，可以移除层间介电膜8的在源电极4上的部分和层间介电膜8的在漏电极5上的部分。换言之，通过光刻和干法蚀刻处理层间介电膜8和钝化膜6，形成用于露出源电极4的一部分表面的开口11和用于露出漏电极5的一部分表面的开口12。在层间介电膜8上沉积布线材料以填塞开口11和12并且通过光刻和干法蚀刻进行处理。利用上述过程，形成电连接到源电极4的源极布线13和电连接到漏电极5的漏极布线14。
以下将基于与根据对比实施例的肖特基AlGaN和GaN HEMT的对比实施例的比较，来描述根据本实施方案的肖特基AlGaN/GaN HEMT的效果。
图6A和6B是示出在根据与第一实施方案有关的对比实施例的肖特基AlGaN/GaN HEMT中的栅电极中如何形成晶界的示意性截面图。图6A是整体图，图6B是局部放大图。图7A和图7B是示出在根据第一实施方案对比实施例的肖特基AlGaN/GaN HEMT的栅电极中如何形成晶界的示意性截面图。图7A是整体图，图7B是局部放大图。图6B和7B中的每一个在放大比例上示出钝化膜的栅电极的通孔中的源电极侧上的边缘部分。
图6A和6B的对比实施例是通过常规方法制造的肖特基AlGaN/GaN HEMT，其不包括图3A中的根据本实施方案的步骤中的湿法蚀刻步骤。
如图6A和6B所示，在栅电极7的Ni层7a中，化合物半导体层叠结构2上的Ni与盖层2e的GaN单晶形成肖特基势垒而具有面心立方结构(FCC)(111)的取向。相反，在栅电极7的Ni层7a中，钝化膜6上的Ni受钝化膜6的无定形结构的影响而具有无规取向。因此，在具有FCC(111)取向的Ni和具有无规取向的Ni之间形成非常大的晶界101。作为钝化膜6的通孔6a的上边缘的边缘部分102是尖锐的。因此晶界101形成为从作为起点的边缘部分102延伸。由于钝化膜6的表面与用于形成通孔6a的光刻胶掩模10紧密接触，所以如果只使用正常的干法蚀刻或湿法蚀刻，则边缘部分102是尖锐的(具有不大于5nm的曲率半径)。如图6A和6B所示，在氮化物半导体的表面(肖特基表面)103附近形成晶界101以从作为出发点的边缘部分102延伸。在这种情况下，在Ni与钝化膜6的通孔6a的侧壁之间的界面(侧壁界面)104由于热应力等而裂开时，栅电极7的Au层7b的Au穿过晶界101和侧壁界面104到达肖特基表面103以与肖特基表面103反应。这使得栅电极的特性劣化和GaN-HEMT的可靠性降低。
与此相反，在本实施方案中，从移除光刻胶掩模10的钝化层上方进行湿法蚀刻移除，从而形成具有弯曲表面的边缘部分6b，如图2C和图3A所示。因此，如图7A和图7B所示，发现在钝化膜6的表面的平坦表面(与化合物半导体层叠结构2的表面平行的平面)上的朝着源电极4或漏电极5的与边缘部分6b间隔开的位置处形成有Ni的晶界101的端部(起点)。如上所述，Ni的晶界101与肖特基表面103是间隔开的，并且晶界101的起点是设置在钝化膜6的平坦表面上。即使侧壁界面104裂开，也可抑制Au从Au层7b到达肖特基表面103。
图8是示出在根据第一实施方案及对比实施例的肖特基AlGaN/GaNHEMT中产生的栅极漏电流进行检测的结果的图。
在对比实施例中，在高温(325℃)下夹断条件下的栅极漏电流随着Au在整个肖特基表面的扩散而增加，其最终导致击穿。相反，在本实施方案中，抑制了Au的扩散，限制了栅极漏电流，因此GaN-HEMT的可靠性较高。
如上所述，根据本实施方案，实现了高度可靠的高电压AlGaN/GaNHEMT，其抑制作为电极材料的Au到达栅电极7与化合物半导体层叠结构2之间的界面，并防止栅电极特性劣化。
(变化方案)
将描述第一实施方案的变化方案。在本变化方案中，如在第一实施方案中的那样，制造AlGaN/GaN HEMT。但是，本变化方案与第一实施方案的不同在于在形成用于在钝化膜中形成栅电极的通孔的步骤。
图9A至10B是示出制造根据第一实施方案的变化方案的AlGaN/GaN HEMT的方法的主要步骤的示意性截面图。
如上述第一实施方案那样，首先依次地执行图1A至2A中的步骤。
如图9A所示，形成由具有的湿法蚀刻速率高于钝化膜6的湿法蚀刻速率的的材料制成的钝化膜15。
更具体地，通过例如等离子体CVD(化学气相沉积)将用于钝化膜6的湿法蚀刻速率高于SiN的湿法蚀刻速率的材料如SiO2在钝化膜上6沉积至约20nm的厚度。利用该过程，形成覆盖钝化膜6的钝化膜15.
如图9B所示，对钝化膜15和钝化膜6进行湿法蚀刻以在钝化膜6中形成通孔6c。
更具体地，首先对化合物半导体层叠结构2的表面施加光刻胶。通过光刻法对该光刻胶进行处理，以在光刻胶中形成开口10a，使得露出钝化膜15的对应于待形成栅电极的位置(预期的电极形成位置)的一部分表面。利用上述过程，形成具有开口10a的光刻胶掩模10。
利用光刻胶掩模10湿法蚀刻钝化膜15和钝化膜6，直到在钝化膜15的在开口10a中露出的预期的电极形成位置处露出化合物半导体层叠结构2的表面。将蚀刻剂例如缓冲的氢氟酸用于湿法蚀刻。由于钝化膜15的湿法蚀刻速率高于钝化膜6的湿法蚀刻速率，所以钝化膜15相比钝化膜6被蚀刻程度更大以形成通孔15a。此外，在钝化膜6中形成在上边缘处包括圆化的边缘部分6d并且具有弯曲表面的通孔6c。通孔6c的直径比通孔15a的直径小，且形成为被通孔15a包围。在本变化方案中，经由钝化膜6上湿法蚀刻速率高于钝化膜6的湿法蚀刻速率的钝化膜15，湿法蚀刻钝化膜6。因此，在不需要使用光刻胶掩模10遮蔽的情况下，形成如上所述的包括边缘部分6d并且具有弯曲表面的通孔6c。
之后，如通过灰化或使用预定药液的湿法处理来移除光刻胶掩模10。
将具有弯曲表面的边缘部分6d的曲率半径设定为不小于钝化膜6的厚度的四分之一并且不大于钝化膜6的厚度。如果曲率半径小于钝化膜6的厚度的四分之一，则边缘部分没有充分地圆化，并且抑制电极材料到达化合物半导体层叠结构2的表面的效果(后续将描述)不足。如果曲率半径超过钝化膜6的厚度，则通孔6c上部的开口尺寸区域过大从而不能形成所期望的微细栅电极。由于边缘部分6d的曲率半径设定为不小于钝化膜6的厚度的四分之一并且不大于钝化膜6的厚度，所以可以在不影响通孔6c上部的开口区域尺寸的情况下，实现抑制电极材料到达化合物半导体层叠结构2的表面的效果。在该变化方案中，钝化膜6形成为使得具有约40nm的厚度，边缘部分6d的曲率半径设定为例如10nm，即钝化膜6的厚度的四分之一。
如图10A所示出的，形成栅电极7。
更具体地，首先形成用于形成栅电极的光刻胶掩模。例如在此使用适于蒸发或剥离的具有悬垂结构的双层光刻胶。将该光刻胶施加到钝化膜15和钝化膜6上并且形成用于露出钝化膜6的通孔6c的开口。利用上述过程，形成具有开口的光刻胶掩模。
例如，通过例如蒸镀在光刻胶掩模上和用于露出钝化膜6的通孔6d的开口中沉积电极材料Ni和Au。Ni层的厚度为约80nm。Au层的厚度为约300nm。通过剥离移除光刻胶掩模和沉积在其上的Ni和Au。利用上述过程，在钝化膜6上形成栅电极7，以使用一部分Ni来填塞通孔6d。栅电极7的下层部分是Ni层7a，而上层部分是Au层7b。
如10B所示，移除钝化膜15以及钝化膜6的在源电极4上的部分和在漏电极5上的部分。
具体地，通过光刻和干法蚀刻处理钝化膜15和钝化膜6。通过使用如SF6/CHF3气体作为蚀刻气体利用500W的上电极功率和50W的下电极功率进行干法蚀刻。利用该过程，形成用于露出源电极4的一部分表面的开口16和露出漏电极5的一部分表面的开口17。图11示出从上部观察时的这种状况。
利用上述过程，形成根据该变化方案的肖特基AlGaN/GaN HEMT。
注意，如图12所示，在图10A中形成栅电极7后，可在钝化膜15上形成层间介电膜8，并且可以移除层间介电膜8的在源电极4上的部分和在漏电极5上的部分。换言之，通过光刻和干刻蚀处理层间介电膜8、钝化膜15和钝化膜6，形成露出源电极4的一部分表面的开口16和露出漏电极5的一部分表面的开口17。在层间介电膜8上沉积布线材料以填塞开口16和17并且通过光刻和干法蚀刻进行处理。利用上述过程，形成电连接到源电极4的源极布线13和电连接到漏电极5的漏极布线14。
如上所述，根据本变化方案，实现了高度可靠的高电压AlGaN/GaNHEMT，其抑制作为电极材料的Au到达栅电极7与化合物半导体层叠结构2之间的界面，并且防止栅电极特性劣化。
(第二实施方案)
本实施方案公开了作为化合物半导体的氮化镓半导体肖特基势垒二极管(GaN-SBD)。
图13A至图15B是以步骤次序示出制造根据第二实施方案的GaN-SBD的方法的示意性截面图。
如图13A所示，例如，首先在作为生长衬底的n+-GaN衬底21上形成化合物半导体层22。可以使用Si衬底、SiC衬底、蓝宝石衬底、GaAs衬底类似物替代GaN衬底作为生长衬底。所述衬底可以是半绝缘的或导电的。
通过利用MOVPE(金属有机化学气相沉积)生长n-GaN外延层来形成化合物半导体层22。n-GaN外延层形成为预定厚度并且通过掺杂n型杂质如Si来制成n型。根据GaN-SBD所需的性能，任意选择厚度和掺杂浓度。例如，将厚度设定为约1μm，将掺杂浓度设定为约1×1017/cm3。
如图13B所示，在上述n+-GaN衬底21的后表面上形成有阴极电极23。
更具体地，通过例如蒸镀在n+-GaN衬底21的后表面上依次形成厚度为约20nm的Ti和厚度为约200nm的Al。在约550℃的温度下对n+-GaN衬底21进行热处理，以使得n+-GaN衬底21和层叠膜形成欧姆接触。利用上述过程，在n+-GaN衬底21的后表面上形成阴极电极23。
如图13C所示，形成用于保护化合物半导体层22的表面的钝化膜24。
更具体地，通过等离子CVD(化学气相沉积)将绝缘膜此处是单层氧化硅膜(SiN膜)沉积至如约40nm的厚度，以覆盖化合物半导体层22的表面。利用该过程，形成钝化膜24。可以形成单层硅氧化膜(SiO膜)、单层氮氧化硅薄膜(SiON薄膜)或单层铝氧化膜(ALO膜)来替代单层SiN膜用作钝化膜24。可以形成由选自SiN膜、SiO膜、SiON膜、AlO膜中的任何两种或更多种膜形成的层叠膜。
如图14A所示，对钝化膜24进行干法蚀刻以形成通孔24a。
更具体地，首先对化合物半导体层22的表面施加光刻胶。通过光刻来处理光刻胶，以在光刻胶中形成开口20a，使得露出钝化膜24的对应于待形成阳极的位置(预期的电极形成位置)的一部分表面。利用上述过程，形成具有开口20a的光刻胶掩模20。
通过使用光刻胶掩模20对钝化膜24的预期的电极形成位置处的开口20a中的露出部分进行干法蚀刻，直到露出化合物半导体层叠结构22的表面。在钝化膜24中形成通孔24a。将包含氟基气体的蚀刻气体如SF6用于干法蚀刻。侧壁表面的通孔24a是垂直的或如在图14A所示稍微向前成锥形。
如图14B所示，移除光刻胶掩模20。
更具体地，通过例如灰化或使用预定药液的湿法处理移除光刻胶掩模20。
如图15A所示，湿法蚀刻钝化膜24。
更具体地，通过钝化膜24的湿法蚀刻对作为通孔24a的尖锐上边缘的边缘部分进行圆化，使得上边缘具有弯曲的表面。具有弯曲表面的上边缘将称为边缘部分24b。通过使用蚀刻剂如缓冲的氢氟酸进行约15秒的湿法蚀刻。在本实施方案中，通过移除用于干法蚀刻的光刻胶掩模20并且进行湿法蚀刻以露出钝化膜24，以形成如上所述的具有弯曲表面的边缘部分24b。
具有弯曲表面的边缘部分24b的曲率半径设定为不小于钝化膜24的厚度的四分之一并且不大于钝化膜24的厚度。如果曲率半径小于钝化膜24的厚度的四分之一，则边缘部分没有充分地圆化并且抑制电极材料到达化合物半导体层叠结构22的表面的效果(后续将描述)不足。如果曲率半径大于钝化膜24的厚度，则通孔24a上部的开口区域尺寸过大并且不能形成期望的微细栅电极。由于边缘部分24b的曲率半径设定为不小于钝化膜24的厚度的四分之一并且不大于钝化膜24的厚度，所以可以在不影响通孔24a上部的开口区域尺寸的情况下，实现抑制电极材料到达化合物半导体层叠结构22的表面的效果。在本实施方案中，钝化膜24形成为使得具有约40nm的厚度，边缘部分24b的曲率半径设定为如10nm，即钝化膜24的厚度的四分之一。
如图15B所示，形成阳极电极25。
更具体地，首先形成用于形成阳极电极的光刻胶掩模。例如，在此使用适于蒸发或剥离的具有悬垂结构的双层光刻胶。将该光刻胶施加到钝化膜24上并且形成用于露出钝化膜24的通孔24a的开口。利用上述过程，形成具有开口的光刻胶掩模。
例如，通过例如蒸镀在光刻胶掩模上和露出钝化膜24的通孔24a的开口中沉积电极材料Ni和Au。Ni层的厚度设定为约80nm。Au层的厚度设定为约300nm。通过剥离移除光刻胶掩模以及沉积在其上的Ni和Au。通过以上操作，将阳极电极25形成在钝化层24上，以使用一部分Ni来填塞通孔24a。阳极电极25的下层部分是Ni层25a，而上层部分是Au层25b。
在如电连接阴极电极23和阳极电极25的步骤后，形成根据本实施方案的GaN-SBD。
下面将描述根据本实施方案的GaN-SBD的效果。图16A和16B是示出在根据第二实施方案的阳极电极中如何形成晶界的示意性截面图。图16A是整体图，图16B是局部放大图。图16B以放大的比例示出用于钝化膜的阳极电极的通孔内的源电极侧上的边缘部分。
在本实施方案中，从移除了光刻胶掩模20的钝化膜24上方进行湿法蚀刻，形成具有弯曲表面的边缘部分24b，如图14B和15A所示。因此，如图16A和16B所示，发现钝化膜24表面的平坦表面(与化合物半导体层叠结构22的表面平行的平坦表面)上的朝外的与边缘部分24b间隔开的位置处形成Ni的晶界201的起点。如上所述，Ni的晶界201与肖特基表面202是分离的，在钝化膜24的晶界平坦表面形成201的起点。即使侧壁203的界面裂开，也可抑制Au从Au层25b到达肖特基表面202。
如上所述，根据本实施方案，实现了高度可靠的高电压GaN-SBD，其抑制作为电极材料的Au到达阳极电极25与化合物半导体层叠结构22之间的界面，并且防止了阳极特性劣化。
(变化方案)
将描述第二实施方案的变化方案。在本变化方案中，制造GaN-SBD，如在第二实施方案中的那样。但是，本变化方案与第二实施方案的不同在于在形成用于在钝化膜中形成阳极电极的通孔的步骤。
图17A至18是示出制造根据第二实施方案的变化方案的GaN-SBD的方法主要步骤的示意性截面图。
如在第二实施方案中，首先依次进行图13A至13C中的步骤。
如图17A所示，形成由具有的湿法蚀刻速率高于钝化膜24的湿法蚀刻速率的材料制造的钝化膜26。
更具体地，通过如等离子体CVD(化学气相沉积)，将用于钝化膜26的具有高于SiN的湿法蚀刻速率的湿法蚀刻速率的材料如SiO2在钝化膜26上沉积至约20nm的厚度。利用该过程，形成覆盖钝化膜24的钝化膜26。
如图17B所示，对钝化膜26和钝化膜24进行湿法蚀刻以在钝化膜24中形成通孔24c。
更具体地，首先对化合物半导体层叠结构22的表面施加光刻胶。通过光刻法对该光刻胶进行处理，以在光刻胶中形成开口20a，使得露出钝化膜26的对应于待形成阳极电极的位置(预期的电极形成位置)的一部分表面。利用上述过程，形成具有开口20a的光刻胶掩模20。
用光刻胶掩模20对钝化膜26和钝化膜24进行湿法蚀刻，直到在钝化膜26的在开口20a中露出的预期的电极形成位置处露出化合物半导体层叠结构22的表面。将蚀刻剂如缓冲的氢氟酸用于湿法蚀刻。由于钝化膜26的湿法蚀刻速率高于钝化膜24的湿法蚀刻速率，所以钝化膜26比钝化膜24被蚀刻更大的程度从而形成通孔26a。此外，在钝化膜24中形成在上边缘处包括圆化的边缘部分24d且具有弯曲表面的通孔24c。通孔24c的直径比通孔26a的直径小，并且形成为被通孔26a包围。在本变化方案中，经由钝化膜24上的湿法蚀刻速率高于钝化膜24的湿法蚀刻速率的钝化膜26，湿法蚀刻钝化膜26。因此，在不需要通过光刻胶掩模20遮蔽的情况下，形成具有如上所述的包括边缘部分24d并且具有弯曲表面的通孔24c。
之后，通过例如灰化或使用预定药液的湿法处理移除光刻胶掩模20。
将具有弯曲表面的边缘部分24d的曲率半径设定为不小于钝化膜24的厚度的四分之一并且不大于钝化膜24的厚度。如果曲率半径小于钝化膜24的厚度的四分之一，则边缘部分没有充分地圆化并且抑制电极材料到达化合物半导体层叠结构22的表面的效果(后续将描述)不足。如果曲率半径大于钝化膜24的厚度，则通孔24c上部的开口区域尺寸过大从而不能形成所需的微细栅电极。由于边缘部分24d的曲率半径设定为不小于钝化膜24的厚度的四分之一并且不大于钝化膜24的厚度，所以可以在不影响通孔24c上部的开口区域尺寸的情况下，获得抑制电极材料到达化合物半导体层叠结构22的表面的效果。在该变化方案中，钝化膜24形成为具有40nm的厚度，边缘部分24d的曲率半径设定为如10nm，钝化膜24的厚度的四分之一。
如图18所示，形成阳极电极25。
更具体地，形成用于形成阳极电极的光刻胶掩模。例如在此使用适于蒸发或剥离的具有悬垂结构的双层光刻胶。将该光刻胶施加到钝化膜26和钝化膜24上并且形成用于露出钝化膜24的通孔24c的开口。利用上述过程，这使得能够形成具有开口的光刻胶掩模。
例如，通过如蒸镀在光刻胶掩模上和露出钝化膜24的通孔24c的开口中沉积电极材料Ni和Au。Ni层的厚度为约80nm。Au层的厚度为约300nm。通过剥离移除光刻胶掩模以及沉积在其上的Ni和Au。通过以上操作，在钝化膜24上形成阳极电极25以使用一部分Ni来填塞通孔24c。阳极电极25的下层部分是Ni层25a，而上层部分是Au层25b。
在如阴极电极23和阳极电极25电连接的步骤后，形成根据本变化方案的GaN-SBD。
如上所述，根据本变化方案，实现了高度可靠的高电压GaN-SBD，其抑制作为电极材料的Au到达阳极电极25与化合物半导体层叠结构22之间的界面，并且防止阳极电极特性劣化。
(第三实施方案)
本实施方案公开了PFC(功率因子校正)电路，包括根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT以及根据第二实施方案或其变化方案制造的GaN-SBD中的一种或两种都有。
图19是示出根据第三实施方案PFC电路的连接图。
PFC电路30包括开关器件(晶体管)31、二极管32、扼流圈33、电容器34和35、二极管电桥36和交流电源(AC)37。根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT应用于开关元件31。可替代地，根据第二实施方案或其变化方案制造的GaN-SBD应用于二极管32。可替代地，根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT用于开关元件31，根据第二实施方案或其变化方案制造的GaN-SBD应用于二极管32。
在PFC电路30中，开关元件31的漏电极、二极管32的阳极端子以及扼流圈33的一个端子连接在一起。开关元件31的源电极、电容器34的一个端子和电容器35的一个端子连接在一起。电容器34的另一端子和扼流圈33的另一端子连接在一起。电容器35的另一端子和二极管32的阴极端子连接。AC 37经由二极管电桥36连接在电容器34的两个端子之间。直流电源(DC)连接在电容器35的两个端子之间。
在本实施方案中，将高度可靠的高电压AlGaN/GaN HEMT应用到PFC电路30，该高度可靠的高电压AlGaN/GaN HEMT抑制作为电极材料的Au到达栅电极7与化合物半导体层叠结构2之间的界面并且防止栅电极特性劣化。除此以外或替代地，将高度可靠的高电压GaN-SBD应用到PFC电路30，该高度可靠的高电压GaN-SBD抑制作为电极材料的Au到达阳极电极25与化合物半导体层叠结构22之间的界面并且防止栅电极特性劣化。此构造实现了高度可靠的PFC电路30。
(第四实施方案)
本实施方案公开了一种电源装置，包括根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT以及根据第二实施方案或其变化方案制造的GaN-SBD中的之一或二者。
图20是示出根据第四实施方案的电源装置的示意性构造的布线图；
根据本实施方案，该电源装置包括高压一次电路41、低压二次电路42和布置在一次电路41与二次电路42之间的变压器43。
一次电路41包括根据第三实施方案的PFC电路30和连接在PFC电路30的电容器35的两个端子之间的逆变电路(例如，全桥逆变电路40)，全桥逆变电路40包括多个(在本实施方案中为4个)开关器件44a、44b、44c和44d。
二次电路42包括多个(在本实施方案中为3个)开关器件45a、45b和45c。
在本实施方案中，根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT用作一次电路41中PFC电路30中的开关器件31和全桥逆变电路40的开关器件44a、44b、44c与44d中的每一个。可替代地，根据第二实施方案或其变化方案制造的GaN-SBD用作PFC电路30的二极管32以及根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT用作全桥逆变电路40的开关器件44a、44b、44c与44d中的每一个。可替代地，根据第一实施方案或其变化方案制造的AlGaN/GaN HEMT用作一次电路41中PFC电路30中的开关器件31和全桥逆变电路40的开关器件44a、44b、44c与44d中的每一个，以及根据第二实施方案或其变化方案制造的GaN-SBD用作PFC电路30的二极管32。
将使用硅的常规MISFET(金属绝缘体半导体场效应晶体管)用作二次电路42的开关器件45a、45b和45c中的每一个。
在本实施方案中，根据第三实施方案的PFC电路30应用于电源装置。此构造实现高度可靠的大功率电源装置。
(第五实施方案)
本实施方案公开了一种包括根据第一实施方案制造的AlGaN/GaNHEMT的高频放大器。
图21是示出根据第五实施方案的高频放大器的示意性构造的连接图。
根据本实施方案的高频放大器包括数字预失真电路51、混频器52a和52b以及功率放大器53。
数字预失真电路51意在补偿输入信号的非线性失真。混频器52a意在将AC(交流)信号与其非线性失真已得到补偿的输入信号进行混合。功率放大器53意在将与交流信号混合的输入信号进行放大并且包括根据第一实施方案或其变化方案的AlGaN/GaN-HEMT。注意，图21中的高频放大器构造成使得能够在混频器52b中对输出侧上的信号与交流信号进行混合，并且通过例如翻转开关，将混合的信号送至数字预失真电路51。
在本实施方案中，将高度可靠的高电压AlGaN/GaN HEMT应用于高频放大器，该高度可靠的高电压AlGaN/GaN HEMT抑制作为电极材料的Au到达栅电极7与化合物半导体层叠结构2之间的界面并且防止栅电极特性劣化。此构造实现了高度可靠的高电压高频放大器。
将根据本实施方案的高频放大器应用到传输与接收模块，这使得能够提供更可靠的通信和更可靠的系统设备如雷达、传感器或干扰装置。
(其他实施方案)
在第一实施方案及其变化方案和第三至第五实施方案示出作为化合物半导体器件的AlGaN/GaN HEMT。除了AlGaN/GaN HEMT之外，上述实施方案还可以应用于以下作为化合物半导体器件的HEMT。
另一HEMT(实施例1)
本实施例公开了一种作为化合物半导体器件的InAlN/GaN HEMT。InAlN和GaN是可以通过改变组成来使得其晶格常数彼此接近的化合物半导体。在上述第一实施方案和第三至第五实施方案中：电子传输层由i-GaN形成；中间层由AlN形成；电子供给层由n-InAlN形成；以及盖层由n-GaN形成。由于在该情况下几乎没有发生压电极化，所以主要通过InAlN的自发极化来生成二维电子气。
根据本实施例，如上述AlGaN/GaN HEMT一样，实现了高度可靠的高电压InAlN/GaN HEMT，其抑制作为电极材料的Au到达栅电极与化合物半导体层叠结构之间的界面并且防止阳极特性劣化。
另一HEMT(实施例2)
本实施例公开了作为化合物半导体器件的InAlGaN/GaN HEMT。
GaN和InAlGaN是化合物半导体，并且可以通过改变组成来使得InAlGaN的晶格常数小于GaN的晶格常数。在第一实施方案和第三至第五实施方案中：电子传输层由i-GaN形成；中间层由i-InAlGaN形成；电子供给层由n-InAlGaN形成；以及盖层由n-GaN层形成。
根据本实施例，与上述AlGaN/GaN HEMT相同，实现了高度可靠的高电压InAlGaN/GaN HEMT，其抑制作为电极材料的Au到达栅电极与化合物半导体层叠结构之间的界面并且防止阳极特性劣化。
据上述实施方案，实现了高度可靠的高电压化合物半导体器件，其抑制了作为电极材料的Au到达电极与化合物半导体层之间的界面并且防止阳极特性劣化。

Claims (10)

1.一种化合物半导体器件，包括：
化合物半导体层；
形成在所述化合物半导体层上并且包括通孔的绝缘膜；以及
形成在所述绝缘膜上以填塞所述通孔的电极，
其中在所述电极中形成有在不同的晶体取向之间的晶界，并且所述晶界的端部在所述绝缘膜的平坦表面上与所述通孔间隔开。
2.根据权利要求1所述的化合物半导体器件，其中所述绝缘膜中的所述通孔的边缘具有弯曲的表面。
3.根据权利要求2所述的化合物半导体器件，其中在所述绝缘膜中的所述通孔的边缘处的所述弯曲的表面的曲率半径不小于所述绝缘膜的厚度的四分之一并且不大于所述厚度。
4.根据权利要求1至3中任一项所述的化合物半导体器件，其中在所述绝缘膜上形成有由具有的湿法蚀刻速率高于所述绝缘膜的湿法蚀刻速率的材料制成的保护膜以包围所述通孔。
5.根据权利要求1至3中任一项所述的化合物半导体器件，其中所述晶界为具有面心立方(111)取向的部分与位于所述绝缘膜的所述平坦表面上并且具有无规取向的部分之间的界面。
6.一种制造化合物半导体器件的方法，所述方法包括：
在化合物半导体层上形成绝缘膜；
使用掩模通过干法蚀刻在所述绝缘膜的区域中形成通孔；
移除所述掩模；以及
对所述绝缘膜进行湿法蚀刻。
7.根据权利要求6所述的制造化合物半导体器件的方法，其中通过所述湿法蚀刻使得所述绝缘膜中的所述通孔的边缘具有弯曲的表面。
8.一种制造化合物半导体器件的方法，所述方法包括：
在化合物半导体层上形成绝缘膜；
在所述绝缘膜上形成由具有的湿法蚀刻速率高于所述绝缘膜的湿法蚀刻速率的材料制成的保护膜；以及
通过湿法蚀刻在所述绝缘膜的区域中形成通孔。
9.根据权利要求8所述的制造化合物半导体器件的方法，其中通过所述湿法蚀刻使得所述绝缘膜中的所述通孔的边缘具有弯曲的表面。
10.根据权利要求7或9所述的制造化合物半导体器件的方法，其中所述绝缘膜的曲率半径不小于所述绝缘膜的厚度的四分之一并且不大于所述厚度。
CN201210269621.0A 2011-09-29 2012-07-30 化合物半导体器件及其制造方法 Active CN103035702B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-215197 2011-09-29
JP2011215197A JP5966301B2 (ja) 2011-09-29 2011-09-29 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
CN103035702A true CN103035702A (zh) 2013-04-10
CN103035702B CN103035702B (zh) 2015-07-01

Family

ID=47002515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210269621.0A Active CN103035702B (zh) 2011-09-29 2012-07-30 化合物半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US8791465B2 (zh)
EP (1) EP2575178B1 (zh)
JP (1) JP5966301B2 (zh)
CN (1) CN103035702B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039518A (zh) * 2016-01-05 2017-08-11 安世有限公司 半导体装置和制作半导体装置的方法
CN109935630A (zh) * 2017-12-15 2019-06-25 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN112736136A (zh) * 2019-10-28 2021-04-30 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN114127951A (zh) * 2021-09-15 2022-03-01 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及制造其的方法

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640627B2 (en) 2012-03-07 2017-05-02 Cree, Inc. Schottky contact
JP6054621B2 (ja) * 2012-03-30 2016-12-27 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
US9202703B2 (en) * 2012-11-05 2015-12-01 Cree, Inc. Ni-rich Schottky contact
JP6171435B2 (ja) 2013-03-18 2017-08-02 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器
JP2014199864A (ja) * 2013-03-29 2014-10-23 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
US9142626B1 (en) * 2013-04-23 2015-09-22 Hrl Laboratories, Llc Stepped field plate wide bandgap field-effect transistor and method
JP6240460B2 (ja) * 2013-10-02 2017-11-29 トランスフォーム・ジャパン株式会社 電界効果型化合物半導体装置及びその製造方法
JP6135487B2 (ja) 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9847401B2 (en) * 2014-02-20 2017-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
FR3031239B1 (fr) * 2014-12-30 2023-04-28 Thales Sa Passivation multicouche de la face superieure de l'empilement de materiaux semi-conducteurs d'un transistor a effet de champ.
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
JP6627441B2 (ja) * 2015-11-11 2020-01-08 住友電気工業株式会社 半導体装置
JP6981601B2 (ja) * 2018-05-29 2021-12-15 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN108615756B (zh) * 2018-06-15 2024-06-14 苏州汉骅半导体有限公司 半导体器件
IT201800011065A1 (it) * 2018-12-13 2020-06-13 St Microelectronics Srl Transistore hemt includente una regione di porta perfezionata e relativo procedimento di fabbricazione
CN111180528B (zh) * 2020-02-14 2023-06-13 重庆邮电大学 一种SiC肖特基二极管三阶斜台面结终端结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198587A (zh) * 1997-04-18 1998-11-11 日本电气株式会社 用以覆盖半导体器件上的孔的改进基层结构及其形成方法
US20020052098A1 (en) * 2000-09-25 2002-05-02 Ching-Yu Chang Method of fabricating gate
CN1411048A (zh) * 2001-09-27 2003-04-16 株式会社东芝 半导体装置
EP1791173A1 (en) * 2005-11-25 2007-05-30 STMicroelectronics S.r.l. Process for manufacturing a MOSFET and corresponding MOSFET
US20070164321A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including supported gate electrodes and related devices
CN101110426A (zh) * 2006-07-19 2008-01-23 株式会社东芝 非易失性半导体存储装置
CN101202265A (zh) * 2006-08-30 2008-06-18 三洋电机株式会社 元件搭载用衬底、半导体模块及便携设备
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20090146191A1 (en) * 2007-12-05 2009-06-11 Freescale Semiconductor, Inc. Low leakage schottky contact devices and method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4663643A (en) * 1981-04-23 1987-05-05 Fujitsu Limited Semiconductor device and process for producing the same
US5404038A (en) * 1991-05-10 1995-04-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP3326704B2 (ja) * 1993-09-28 2002-09-24 富士通株式会社 Ｉｉｉ／ｖ系化合物半導体装置の製造方法
JPH09213798A (ja) * 1996-02-07 1997-08-15 Ricoh Co Ltd 半導体装置
JPH1056168A (ja) * 1996-08-08 1998-02-24 Mitsubishi Electric Corp 電界効果トランジスタ
US7247889B2 (en) * 2004-12-03 2007-07-24 Nitronex Corporation III-nitride material structures including silicon substrates
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
EP2065925B1 (en) * 2006-09-20 2016-04-20 Fujitsu Limited Field-effect transistor
JP5210538B2 (ja) * 2007-04-25 2013-06-12 三洋電機株式会社 電界効果トランジスタ及びその製造方法
DE102008053955B4 (de) * 2008-10-31 2010-10-21 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung eines Halbleiterbauelements als Transistor mit Verbesserung der Verspannungsübertragung durch eine späte Gaterekristallisierung und Transistor
US8674409B2 (en) * 2008-12-26 2014-03-18 Renesas Electronics Corporation Heterojunction field effect transistor, method for producing heterojunction field effect transistor, and electronic device
US8975664B2 (en) * 2012-06-27 2015-03-10 Triquint Semiconductor, Inc. Group III-nitride transistor using a regrown structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1198587A (zh) * 1997-04-18 1998-11-11 日本电气株式会社 用以覆盖半导体器件上的孔的改进基层结构及其形成方法
US20020052098A1 (en) * 2000-09-25 2002-05-02 Ching-Yu Chang Method of fabricating gate
CN1411048A (zh) * 2001-09-27 2003-04-16 株式会社东芝 半导体装置
EP1791173A1 (en) * 2005-11-25 2007-05-30 STMicroelectronics S.r.l. Process for manufacturing a MOSFET and corresponding MOSFET
US20070164321A1 (en) * 2006-01-17 2007-07-19 Cree, Inc. Methods of fabricating transistors including supported gate electrodes and related devices
CN101110426A (zh) * 2006-07-19 2008-01-23 株式会社东芝 非易失性半导体存储装置
CN101202265A (zh) * 2006-08-30 2008-06-18 三洋电机株式会社 元件搭载用衬底、半导体模块及便携设备
CN101211969A (zh) * 2006-12-28 2008-07-02 富士通株式会社 高速大功率氮化物半导体器件及其制造方法
US20090146191A1 (en) * 2007-12-05 2009-06-11 Freescale Semiconductor, Inc. Low leakage schottky contact devices and method

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
赵子奇: "GaN基HEMT耐压结构的研究与设计", 《中国优秀硕士学位论文全文数据库信息科技辑》, no. 6, 15 December 2007 (2007-12-15), pages 135 - 122 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107039518A (zh) * 2016-01-05 2017-08-11 安世有限公司 半导体装置和制作半导体装置的方法
CN114864664A (zh) * 2016-01-05 2022-08-05 安世有限公司 半导体装置和制作半导体装置的方法
CN109935630A (zh) * 2017-12-15 2019-06-25 苏州能讯高能半导体有限公司 半导体器件及其制造方法
CN112736136A (zh) * 2019-10-28 2021-04-30 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN112736136B (zh) * 2019-10-28 2022-07-26 苏州能讯高能半导体有限公司 一种半导体器件及其制备方法
CN114127951A (zh) * 2021-09-15 2022-03-01 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及制造其的方法
CN114127951B (zh) * 2021-09-15 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及制造其的方法

Also Published As

Publication number Publication date
EP2575178A2 (en) 2013-04-03
EP2575178B1 (en) 2018-08-01
US8791465B2 (en) 2014-07-29
EP2575178A3 (en) 2014-03-19
US20130082307A1 (en) 2013-04-04
US20140295666A1 (en) 2014-10-02
US9209042B2 (en) 2015-12-08
CN103035702B (zh) 2015-07-01
JP2013077620A (ja) 2013-04-25
JP5966301B2 (ja) 2016-08-10

Similar Documents

Publication Publication Date Title
CN103035702B (zh) 化合物半导体器件及其制造方法
US10249615B2 (en) MISHFET and Schottky device integration
JP6085442B2 (ja) 化合物半導体装置及びその製造方法
JP5707786B2 (ja) 化合物半導体装置及びその製造方法
US8507920B2 (en) Semiconductor structure and method of forming the same
CN103325823B (zh) 化合物半导体器件及其制造方法
CN103325822B (zh) 化合物半导体器件及其制造方法
CN103367424B (zh) 化合物半导体器件及其制造方法
CN103035703B (zh) 化合物半导体器件及其制造方法
CN103715253B (zh) 化合物半导体器件和其制造方法
CN103035522B (zh) 制造化合物半导体器件的方法
CN103035696B (zh) 化合物半导体器件和用于制造化合物半导体器件的方法
CN103715249A (zh) 化合物半导体器件及其制造方法
TW201405823A (zh) 使用再成長結構之三族氮化物電晶體
CN103022121A (zh) 半导体器件及其制造方法
CN103367426A (zh) 化合物半导体器件及其制造方法
US20120320642A1 (en) Compound semiconductor device and method of manufacturing the same
CN103715247A (zh) 化合物半导体器件及其制造方法
CN103715243A (zh) 化合物半导体器件及其制造方法
CN103022116A (zh) 化合物半导体器件及其制造方法
CN103715250A (zh) 化合物半导体器件及其制造方法
CN103022122B (zh) 化合物半导体器件及其制造方法
CN103855207A (zh) 化合物半导体器件及其制造方法
CN103700700A (zh) 化合物半导体器件及其制造方法
JP2019096739A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant