CN114127951B - 氮化物基半导体装置以及制造其的方法 - Google Patents

氮化物基半导体装置以及制造其的方法 Download PDF

Info

Publication number
CN114127951B
CN114127951B CN202180004437.0A CN202180004437A CN114127951B CN 114127951 B CN114127951 B CN 114127951B CN 202180004437 A CN202180004437 A CN 202180004437A CN 114127951 B CN114127951 B CN 114127951B
Authority
CN
China
Prior art keywords
gate
nitride
based semiconductor
gate electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180004437.0A
Other languages
English (en)
Other versions
CN114127951A (zh
Inventor
刘阳
张啸
唐军
黃敬源
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN114127951A publication Critical patent/CN114127951A/zh
Application granted granted Critical
Publication of CN114127951B publication Critical patent/CN114127951B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

氮化物基半导体装置包含源极电极和漏极电极、第一栅极电极，以及第二栅极电极。所述第一栅极电极安置在所述源极电极与所述漏极电极之间。所述第一栅极电极包含第一栅极底部部分和第一栅极顶部部分。所述第一栅极顶部部分位于所述第一栅极底部部分上方且比所述第一栅极底部部分宽。所述第二栅极电极安置在所述第一栅极电极上方以及所述源极电极与所述漏极电极之间。所述第二栅极电极包含第二栅极底部部分和第二栅极顶部部分。所述第二栅极底部部分与所述第一栅极底部部分接触。所述第二栅极顶部部分位于所述第二栅极底部部分上方且比所述第二栅极底部部分宽。

Description

氮化物基半导体装置以及制造其的方法
技术领域
本发明总体上涉及一种氮化物基半导体装置。更具体来说，本发明涉及一种具有堆叠的栅极电极结构的氮化物基半导体装置。
背景技术
近年来，关于高电子迁移率晶体管(HEMT)的深入研究已经非常普遍，尤其对于高功率切换和高频率应用。III族氮化物基HHMT利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构适应二维电子气(2DEG)区，从而满足高功率/频率装置的需求。除了HEMT之外，具有异质结构的装置的实例还包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。
发明内容
根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、源极电极和漏极电极、第一栅极电极和第二栅极电极。第二氮化物基半导体层安置在第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙。源极电极和漏极电极安置在第二氮化物基半导体层上方。第一栅极电极安置在第二氮化物基半导体层上方以及源极电极与漏极电极之间。第一栅极电极包含第一栅极底部部分和第一栅极顶部部分。第一栅极顶部部分位于第一栅极底部部分上方且比第一栅极底部部分宽。第二栅极电极安置在第一栅极电极上方以及源极电极与漏极电极之间。第二栅极电极包含第二栅极底部部分和第二栅极顶部部分。第二栅极底部部分与第一栅极底部部分接触。第二栅极顶部部分位于第二栅极底部部分上方且比第二栅极底部部分宽。
根据本公开的一个方面，提供一种用于制造半导体装置的方法。所述方法包含如下步骤。第一氮化物基半导体层形成于衬底上。第二氮化物基半导体层形成于第一氮化物基半导体层上。第一介电层形成于第二氮化物基半导体层上方。第一开口形成于第一介电层中以暴露第二氮化物基半导体层。第一开口的顶部加宽，使得第一介电层具有阶梯式轮廓。第一栅极电极形成于第一介电层上方且具有第一开口内的部分。第二介电层形成于第一栅极电极上方。第二开口形成于第二介电质中。第二栅极电极形成于第二介电层上方且具有第二开口内的部分。
根据本公开的一个方面，提供一种氮化物基半导体装置。氮化物基半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、源极电极和漏极电极、第一栅极电极和第二栅极电极。第二氮化物基半导体层安置在第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙。源极电极和漏极电极安置在第二氮化物基半导体层上方。第一栅极电极安置在第二氮化物基半导体层上方且具有沿着向上方向从窄逐步地变化到宽的宽度。第二栅极电极安置在第一栅极电极上方且具有沿着向上方向从窄逐步地变化到宽的宽度。
通过应用以上配置，第一和第二栅极电极可以形成堆叠的栅极电极结构。第一栅极电极可以由薄的毯覆式导电层形成，使得可以避免毯覆式导电层在沉积工艺期间变形。因此，可以减少过度蚀刻的发生。可以形成第二栅极电极以补偿堆叠的栅极电极结构的厚度，使得堆叠的栅极电极结构可以具有足够厚度，从而避免在偏置时损坏。因此，由于可以减少过度蚀刻的发生，因此改进半导体装置的良品率，并且堆叠的栅极电极结构保持不变。
附图说明
当通过附图阅读时，从以下详细描述容易地理解本公开的各方面。应注意，各种特征可以不按比例绘制。也就是说，为了论述清楚起见，可以任意增加或减小各种特征的尺寸。下文中参考图式更详细描述本公开的实施例，在图式中：
图1A是根据本公开的一些实施例的半导体装置的竖直截面图；
图1B是图1A中的区B的放大竖直截面图；
图2是示意性地示出根据比较实施例的半导体装置的制造阶段的截面图；
图3A、图3B、图3C、图3D、图3E、图3F和图3G示出根据本公开的一些实施例的用于制造氮化物基半导体装置的方法的不同阶段；以及
图4是根据本公开的一些实施例的半导体装置的竖直截面图。
具体实施方式
贯穿图式和详细描述使用共同附图标记来指示相同或相似元件。根据以下结合附图的详细描述，将容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面而指定空间描述，例如“上方”、“在……上”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧面”、“较高”“较低”、“上部”、“之上”、“之下”等，以用于定向如相关联图中所示的组件。应理解，本文中所使用的空间描述仅出于说明的目的，并且本文中所描述的结构的实际实施方案可以以任何定向或方式在空间上布置，其限制条件为本公开的实施例的优点是不会因此布置而有偏差。
此外，应注意，在实际装置中，归因于装置制造条件，描绘为近似矩形的各种结构的实际形状可能弯曲、具有圆形边缘、具有稍微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，将半导体装置/裸片/封装、用于制造半导体装置/裸片/封装的方法等阐述为优选实例。对于本领域的技术人员显而易见的是，可以在不脱离本公开的范围和精神的情况下进行修改，包含添加和/或替代。可以省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使本领域技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1A是根据本公开的一些实施例的半导体装置1A的竖直截面图。半导体装置1A包含衬底10、氮化物基半导体层12和14、电极16和18、栅极电极20和22、介电层30和32、钝化层34、接触通孔40和42，以及导电图案化层44。
衬底10可以是半导体衬底。衬底10的示例性材料可以包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(SOI))或其它合适的衬底材料。在一些实施例中，衬底10可以包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底10可以包含例如但不限于一个或多个其它特征，例如掺杂区、掩埋层、外延(epi)层或其组合。
氮化物基半导体层12安置在衬底10上/之上/上方。氮化物基半导体层14安置在氮化物基半导体层12上/之上/上方。氮化物基半导体层12的示例性材料可以包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlxGa(1-x)N(其中x≤1)。氮化物基半导体层14的示例性材料可以包含例如但不限于氮化物或III-V族化合物，例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。
选择氮化物基半导体层12和14的示例性材料，使得氮化物基半导体层14的带隙(即，禁带宽度)大于氮化物基半导体层12的带隙，这会使其电子亲和势彼此不同并且在其间形成异质结。例如，当氮化物基半导体层12是具有约3.4eV的带隙的未掺杂GaN层时，可以将氮化物基半导体层14选择为具有约4.0eV的带隙的AlGaN层。因此，氮化物基半导体层12和14可以分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子在三角阱中积聚，由此邻近于异质结而产生二维电子气(2DEG)区。因此，半导体装置1A可用于包含至少一个GaN基高电子迁移率晶体管(HEMT)。
在一些实施例中，半导体装置1A进一步包含缓冲层(未示出)。缓冲层安置在衬底10与氮化物基半导体层12之间。缓冲层可以被配置成减小衬底10与氮化物基半导体层12之间的晶格和热失配，由此解决因失配/差异而导致的缺陷。缓冲层可以包含III-V化合物。III-V化合物可以包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料可以进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。
在一些实施例中，半导体装置1A可以进一步包含成核层(未示出)。成核层可以形成于衬底10与缓冲层之间。成核层可以被配置成提供过渡以适应衬底10与缓冲层的III族氮化物层之间的失配/差异。成核层的示例性材料可以包含例如但不限于AlN或其合金中的任一个。
电极16和18以及栅极电极20和22安置在氮化物基半导体层14上/之上/上方。电极16和18以及栅极电极20和22可以构成具有2DEG区的HEMT装置。
电极16和18与氮化物基半导体层14接触。在一些实施例中，电极16可以充当源极电极。在一些实施例中，电极16可以充当漏极电极。在一些实施例中，电极18可以充当源极电极。在一些实施例中，电极18可以充当漏极电极。电极16和18的作用取决于装置设计。
栅极电极20和22位于电极16和18之间。电极16比电极18更靠近栅极电极20和22。也就是说，电极16和18可以布置为围绕栅极电极20和22不对称。在一些实施例中，电极16和18可以布置为围绕栅极电极20和22对称。所述布置取决于不同电学特性要求。
栅极电极22安置在栅极电极20上/之上/上方。栅极电极22与栅极电极20接触。栅极电极20和22可以共同地形成堆叠的栅极电极结构。堆叠的栅极电极结构可以充当HEMT装置的栅极接入。
使用堆叠的栅极电极结构，而不是单个栅极金属的原因基于形成的良品率。为了说明，图2是示意性地示出根据比较实施例的半导体装置2A的制造阶段的截面图。如图2中所示，所描绘的阶段是栅极电极的形成。可以通过在介电层82上图案化毯覆式导电层80而形成栅极电极。毯覆式导电层80保形地形成于介电层82上且可以发现至少一个拐角84。随着毯覆式导电层80沉积得更厚，毯覆式导电层80的拐角84会变形。这与方向沉积的机制相关。
因此，毯覆式导电层80的厚度是非均匀的。随后，在后续图案化工艺之后，极有可能过度蚀刻在毯覆式导电层80的拐角84下方的介电层82。过度蚀刻可能会引起形态问题，使得后续形成的层无法符合原始设计。当过度蚀刻严重发生时，在介电层82下方的势垒层86可能被蚀刻损坏。此外，犹豫介电层82中的栅极开口88相对于毯覆式导电层80较深，因此沉积质量会变差。
再次参考图1A，堆叠的栅极电极结构可以避免前述问题的发生(即，太厚而无法保持层的轮廓)，因为栅极电极20和22中的每一个可以形成为相较于单个栅极金属较薄。此外，为了节省所使用的中间掩模的数目，栅极电极20和22的轮廓(包含其尺寸)可以设计为彼此对应。如下描述更多细节。
图1B是图1A中的区B的放大竖直截面图。介电层30、栅极电极20、介电层32和栅极电极22按顺序堆叠。介电层30安置在氮化物基半导体层14上/之上/上方。栅极电极20安置在介电层30上/之上/上方。介电层32安置在介电层30和栅极电极20上/之上/上方。栅极电极22安置在介电层32和栅极电极20上/之上/上方。
栅极电极20穿透介电层30以与氮化物基半导体层14接触。栅极电极20包含栅极底部部分202、栅极中间部分204和栅极顶部部分206。栅极顶部部分206位于栅极底部部分202和栅极中间部分204上方。栅极中间部分204位于栅极底部部分202与栅极顶部部分206之间。栅极中间部分204连接栅极底部部分202和栅极顶部部分206。
栅极顶部部分206比栅极底部部分202宽。栅极中间部分204比栅极顶部部分206窄。栅极中间部分204比栅极底部部分202宽。栅极底部部分202具有标记为宽度W1的宽度；栅极中间部分204具有标记为宽度W2的宽度；并且栅极顶部部分206具有标记为宽度W3的宽度。宽度W1、W2和W3之间的关系是W3>W2>W1。栅极电极20的宽度可以沿着向上方向逐步地从窄变化到宽。
栅极底部部分202位于介电层30内。栅极中间部分204位于介电层30内。栅极顶部部分206位于介电层30上方。栅极底部部分202和栅极中间部分204位于介电层30的栅极开口内。因此，介电层30可以包围栅极电极20的栅极底部部分202和栅极中间部分204。由于栅极底部部分202和栅极中间部分204具有不同宽度，因此介电层30可以在与栅极电极20的栅极底部部分202和栅极中间部分204的界面处形成阶梯式轮廓。
如上文所描述，栅极开口轮廓与沉积质量有关。相比于不具有阶梯式轮廓的栅极开口结构，栅极中间部分204以浅深度(例如，小于介电层30的厚度的深度)沉积，因此栅极中间部分204可以趋向于完全填充栅极开口，这样避免沉积质量变差。
介电层32安置在介电层30上方。介电层32安置在栅极电极20的栅极顶部部分206上方。介电层32包围栅极电极20的栅极顶部部分206。
栅极电极22安置在栅极电极20和介电层32上方。栅极电极22穿透介电层32以与栅极电极20接触。栅极电极22包含栅极底部部分222和栅极顶部部分224。栅极顶部部分224位于栅极底部部分222上方。栅极电极22的栅极底部部分222与栅极电极20的栅极顶部部分206接触。
栅极顶部部分224比栅极底部部分222宽。栅极底部部分222具有标记为宽度W4的宽度；并且栅极顶部部分224具有标记为宽度W5的宽度。宽度W4和W5之间的关系是W5>W4。栅极电极22的宽度可以沿着向上方向逐步地从窄变化到宽。
此外，栅极底部部分222与栅极中间部分204具有基本上相同的宽度，因此宽度W2和W4之间的关系是W2＝W4。栅极顶部部分206和栅极顶部部分224具有基本上相同的宽度，因此宽度W3和W5之间的关系是W3＝W5。在一些实施例中，宽度W1至W5之间的关系是W1<W2＝W4<W3＝W5。栅极电极20的最大宽度与栅极电极22的最大宽度相同。栅极电极20的栅极中间部分204具有与栅极电极22的最小宽度相同的宽度。
就此而言，宽度W2和W4可以由介电层30和32的栅极开口的尺寸限定。介电层30和32的栅极开口的尺寸可以由应用的中间掩模确定。由于宽度W2和W4基本上相同，因此相同中间掩模可以应用于形成介电层30和32的栅极开口，这意味着不需要额外中间掩模来形成介电层32的栅极开口。
此外，宽度W3和W5可以通过用于形成栅极电极20和22的应用的中间掩模确定。形成栅极电极20和22包含相应图案化工艺。应用于图案化工艺的中间掩模可以确定宽度W3和W5。由于宽度W3和W5基本上相同，因此相同中间掩模可以应用于栅极电极20和22的图案化工艺，这意味着不需要额外中间掩模用于栅极电极22的图案化工艺。
栅极底部部分222位于介电层32内。栅极底部部分222位于介电层32的栅极开口内。因此，介电层32可以包围栅极电极22的栅极底部部分222。栅极顶部部分224位于介电层32上方。
栅极电极22可以充当相对于栅极电极20的补偿电极。由于薄栅极电极20可能不足以满足装置设计中的厚度需求，因此栅极电极22可以补偿栅极电极20的厚度问题。也就是说，栅极电极22可以补偿堆叠的栅极电极结构的期望厚度。在一些实施例中，栅极电极22比栅极电极20厚。在一些实施例中，栅极电极20比栅极电极22薄。较薄栅极电极20可以在结构中形成极大形态，然后形成较厚栅极电极22以解决厚度问题。
关于栅极电极22的沉积质量，用于容纳栅极底部部分222的介电层32的栅极开口可为浅的。由于形成栅极电极22来补偿厚度，因此介电层32的浅栅极开口不会极大地影响装置。因此，栅极底部部分222可以具有使栅极底部部分222在沉积期间尽可能完全地填充介电层32的栅极开口的薄厚度。在一些实施例中，栅极底部部分202具有小于栅极底部部分222的高度H2的高度H1。
因为宽度W3、W4和W5之间的关系是W4<W3＝W5，所以介电层32具有延伸到栅极顶部部分206与栅极顶部部分224之间的区的部分322。介电层32的部分322抵靠着栅极底部部分222。由部分322引起的介电层32的轮廓可以将栅极电极20固定在介电层30和32之间。
如图1A和图1B中所示，介电层30安置在氮化物基半导体层14上方。介电层30覆盖电极16和18。介电层30从电极16或18的顶表面延伸到在栅极电极20的栅极顶部部分206下方的位置。介电层32覆盖介电层30。介电层32从电极16或18上方的位置延伸，以包围栅极电极20的栅极顶部部分206和栅极电极22的栅极底部部分222。
所形成的栅极电极22的位置是柔性的，因为栅极电极22的核心目的被配置成补偿堆叠的栅极电极结构的厚度。为了补偿堆叠的栅极电极结构的厚度，堆叠在栅极电极20上的栅极电极22可以处于高于电极16和18的位置中。
栅极电极20和22的宽度可以沿着向上方向逐步地变化，包含窄到宽以及宽到窄，使得栅极电极20和22可以具有阶梯式轮廓。相比于单个栅极电极，阶梯式轮廓使堆叠的栅极电极结构具有足够厚度但宽度较窄，以便减小由电极16和18形成的寄生电容。也就是说，可以通过修改栅极电极20和22的轮廓来调整堆叠的栅极电极结构的宽度，以便减小由电极16和18形成的寄生电容。
在一些实施例中，电极16和18可以包含例如但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导体材料或其组合。电极16和18的示例性材料可以包含例如但不限于Ti、AlSi、TiN或其组合。电极16和18可以是单个层，或具有相同或不同组成的多个层。在一些实施例中，电极16和18与氮化物基半导体层14形成欧姆接触。欧姆接触可以通过将Ti、Al或其它合适的材料应用于电极16和18来实现。在一些实施例中，电极16和18中的每一个由至少一个共形层和导电填充物形成。共形层可以包覆导电填充物。共形层的示例性材料例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt，或其组合。导电填充物的示例性材料可以包含例如但不限于AlSi、AlCu或其组合。
栅极电极20的示例性材料可以包含金属或金属化合物。栅极电极20可以形成为单个层，或具有相同或不同组成的多个层。金属或金属化合物的示例性材料可以包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、Cu、Al、其金属合金或化合物或其它金属化合物。
栅极电极22的示例性材料可以包含金属或金属化合物。栅极电极22可以形成为单个层，或具有相同或不同组成的多个层。金属或金属化合物的示例性材料可以包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、Cu、Al、其金属合金或化合物或其它金属化合物。
在一些实施例中，栅极电极20和22包含不同材料。例如，栅极电极20包含Ni、Au，或其组合，并且栅极电极22包含Cu。栅极电极20不含Cu。根据扩散问题进行此配置。
钝化层30和32中的每一个的材料可以包含例如但不限于介电材料。例如，钝化层30和32中的每一个可以包含SiNx(例如，Si3N4)、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、氧化物、氮化物、等离子体增强氧化物(PEOX)、四乙氧基硅烷标准缩写(TEOS)，或其组合。
钝化层34可以安置在栅极电极22以及钝化层30和32上/之上/上方。钝化层34的材料可以包含例如但不限于介电材料。钝化层34可以充当平面化层，所述平面化层具有水平顶表面以支撑其它层/元件。在一些实施例中，钝化层34可以形成为较厚，且对钝化层34执行例如化学机械抛光(CMP)工艺的平面化工艺以移除多余部分，由此形成水平顶表面。钝化层34的示例性材料可以与钝化层30或32的示例性材料相同或类似。
接触通孔40安置在钝化层34内。接触通孔40可以穿透钝化层34。接触通孔40可以纵向地延伸以连接到电极16和18。接触通孔40的上表面不由钝化层34覆盖。接触通孔40的示例性材料可以包含例如但不限于导电材料，例如金属或合金。
接触通孔42安置在钝化层34内。接触通孔42可以穿透钝化层34。接触通孔40可以纵向地延伸以连接到栅极电极22。接触通孔42的上表面不由钝化层34覆盖。接触通孔40的示例性材料可以包含例如但不限于导电材料，例如金属或合金。在一些实施例中，接触通孔42比接触通孔40短。
图案化导电层44安置在钝化层34和接触通孔40和42上/之上/上方。图案化导电层44与接触通孔40和42接触。图案化导电层44可以具有金属线、衬垫、迹线，或其组合，使得图案化导电层44可以形成至少一个电路。因此，图案化导电层44可以充当图案化电路层。图案化导电层44可以分别通过接触通孔40和42与电极16和18以及栅极电极22连接。外部电子装置可以通过图案化导电层44将至少一个电子信号发送到半导体装置10A，且反之亦然。图案化导电层44的示例性材料可以包含例如但不限于导电材料。图案化导电层44可以包含具有Ag、Al、Cu、Mo、Ni、Ti、其合金、其氧化物、其氮化物，或其组合的单层膜或多层膜。
用于制造半导体装置1A的方法的不同阶段在图3A、图3B、图3C、图3D、图3E、图3F和图3G中示出，如下文所描述。在下文中，沉积技术可以包含例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强型CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参考图3A，可以通过使用上述沉积技术在衬底10上/之上/上方形成氮化物基半导体层12和14。氮化物基半导体层14形成于氮化物基半导体层12上。电极16和18形成于氮化物基半导体层14上。电极16和18的形成包含沉积技术和图案化工艺。在一些实施例中，图案化工艺可以包含光刻、曝光和显影、蚀刻、其它合适的工艺或其组合。
参考图3B，中间介电层30'通过使用上述沉积技术形成于氮化物基半导体层14上方。中间介电层30'覆盖电极16和18。此后，开口50形成于中间介电层30'中以暴露氮化物基半导体层14。在一些实施例中，开口50的形成包含蚀刻工艺，包含干式蚀刻、湿式蚀刻，或其组合。
参考图3C，开口50的顶部加宽，使得介电层30由阶梯式轮廓形成。开口50的宽度沿着向上方向从窄变化到宽。
参考图3D，栅极电极20形成于介电层30上方，其中其一部分位于开口50内。在一些实施例中，栅极电极20的形成包含沉积技术和图案化工艺。在图案化工艺期间，中间掩模用于限定栅极电极20的图案。具体来说，可以形成毯覆式栅极层以覆盖介电层30且填充到开口50中。随后，通过使用中间掩模将毯覆式栅极层图案化，使得形成栅极电极20。
参考图3E，中间介电层32'通过使用上述沉积技术形成于氮化物基半导体层14上方。中间介电层32'覆盖介电层30和栅极电极20。
参考图3F，开口52形成于中间介电层32'中以形成介电层32。栅极电极20从介电层32的开口52暴露。在一些实施例中，开口52的形成包含蚀刻工艺，包含干式蚀刻、湿式蚀刻，或其组合。就此而言，加宽形成介电层30的开口50以及形成开口52可以使用相同中间掩模，使得加宽的开口50和开口52具有相同宽度。因此，可以节省所需中间掩模的数目。
参考图3G，栅极电极22形成于介电层32上方，其中其一部分位于开口52内。在一些实施例中，栅极电极22的形成包含沉积技术和图案化工艺。在图案化工艺期间，中间掩模用于限定栅极电极22的图案。具体来说，可以形成毯覆式栅极层以覆盖介电层32且填充到开口52中。随后，通过使用中间掩模将毯覆式栅极层图案化，使得形成栅极电极22。在一些实施例中，用于形成栅极电极20和22的毯覆式栅极层可以通过相同中间掩模图案化，以形成具有相同宽度的栅极电极20和22。此后，钝化层、接触通孔和图案化导电层形成于所得结构上，以便获得如图1A中所述的结构。
图4是根据本公开的一些实施例的半导体装置1B的竖直截面图。半导体装置1B类似于如参考图1A和图1B描述和说明的半导体装置1A，除了将p型掺杂的氮化物基半导体层60引入到结构中之外。p型掺杂的氮化物基半导体层60安置在氮化物基半导体层14与栅极电极20之间。
半导体装置1B可以进一步包含在氮化物基半导体层14与介电层30之间的介电层62。介电层62覆盖电极16和18。p型掺杂的氮化物基半导体层60位于介电层62内。在一些实施例中，合并介电层30和62。为了使制造工艺简单，可以形成比栅极电极20的栅极底部部分202宽的p型掺杂的氮化物基半导体层60。
在图4的示例性说明中，半导体装置1B是增强模式装置，所述增强模式装置在堆叠的栅极电极结构处于大致零偏置时处于常关状态。具体来说，p型掺杂的氮化物基半导体层60可以与氮化物基半导体层14产生至少一个p-n结以耗尽2DEG区，使得2DEG区的对应于在对应堆叠的栅极电极结构下方的位置的至少一个区域具有与2DEG区的其余部分不同的特性(例如，不同电子浓度)并且因此受阻挡。由于此机构，半导体装置1B具有常关特征。换句话说，当无电压施加到堆叠的栅极电极结构或施加到堆叠的栅极电极结构的电压小于阈值电压(即，在堆叠的栅极电极结构下方形成反型层所需的最小电压)时，2DEG区的在堆叠的栅极电极结构下方的区域保持受阻挡，且因此无电流流过。
在一些实施例中，可以省略p型掺杂的氮化物基半导体层60，使得半导体装置1B是耗尽型装置，这意味着半导体装置1B在零栅极-源极电压下处于常开状态。
p型掺杂的氮化物基半导体层60可以是p型掺杂的III-V化合物半导体层。p型掺杂的氮化物基半导体层60的示例性材料可以包含例如但不限于p掺杂的III-V族氮化物半导体材料，例如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN，或其组合。在一些实施例中，通过使用例如Be、Mg、Zn、Cd和Mg的p型杂质来实现p掺杂材料。在一些实施例中，氮化物基半导体层12包含未掺杂GaN，并且氮化物基半导体层14包含AlGaN，并且p型掺杂的III-V化合物半导体层60是p型GaN层，其可以使底层频带结构向上弯曲并耗尽2DEG区的对应区域，从而将半导体装置1B置于断开状态条件。
在半导体装置1A和1B中，堆叠的栅极电极结构可以与不同装置结构/设计兼容。以上实施例示出如何将堆叠的栅极电极结构引入到HEMT装置中。
基于以上描述，在本公开的当前实施例中，堆叠的栅极电极结构包含下部栅极电极和上部栅极电极。下部栅极电极可以由薄的毯覆式导电层形成，使得可以避免毯覆式导电层在沉积工艺期间变形。因此，可以减少过度蚀刻的发生。可以形成上部栅极电极以补偿堆叠的栅极电极结构的厚度，使得堆叠的栅极电极结构可以具有足够厚度，从而避免在偏置时损坏。因此，由于可以减少过度蚀刻的发生，因此改进半导体装置的良品率，并且堆叠的栅极电极结构保持不变。
选择和描述实施例是为了最好地解释本发明的原理及其实际应用，由此使得本领域的其他技术人员能够以适合于所预期的特定用途的各种修改来理解本发明的各种实施例。
如本文中所使用且不另外定义，术语“基本上”、“实质上”、“大致”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可以涵盖事件或情形明确发生的情况以及事件或情形极近似于发生的情况。举例来说，当结合数值使用时，术语可以涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“基本上共面”可以指沿着同一平面定位的在数微米内的两个表面，例如沿着同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文所使用，除非上下文清楚地另外指明，否则单数形式“一个/种(a/an)”以及“所述”可以包含复数指代物。在一些实施例的描述中，提供于另一组件“上”或“上方”的组件可以涵盖前一组件直接在后一组件上(例如，与后一组件物理接触)的情况，以及一个或多个中间组件位于前一组件与后一组件之间的情况。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述及说明并不是限制性的。本领域技术人员应理解，可以在不脱离如由所附权利要求书界定的本公开的真实精神和范围的情况下，作出各种改变且取代等效物。所述说明可能未必按比例绘制。归因于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应理解，实际装置和层可能会偏离附图中的矩形层描绘，并且由于例如保形沉积、蚀刻等制造工艺，可能包含角、表面或边缘、圆角等。可能存在未具体说明的本公开的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可以进行修改，以使特定情形、材料、物质组成、方法或工艺适合于本公开的目标、精神和范围。所有此类修改旨在落入所附权利要求的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作描述，但应理解，可以在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非在本文中具体指示，否则操作的次序及分组并非限制性的。

Claims (21)

1.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙；
源极电极和漏极电极，其安置在所述第二氮化物基半导体层上方；
第一栅极电极，其安置在所述第二氮化物基半导体层上方以及所述源极电极与所述漏极电极之间，并且所述第一栅极电极包括：
第一栅极底部部分；以及
第一栅极顶部部分，其位于所述第一栅极底部部分上方且比所述第一栅极底部部分宽；以及
第二栅极电极，其安置在所述第一栅极电极上方以及所述源极电极与所述漏极电极之间，并且所述第二栅极电极包括：
第二栅极底部部分，其与所述第一栅极底部部分接触；
第二栅极顶部部分，其位于所述第二栅极底部部分上方并且比所述第二栅极底部部分宽；
第一介电层，其从所述源极电极的顶表面延伸到在所述第一栅极顶部部分下方的位置；
第二介电层，其从所述源极电极上方的位置延伸以包围所述第一栅极顶部部分和所述第二栅极底部部分；
所述第二介电层具有延伸到所述第一栅极顶部部分与所述第二栅极顶部部分之间的区的部分；所述第二栅极电极比所述第一栅极电极厚。
2.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第一栅极电极进一步包括在所述第一栅极底部部分与所述第一栅极顶部部分之间的第一栅极中间部分，并且所述第一栅极中间部分比所述第一栅极底部部分宽。
3.根据权利要求2所述的氮化物基半导体装置，其特征在于，所述第一栅极中间部分比所述第一栅极顶部部分窄。
4.根据权利要求2所述的氮化物基半导体装置，其特征在于，所述第二栅极底部部分与所述第一栅极中间部分具有相同宽度。
5.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第一栅极顶部部分和所述第二栅极顶部部分具有基本上相同宽度。
6.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第一介电层包围所述第一栅极电极并且在与所述第一栅极电极的界面处形成阶梯式轮廓。
7.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第一栅极底部部分具有比所述第二栅极底部部分的高度小的高度。
8.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第一栅极底部部分与所述第二氮化物基半导体层接触。
9.根据权利要求1所述的氮化物基半导体装置，其特征在于，进一步包括：
p型掺杂的氮化物基半导体层，其安置在所述第二氮化物基半导体层与所述第一栅极电极之间。
10.根据权利要求9所述的氮化物基半导体装置，其特征在于，所述p型掺杂的氮化物基半导体层比所述第一栅极底部部分宽。
11.根据权利要求1所述的氮化物基半导体装置，其特征在于，所述第二栅极电极堆叠在所述第一栅极电极上并且在高于所述源极电极和所述漏极电极的位置中。
12.一种用于制造氮化物基半导体装置的方法，其特征在于，包括：
在衬底上形成第一氮化物基半导体层；
在所述第一氮化物基半导体层上形成第二氮化物基半导体层；
在所述第二氮化物基半导体层上方形成源极电极和漏极电极；
在所述第二氮化物基半导体层上方形成第一介电层；
在所述第一介电层中形成第一开口以暴露所述第二氮化物基半导体层；
加宽所述第一开口的顶部，使得所述第一介电层具有阶梯式轮廓；
在所述第一介电层上方形成第一栅极电极并且具有在所述第一开口内的部分；
在所述第一栅极电极上方形成第二介电层；
在所述第二介电层中形成第二开口；以及
在所述第二介电层上方形成第二栅极电极并且具有在所述第二开口内的部分；
所述第一介电层从所述源极电极的顶表面延伸到在所述第一栅极顶部部分下方的位置；
所述第二介电层从所述源极电极上方的位置延伸以包围所述第一栅极顶部部分和所述第二栅极底部部分；
所述第二介电层具有延伸到所述第一栅极顶部部分与所述第二栅极顶部部分之间的区的部分；所述第二栅极电极比所述第一栅极电极厚。
13.根据权利要求12所述的方法，其特征在于，在所述第一介电层中形成所述第一开口以及在所述第二介电层中形成所述第二开口通过使用相同中间掩模执行，使得所述第一和第二开口具有相同宽度。
14.根据权利要求12所述的方法，其特征在于，形成所述第一栅极电极包括：
形成覆盖所述第一介电层且填充到所述第一开口中的第一毯覆式栅极层；以及
通过使用中间掩模将所述第一毯覆式栅极层图案化。
15.根据权利要求14所述的方法，其特征在于，形成所述第二栅极电极包括：
形成覆盖所述第二介电层且填充到所述第二开口中的第二毯覆式栅极层；以及
通过使用所述中间掩模将所述第二毯覆式栅极层图案化。
16.根据权利要求15所述的方法，其特征在于，所述第一毯覆式栅极层和所述第二毯覆式栅极层通过相同中间掩模图案化，以形成具有相同宽度的所述第一栅极电极和所述第二栅极电极。
17.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有比所述第一氮化物基半导体层的带隙大的带隙；
源极电极和漏极电极，其安置在所述第二氮化物基半导体层上方；
第一栅极电极，其安置在所述第二氮化物基半导体层上方且具有沿着向上方向从窄逐步地变化到宽的宽度；所述第一栅极电极包括宽度较小的第一栅极底部部分和宽度较大的第一栅极顶部部分；
第二栅极电极，其安置在所述第一栅极电极上方且具有沿着所述向上方向从窄逐步地变化到宽的宽度；所述第二栅极电极包括宽度较小的第二栅极底部部分和宽度较大的第二栅极顶部部分；
第一介电层，其从所述源极电极的顶表面延伸到在所述第一栅极顶部部分下方的位置；
第二介电层，其从所述源极电极上方的位置延伸以包围所述第一栅极顶部部分和所述第二栅极底部部分；
所述第二介电层具有延伸到所述第一栅极顶部部分与所述第二栅极顶部部分之间的区的部分；所述第二栅极电极比所述第一栅极电极厚。
18.根据权利要求17所述的氮化物基半导体装置，其特征在于，所述第一栅极电极的最大宽度与所述第二栅极电极的最大宽度相同。
19.根据权利要求17所述的氮化物基半导体装置，其特征在于，所述第一栅极电极具有宽度与所述第二栅极电极的最小宽度相同的部分。
20.根据权利要求17所述的氮化物基半导体装置，其特征在于，所述第一栅极电极比所述第二栅极电极薄。
21.根据权利要求17所述的氮化物基半导体装置，其特征在于，所述第二栅极电极堆叠在所述第一栅极电极上并且在高于所述源极电极和所述漏极电极的位置中。
CN202180004437.0A 2021-09-15 2021-09-15 氮化物基半导体装置以及制造其的方法 Active CN114127951B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/118482 WO2023039746A1 (en) 2021-09-15 2021-09-15 Nitride-based semiconductor device and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN114127951A CN114127951A (zh) 2022-03-01
CN114127951B true CN114127951B (zh) 2023-12-22

Family

ID=80364149

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180004437.0A Active CN114127951B (zh) 2021-09-15 2021-09-15 氮化物基半导体装置以及制造其的方法

Country Status (3)

Country Link
US (1) US20240047540A1 (zh)
CN (1) CN114127951B (zh)
WO (1) WO2023039746A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114127914B (zh) * 2021-05-11 2023-05-26 英诺赛科(苏州)半导体有限公司 集成半导体器件及其制造方法
TWI832676B (zh) * 2022-06-09 2024-02-11 超赫科技股份有限公司 高電子遷移率電晶體之製造方法
CN118077054A (zh) * 2022-06-24 2024-05-24 英诺赛科(苏州)半导体有限公司 基于氮化物的半导体器件及其制造方法
WO2024065148A1 (en) * 2022-09-27 2024-04-04 Innoscience (Zhuhai) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180440B1 (en) * 1998-05-15 2001-01-30 Nec Corporation Method of fabricating a recessed-gate FET without producing voids in the gate metal
CN103035702A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN111952366A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应晶体管及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3416532B2 (ja) * 1998-06-15 2003-06-16 富士通カンタムデバイス株式会社 化合物半導体装置及びその製造方法
US20140159116A1 (en) * 2012-12-07 2014-06-12 International Rectifier Corporation III-Nitride Device Having an Enhanced Field Plate
JP6024579B2 (ja) * 2013-04-11 2016-11-16 株式会社デンソー Ｈｅｍｔを備えた半導体装置
JP7065692B2 (ja) * 2018-05-29 2022-05-12 株式会社東芝 半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6180440B1 (en) * 1998-05-15 2001-01-30 Nec Corporation Method of fabricating a recessed-gate FET without producing voids in the gate metal
CN103035702A (zh) * 2011-09-29 2013-04-10 富士通株式会社 化合物半导体器件及其制造方法
CN111952366A (zh) * 2020-08-19 2020-11-17 深圳方正微电子有限公司 场效应晶体管及其制备方法

Also Published As

Publication number Publication date
WO2023039746A1 (en) 2023-03-23
US20240047540A1 (en) 2024-02-08
CN114127951A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
US11929406B2 (en) Semiconductor device and method for manufacturing the same
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
US11929429B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114127955B (zh) 半导体装置及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
CN114207835B (zh) 半导体装置及其制造方法
US11862721B2 (en) HEMT semiconductor device with a stepped sidewall
CN113875017B (zh) 半导体装置及其制造方法
CN114026699B (zh) 半导体装置和其制造方法
CN114207840B (zh) 氮化物基半导体装置及其制造方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114342088B (zh) 半导体装置及其制造方法
CN114127954B (zh) 半导体装置及其制造方法
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
US20240030327A1 (en) Semiconductor device and method for manufacturing the same
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
CN115440811B (zh) 半导体器件及其制造方法
CN115458597B (zh) 氮化物基半导体器件及其制造方法
WO2023240491A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN118160098A (zh) 氮化物基半导体器件及其制造方法
CN118103990A (zh) 氮化物基半导体器件及其制造方法
CN116613207A (zh) 氮化物半导体器件及其制造方法
CN118043972A (zh) 氮化物基半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant