CN113875017B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN113875017B
CN113875017B CN202180003508.5A CN202180003508A CN113875017B CN 113875017 B CN113875017 B CN 113875017B CN 202180003508 A CN202180003508 A CN 202180003508A CN 113875017 B CN113875017 B CN 113875017B
Authority
CN
China
Prior art keywords
layer
nitride
based semiconductor
oxynitride dielectric
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202180003508.5A
Other languages
English (en)
Other versions
CN113875017A (zh
Inventor
刘阳
杜卫星
王攀
游政昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Technology Co Ltd
Original Assignee
Innoscience Suzhou Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Technology Co Ltd filed Critical Innoscience Suzhou Technology Co Ltd
Publication of CN113875017A publication Critical patent/CN113875017A/zh
Application granted granted Critical
Publication of CN113875017B publication Critical patent/CN113875017B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、经掺杂氮化物基半导体层、栅极电极、第一氮氧化物介电层、第一钝化层、第二氮氧化物介电层、第二钝化层和S/D电极。所述第一氮氧化物介电层安置在所述第二氮化物基半导体层之上，并共形地覆盖所述经掺杂氮化物基半导体层和所述栅极电极。所述第一钝化层安置在所述第一氮氧化物介电层上并与所述第一氮氧化物介电层接触。所述第二氮氧化物介电层安置在所述第一钝化层上并与所述第一钝化层接触。所述第二钝化层安置在所述第二氮氧化物介电层上并与所述第二氮氧化物介电层接触。所述S/D电极穿过，与所述第二氮化物基半导体层接触。

Description

半导体装置及其制造方法
技术领域
本公开总体上涉及一种氮化物基半导体装置。更确切地说，本公开涉及一种具有保护栅极电极的多层结构的氮化物基半导体装置。
背景技术
近年来，对高电子迁移率晶体管(HEMT)的深入研究已经非常普遍，特别是在大功率开关和高频应用方面。III族氮化物基的HEMT利用具有不同带隙的两种材料之间的异质结界面形成量子阱状结构，其容纳二维电子气体(2DEG)区，满足高功率/频率装置的要求。除了HEMT，具有异质结构的装置的实例还包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。然而，在III型氮化物装置的制造过程中，氧扩散可能导致泄漏电流问题，从而降低装置的电性能。因此，有必要针对此问题改进装置性能。
发明内容
根据本公开的一个方面，提供一种半导体装置。一种半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、经掺杂氮化物基半导体层、栅极电极、第一氮氧化物介电层、第一钝化层、第二氮氧化物介电层、第二钝化层和源极/漏极(S/D)电极。第二氮化物基半导体层安置在所述第一氮化物基半导体层上，并且具有大于所述第一氮化物基半导体层的带隙的带隙。所述经掺杂氮化物基半导体层安置在所述第二氮化物基半导体层之上。所述栅极电极安置在所述经掺杂氮化物基半导体层上，以与所述经掺杂氮化物基半导体层形成突出轮廓。所述第一氮氧化物介电层安置在所述第二氮化物基半导体层之上，并共形地覆盖所述经掺杂氮化物基半导体层和所述栅极电极。所述第一钝化层安置在所述第一氮氧化物介电层上并与所述第一氮氧化物介电层接触。所述第二氮氧化物介电层安置在所述第一钝化层上并与所述第一钝化层接触。所述第二钝化层安置在所述第二氮氧化物介电层上并与所述第二氮氧化物介电层接触。所述源极/漏极(S/D)电极穿过所述第一和第二氮氧化物介电层及所述第一和第二钝化层，与所述第二氮化物基半导体层接触。
根据本公开的一个方面，提供一种用于制造半导体装置的方法。所述方法包含以下步骤。形成第一氮化物基半导体层。在所述第一氮化物基半导体层上形成第二氮化物基半导体层。在所述第二氮化物基半导体层之上形成经掺杂氮化物基半导体层。在所述经掺杂氮化物基半导体层上形成栅极电极。在所述第二氮化物基半导体层上形成第一氮氧化物介电层以共形地覆盖所述第二氮化物基半导体层、所述经掺杂氮化物基半导体层和所述栅极电极。在所述第一氮氧化物介电层上共形地形成第一钝化层。在所述第一钝化层上形成第二氮氧化物介电层。在所述第二氮氧化物介电层上形成所述第二钝化层。去除所述第一和第二氮氧化物介电层及第一和第二钝化层的部分以形成暴露所述第二氮化物基半导体层的欧姆接触孔。用源极/漏极(S/D)电极填充所述欧姆接触孔。
根据本公开的一个方面，提供一种半导体装置。半导体装置包含第一氮化物基半导体层、第二氮化物基半导体层、经掺杂氮化物基半导体层、栅极电极、多层结构和源极/漏极电极。所述第二氮化物基半导体层安置在所述第一氮化物基半导体层上，并且具有大于所述第一氮化物基半导体层的带隙的带隙。所述经掺杂氮化物基半导体层安置在所述第二氮化物基半导体层之上。所述栅极电极安置在所述经掺杂氮化物基半导体层上。所述多层结构安置在所述第二氮化物基半导体层上，并共形地覆盖所述经掺杂氮化物基半导体层和所述栅极电极。所述多层结构包含第一氮氧化物介电层、第一钝化层、第二氮氧化物介电层和第二钝化层。所述第一氮氧化物介电层堆叠在所述第二氮化物基半导体层上。所述第一钝化层堆叠在所述第一氮氧化物介电层上。所述第二氮氧化物介电层堆叠在所述第一钝化层上。所述第二钝化层堆叠在所述第二氮氧化物介电层上。所述多层结构的氧浓度沿着竖直方向先增大后减小。所述源极/漏极电极穿过所述多层结构，与所述第二氮化物基半导体层进行接触。
通过上述配置，多层结构的第一钝化层可以阻止氧从第二氮氧化物介电层扩散到第一氮氧化物介电层。此外，在半导体装置的氧浓度相对于厚度的曲线图中有两个氧峰。这两个峰值被第一钝化层隔开，这意味着第一钝化层可以有效阻止氧从第二氮氧化物介电层向下扩散。因而，在多层结构中不会出现更强的氧峰。
附图说明
当结合附图阅读时，根据以下详细描述可以很容易理解本公开的各方面。应注意，各种特征可以不按比例绘制。也就是说，为了讨论清楚起见，各种特征的尺寸可以任意增大或减小。在下文中参考图式更详细地描述本公开的实施例，在图式中：
图1A是根据本公开的一些实施例的半导体装置的竖直横截面视图；
图1B是根据本公开的一些实施例的图1A中的区域的放大竖直横截面视图；
图1C示出半导体装置沿着图1B中的某一距离的能量色散X射线谱结果；
图2A、图2B、图2C和图2D示出根据本公开的一些实施例的用于制造氮化物基半导体装置的方法的不同阶段；
图3是根据本公开的一些实施例的半导体装置的横截面视图；以及
图4是根据本公开的一些实施例的半导体装置的横截面视图。
具体实施方式
在整个附图和详细描述中使用共同参考标号来指示相同或相似的组件。通过结合附图进行的以下详细描述，可以很容易理解本公开的实施例。
相对于某一组件或组件群组或组件或组件群组的某一平面为相关联图中所示的组件的定向指定空间描述，例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解，本文中所使用的空间描述仅出于说明的目的，且本文中所描述的结构的实际实施方案可以任何定向或方式进行空间布置，前提为本公开的实施例的优点是不会因此布置而有偏差。
此外，应注意，在实际装置中，由于装置制造条件，描绘为近似矩形的各种结构的实际形状可能是弯曲的、具有圆形边缘、具有略微不均匀的厚度等。使用直线和直角只是为了方便表示层和特征。
在以下描述中，半导体装置/裸片/封装及其制造方法等作为优选实例进行阐述。所属领域的技术人员将清楚，可在不脱离本公开的范围和精神的情况下进行包含添加和/或替代在内的修改。可省略特定细节以免使本公开模糊不清；然而，编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1A是根据本公开的一些实施例的半导体装置100A的竖直横截面视图。半导体装置100A包含衬底102、缓冲层103、氮化物基半导体层104和106、经掺杂氮化物基半导体层110、栅极电极112、导电电极110和112、多层结构120及钝化层140。
衬底102可以是半导体衬底。衬底102的示例性材料可包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂Si、n掺杂Si、蓝宝石、绝缘体上硅(SOI)等绝缘体上半导体，或其它合适的衬底材料。在一些实施例中，衬底102可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底102可包含例如但不限于一个或多个其它特征，如掺杂区、埋层、外延(epi)层或其组合。
缓冲层103可安置在衬底102之上。缓冲层103可安置在衬底102和氮化物基半导体层104之间。缓冲层103可配置成减少衬底102和氮化物基半导体层104之间的晶格和热失配，从而固化由于失配/差异引起的缺陷。缓冲层103可包含III-V化合物。III-V化合物可包含例如但不限于铝、镓、铟、氮或其组合。因此，缓冲层103的示例性材料可进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。在一些实施例中，半导体装置100A可进一步包含晶核层(未示出)。晶核层可在衬底102和缓冲层103之间形成。晶核层可配置成提供过渡以适应衬底102和缓冲层的III族氮化物层之间的失配/差异。晶核层的示例性材料可包含例如但不限于AlN或其合金中的任一种。
氮化物基半导体层104安置在衬底102和缓冲层103之上。氮化物基半导体层106安置在氮化物基半导体层104上。氮化物基半导体层104的示例性材料可包含例如但不限于氮化物或III-V族化合物，如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。氮化物基半导体层106的示例性材料可包含例如但不限于氮化物或III-V族化合物，如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。
氮化物基半导体层104和106的示例性材料选择为使得氮化物基半导体层106具有大于氮化物基半导体层104的带隙的带隙(即，禁带宽度)，这使得它们的电子亲和力彼此不同，并在它们之间形成异质结。例如，当氮化物基半导体层104是具有大致3.4eV的带隙的未掺杂GaN层时，氮化物基半导体层106可选择为具有大致4.0eV的带隙的AlGaN层。因而，氮化物基半导体层104和106可分别用作通道层和屏障层。在通道层和屏障层之间的键合界面处产生三角阱电势，使得电子在三角阱中积聚，从而在异质结附近产生二维电子气体(2DEG)区。因此，半导体装置100A可用于包含至少一个GaN基高电子迁移率晶体管(HEMT)。
经掺杂氮化物基半导体层110安置在氮化物基半导体层106上/上方。栅极电极112安置/堆叠在经掺杂氮化物基半导体层110上。栅极电极112可与经掺杂氮化物基半导体层110形成突出轮廓。经掺杂氮化物基半导体层110的宽度与栅极电极112的宽度大体上相同。经掺杂氮化物基半导体层110安置在氮化物基半导体层106和栅极电极112之间。经掺杂氮化物基半导体层110覆盖氮化物基半导体层106的一部分。
在图1A的示例性图示中，半导体装置100A是增强模式装置，当栅极电极112处于大致零偏压时，其处于常关状态。确切地说，经掺杂氮化物基半导体层110可与氮化物基半导体层106形成至少一个p-n结以耗尽2DEG区，使得2DEG区中对应于在对应栅极电极112下方的位置的至少一个区域与2DEG区的其余部分具有不同特性(例如，不同电子浓度)，且因此被阻断。由于此类机制，半导体装置100A具有常关特征。换句话说，当没有电压施加到栅极电极112或施加到栅极电极112的电压小于阈值电压(即，在栅极电极112下方形成反型层所需要的最小电压)时，2DEG区中在栅极电极112下方的区域保持被阻断，因此没有电流流过。
在一些实施例中，经掺杂氮化物基半导体层110可被省略，使得半导体装置100A是耗尽型装置，这意味着半导体装置100A在零栅极-源极电压下处于常开状态。
经掺杂氮化物基半导体层110可以是p型掺杂III-V半导体层。经掺杂氮化物基半导体层110的示例性材料可包含例如但不限于p掺杂III-V族氮化物半导体材料，如p型GaN、p型AlGaN、p型InN、p型AlInN、p型InGaN、p型AlInGaN或其组合。在一些实施例中，通过使用p型杂质来实现p掺杂材料，p型杂质例如是Be、Mg、Zn、Cd和Mg。在一些实施例中，氮化物基半导体层104包含未掺杂GaN，且氮化物基半导体层106包含AlGaN，经掺杂氮化物基半导体层110是p型GaN层，它可使底层带结构向上弯曲并耗尽2DEG区的对应区域，以便使半导体装置100A处于关闭状态。
栅极电极112的示例性材料可包含金属或金属化合物。栅极电极112可形成为具有相同或不同组成的单层或多层。金属或金属化合物的示例性材料可包含例如但不限于W、Au、Pd、Ti、Ta、Co、Ni、Pt、Mo、TiN、TaN、金属合金或其化合物，或其它金属化合物。
多层结构120安置在氮化物基半导体层106上。多层结构120共形地覆盖经掺杂氮化物基半导体层110和栅极电极112。多层结构120包含氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128。
氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128形成为在氮化物基半导体层106的制造过程期间对其进行保护。
在实际情况中，考虑到工艺要求(或成本)，栅极电极上的保护层需要形成为容纳氧。对于具有单个栅极保护介电层的HEMT装置，其氮化物基半导体层可能会在制造栅极保护介电层的阶段被损坏。例如，一旦栅极保护介电层被形成为含有氧的厚层，则内部的氧会在制造阶段扩散到氮化物基半导体层，从而对装置造成电损伤。氧扩散到氮化物基通道层可能会造成泄漏电流问题。
氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128依序在氮化物基半导体层106上形成。它们的材料和厚度配置可实现在制造过程期间对氮化物基半导体层106的保护。
图1B是根据本公开的一些实施例的图1A中的区域1B的放大竖直横截面视图。氮氧化物介电层122安置在氮化物基半导体层106之上。氮氧化物介电层122共形地覆盖经掺杂氮化物基半导体层110和栅极电极112。钝化层124安置在氮氧化物介电层122上。钝化层124与氮氧化物介电层122接触。氮氧化物介电层126安置在钝化层124上。氮氧化物介电层126与钝化层124接触。钝化层128安置在氮氧化物介电层126上。钝化层128与氮氧化物介电层126接触。
氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128当中的每对邻近层使用不同材料形成，以便阻止氧扩散到氮化物基半导体层106。在一些实施例中，氮氧化物介电层122的示例性材料可包含例如但不限于Si3N4、SiO2、Al2O3、AlOxN、SiOyN或其组合。在一些实施例中，钝化层124的示例性材料可包含例如但不限于Si3N4、SiO2、Al2O3、AlOxN、SiOyN或其组合。在一些实施例中，氮氧化物介电层126的示例性材料可包含例如但不限于Si3N4、SiO2、Al2O3、AlOxN、SiOyN或其组合。在一些实施例中，钝化层124的示例性材料可包含例如但不限于Si3N4、SiO2、Al2O3、AlOxN、SiOyN或其组合。
为了说明，图1C示出半导体装置100A沿着图1B中的距离D的能量色散X射线(EDX)谱结果。X轴表示具有任意单位的从钝化层128开始的向下位置(即，距离/厚度/深度)。Y轴表示具有任意单位的层中所含元素的含量比。图1C中的EDX谱结果可用作半导体装置100A的氧浓度相对于厚度的曲线图。
在图1B和1C的示例性图示中，氮氧化物介电层122包含氮氧化铝(AlON)。在图1B和1C的示例性图示中，钝化层124包含氮化硅(Si3N4)。在图1B和1C的示例性图示中，氮氧化物介电层126包含氮氧化硅(SiON)。在图1B和1C的示例性图示中，钝化层128包含氮化硅(Si3N4)。
此曲线图示出半导体装置100A中沿着距离D的元素含量/比变化。元素包含N、Si、Ga、Al和O。就单个元素而言，曲线是连续的。在一些实施例中，氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128依序形成于相同腔室中，同时没有破坏真空，因此它们的EDX谱结果将具有连续曲线。这种方式有利于调整元素含量/比，并避免元素含量/比失去所要设计。
钝化层124的氧浓度小于氮氧化物介电层122的氧浓度。钝化层124的氧浓度小于氮氧化物介电层126的氧浓度。钝化层124的氮浓度高于氮氧化物介电层122的氮浓度。钝化层124的氮浓度高于氮氧化物介电层126的氮浓度。此配置可允许位于氮氧化物介电层122和氮氧化物介电层126之间的钝化层124阻止氮氧化物介电层126中的氧扩散到氮化物基半导体层106。
如图1C中所示，从钝化层128穿过氮氧化物介电层126到钝化层124，氧浓度先增大，然后减小。从钝化层124穿过氮氧化物介电层122到氮化物基半导体层106，氧浓度先增大，然后减小。因此，参考氧浓度相对于厚度的曲线图，半导体装置100A在氮氧化物介电层122内具有氧峰。本文中，短语“氮氧化物介电层122内的氧峰”是指曲线图具有出现在氮氧化物介电层122的距离/厚度/深度间隔中的氧峰P1。此外，半导体装置100A在氮氧化物介电层126内具有另一氧峰P2。
这两个峰P1和P2被钝化层124隔开，因此可以认为钝化层124可以阻止氧从氮氧化物介电层126向下扩散。因此，沿着竖直方向，多层结构120可以使氧浓度先升高后降低两次。氮氧化物介电层126中使用的氧可符合工艺要求或整个装置设计。例如，当需要将多层结构120的介电常数调整为更大或更小时，使用氧来形成介电层是适当的方式之一，因此需要多层结构120包含至少一个含有氧的层。为了满足这些要求，在一些实施例中，峰P2可对应于高于峰值P1的值的值，这样可以获得适当的介电常数并避免氧扩散。因此，在多层结构中不会出现更强的氧峰。
对于没有这种层设计的半导体装置，它将有一个单峰。然而，单峰可能对应于极端的单一强度。极端的单一强度对氮化物基通道层是一种威胁。
再次参考图1B，钝化层124厚于氮氧化物介电层122和126。钝化层128厚于氮氧化物介电层122和126。此厚度配置满足有关多层结构120的隔离目的的要求。钝化层124或128可形成为厚的，因此有利于阻止氧扩散的情况。
再次参考图1A，电极130和132安置在氮化物基半导体层106上/之上/上方。在一些实施例中，电极130可用作源极电极。在一些实施例中，电极130可用作漏极电极。在一些实施例中，电极132可用作源极电极。在一些实施例中，电极132可用作漏极电极。在一些实施例中，电极130和132均可称为源极/漏极(S/D)电极，这意味着它们可依据装置设计用作源极电极或漏极电极。
电极130和132可穿过多层结构120，与氮化物基半导体层106接触。更确切地说，电极130和132可穿过氮氧化物介电层122和126及钝化层124和128，与氮化物基半导体层106接触。电极130和132中的每一个具有覆盖钝化层128的顶部部分。电极130和132中的每一个可高于多层结构120。
在一些实施例中，电极130和132可包含例如但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、硅化物和氮化物等化合物、其它导体材料，或其组合。电极130和132的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。电极130和132可以是具有相同或不同组成的单层或多层。在一些实施例中，电极130和132与氮化物基半导体层106形成欧姆接触。欧姆接触可通过向电极130和132应用Ti、Al或其它合适的材料来实现。在一些实施例中，电极130和132中的每一个由至少一个共形层和导电填充物形成。共形层可卷绕导电填充物。共形层的示例性材料是例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
经掺杂氮化物基半导体层110和栅极电极112位于电极130和132之间。也就是说，电极130和132可分别位于栅极电极112的两个相对侧面处。在一些实施例中，可以使用其它配置，特别是在装置中采用多个源极、漏极或栅极电极时。在图1A的示例性图示中，电极130和132关于栅极电极112对称。在其它实施例中，电极130和132关于栅极电极112不对称。例如，电极130可比电极132更靠近栅极电极112。
钝化层140覆盖多层结构120及电极130和132。钝化层140可出于保护目的或为了增强装置的电性能而形成(例如，通过在不同层/元素之间/当中提供电隔离效应)。钝化层140可用作平坦化层，其具有用于支撑其它层/元素的平坦顶表面。在一些实施例中，钝化层140可形成为更厚的层，并且可以对钝化层140执行平坦化工艺，如化学机械抛光(CMP)工艺，以去除多余部分，由此形成平坦的顶表面。钝化层140的示例性材料可包含例如但不限于SiNx、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、等离子体增强氧化物(PEOX)或其组合。在一些实施例中，钝化层140可以是多层结构，例如Al2O3/SiN、Al2O3/SiO2、AlN/SiN、AlN/SiO2的复合介电层，或其组合。
在图2A、图2B、图2C和图2D中示出用于制造半导体装置100A的方法的不同阶段，如下文所描述。在下文中，沉积技术可包含例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)、低压CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参考图2A，提供衬底102。可以在衬底102之上通过使用沉积技术依序形成缓冲层103、氮化物基半导体层104、106。更具体地说，在衬底102上形成缓冲层103。在缓冲层103上形成氮化物基半导体层104。在氮化物基半导体层104上形成氮化物基半导体层106。之后，可以在氮化物基半导体层106之上形成经掺杂氮化物基半导体层110和栅极电极112。经掺杂氮化物基半导体层110和栅极电极112的形成包含沉积技术和图案化工艺。在一些实施例中，可执行沉积技术以形成毯覆层，并且可执行图案化工艺以去除其多余部分。在一些实施例中，图案化工艺可包含光刻、曝光和显影、蚀刻、其它合适的工艺，或其组合。
参考图2B，可在氮化物基半导体层106之上形成/沉积多层结构120。多层结构120覆盖经掺杂氮化物基半导体层110和栅极电极112。所述多层结构120的形成包含依序形成氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128。
氮氧化物介电层122在氮化物基半导体层106上形成。氮氧化物介电层122可共形地覆盖氮化物基半导体层106、经掺杂氮化物基半导体层110和栅极电极112。钝化层124在氮氧化物介电层122上共形地形成。氮氧化物介电层126在钝化层124上形成。钝化层128在氮氧化物介电层126上形成。这些层可通过改变不同气体源而形成于相同腔室中，因此多层结构120中的每一元素浓度是连续的，如图1C中所示。
参考图2C，去除氮氧化物介电层122和126及钝化层124和128的部分以形成欧姆接触孔CH。从欧姆接触孔CH暴露氮化物基半导体层106的部分。在一些实施例中，氮氧化物介电层122和126及钝化层124和128的去除包含蚀刻过程。
参考图2D，欧姆接触孔CH分别填有电极130和132。之后，可以形成钝化层以覆盖所得结构，从而获得如图1A中所示的半导体装置100A的配置。
图3是根据本公开的一些实施例的半导体装置100B的横截面视图。在图3的示例性图示中，在多层结构120中，氮氧化物介电层122、钝化层124、氮氧化物介电层126和钝化层128具有不同组成，所以就相同的蚀刻剂而言，它们具有不同的蚀刻速率。因此，欧姆接触孔CH的侧壁相对于氮化物基半导体层106倾斜。
图4是根据本公开的一些实施例的半导体装置100C的横截面视图。在图4的示例性图示中，多层结构120相对于氮化物基半导体层106具有小于电极130和132的高度。多层结构120及电极130和132当中的高度关系是可选的，这意味着本公开的半导体装置的制造过程具有高度兼容性。
应注意，上述半导体装置可以通过前述的不同工艺制造，以便满足不同的电要求。
基于上文描述，在本公开中，半导体装置具有包含至少两个介电保护层的多层结构。与栅极电极和经掺杂氮化物基半导体层接触的介电保护层相比于另一介电保护层具有更低的氧浓度且更薄，使得对栅极电极和经掺杂氮化物基半导体层的良好保护得以实现。因此，本公开的半导体装置可具有良好的电性能和可靠性。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用，使得所属领域的其他技术人员能够理解各种实施例的公开内容，并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义，术语“大体上(substantially/substantial)”、“大致”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时，所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。例如，当结合数值使用时，所述术语可涵盖小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面，例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用，除非上下文另外明确规定，否则单数术语“一(a/an)”和“所述”可包含多个提及物。在描述一些实施例时，一个组件设置“在另一组件上或之上”可涵盖前者组件直接在后者组件上(例如，与后者组件物理接触)的情况，以及一个或多个中间组件定位在前者组件和后者组件之间的情况。
虽然已参考本公开的具体实施例描述并说明本公开，但这些描述和说明并非限制性的。所属领域的技术人员应理解，可在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下，进行各种改变及取代等效物。图示可能未必按比例绘制。归因于制造工艺和公差，本公开中的工艺再现与实际设备之间可能存在区别。此外，应理解，实际装置和层可能会偏离附图中的矩形层描绘，并且由于共形沉积、蚀刻等制造工艺，可能包含角、表面或边缘、圆角等。可能存在未具体说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改，以使特定情形、材料、物质组成、方法或工艺适宜于本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本公开的教示的情况下将这些操作组合、细分或重新排序以形成等效方法。因此，除非在本文中具体指示，否则操作的次序和分组并非限制性的。

Claims (17)

1.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有大于所述第一氮化物基半导体层的带隙的带隙；
经掺杂氮化物基半导体层，其安置在所述第二氮化物基半导体层之上；
栅极电极，其安置在所述经掺杂氮化物基半导体层上以与所述经掺杂氮化物基半导体层形成突出轮廓；
第一氮氧化物介电层，其安置在所述第二氮化物基半导体层之上，并共形地覆盖所述经掺杂氮化物基半导体层和所述栅极电极；
第一钝化层，其安置在所述第一氮氧化物介电层上并与所述第一氮氧化物介电层接触；
第二氮氧化物介电层，其安置在所述第一钝化层上并与所述第一钝化层接触；
第二钝化层，其安置在所述第二氮氧化物介电层上并与所述第二氮氧化物介电层接触，其中所述第一氮氧化物介电层、所述第一钝化层、所述第二氮氧化物介电层以及所述第二钝化层为依序自所述栅极电极连续地向上堆叠，且依序沿着所述第一氮氧化物介电层、所述第一钝化层、所述第二氮氧化物介电层以及所述第二钝化层的每一元素浓度是连续的，其中从所述第二钝化层穿过所述第二氮氧化物介电层到所述第一钝化层，氧浓度先增大，然后减小，使得所述半导体装置的所述氧浓度相对于厚度的曲线图在所述第二氮氧化物介电层中具有峰值，其中从所述第一钝化层穿过所述第一氮氧化物介电层到所述第二氮化物基半导体层，氧浓度先增大，然后减小，使得所述半导体装置的所述氧浓度相对于厚度的曲线图在所述第一氮氧化物介电层中具有峰值；以及
源极/漏极电极，其穿过所述第一和第二氮氧化物介电层及所述第一和第二钝化层，与所述第二氮化物基半导体层接触。
2.根据权利要求1所述的半导体装置，其特征在于，所述第一钝化层的氧浓度小于所述第一和第二氮氧化物介电层的氧浓度。
3.根据权利要求2所述的半导体装置，其特征在于，所述第一钝化层的氮浓度高于所述第一和第二氮氧化物介电层的氮浓度。
4.根据权利要求1所述的半导体装置，其特征在于，所述第二钝化层的氧浓度小于所述第一和第二氮氧化物介电层的氧浓度。
5.根据权利要求4所述的半导体装置，其特征在于，所述第二钝化层的氮浓度高于所述第一和第二氮氧化物介电层的氮浓度。
6.根据权利要求1所述的半导体装置，其特征在于，所述第一钝化层厚于所述第一和第二氮氧化物介电层。
7.根据权利要求1所述的半导体装置，其特征在于，所述第二钝化层厚于所述第一和第二氮氧化物介电层。
8.根据权利要求7所述的半导体装置，其特征在于，所述第二钝化层厚于所述第一钝化层。
9.根据权利要求1所述的半导体装置，其特征在于，所述源极/漏极电极具有覆盖所述第二钝化层的顶部部分。
10.根据权利要求1所述的半导体装置，其特征在于，所述第一氮氧化物介电层包括氮氧化铝（AlON），且所述第二氮氧化物介电层包括氮氧化硅（SiON）。
11.根据权利要求10所述的半导体装置，其特征在于，所述第一和第二钝化层各自包括氮化硅（Si3N4）。
12.一种半导体装置制造方法，其特征在于，包括：
形成第一氮化物基半导体层；
在所述第一氮化物基半导体层上形成第二氮化物基半导体层；
在所述第二氮化物基半导体层之上形成经掺杂氮化物基半导体层；
在所述经掺杂氮化物基半导体层上形成栅极电极；
在所述第二氮化物基半导体层上形成第一氮氧化物介电层以共形地覆盖所述第二氮化物基半导体层、所述经掺杂氮化物基半导体层和所述栅极电极；
在所述第一氮氧化物介电层的表面上共形地形成第一钝化层；
在所述第一钝化层的表面上覆盖形成第二氮氧化物介电层；
在所述第二氮氧化物介电层的表面上覆盖形成第二钝化层，使得所述第一氮氧化物介电层、所述第一钝化层、所述第二氮氧化物介电层以及所述第二钝化层为依序自所述栅极电极连续地向上堆叠，其中所述第一氮氧化物介电层、所述第一钝化层、所述第二氮氧化物介电层以及所述第二钝化层形成于相同腔室中，且其形成期间没有破坏真空，使得其EDX谱结果具有连续曲线，其中从所述第二钝化层穿过所述第二氮氧化物介电层到所述第一钝化层，氧浓度先增大，然后减小，使得所述半导体装置的所述氧浓度相对于厚度的曲线图在所述第二氮氧化物介电层中具有峰值，其中从所述第一钝化层穿过所述第一氮氧化物介电层到所述第二氮化物基半导体层，氧浓度先增大，然后减小，使得所述半导体装置的所述氧浓度相对于厚度的曲线图在所述第一氮氧化物介电层中具有峰值；
去除所述第一和第二氮氧化物介电层及第一和第二钝化层的部分，以形成暴露所述第二氮化物基半导体层的欧姆接触孔；以及
用源极/漏极电极填充所述欧姆接触孔。
13.根据权利要求12所述的制造方法，其特征在于，所述第一氮氧化物介电层包括氮氧化铝（AlON），且所述第二氮氧化物介电层包括氮氧化硅（SiON）。
14.根据权利要求12所述的制造方法，其特征在于，所述第一和第二钝化层各自包括氮化硅（Si3N4）。
15.一种氮化物基半导体装置，其特征在于，包括：
第一氮化物基半导体层；
第二氮化物基半导体层，其安置在所述第一氮化物基半导体层上且具有大于所述第一氮化物基半导体层的带隙的带隙；
经掺杂氮化物基半导体层，其安置在所述第二氮化物基半导体层之上；
栅极电极，其安置在所述经掺杂氮化物基半导体层上；
多层结构，其安置在所述第二氮化物基半导体层上，并共形地覆盖所述经掺杂氮化物基半导体层和所述栅极电极，并且包括
第一氮氧化物介电层，其堆叠在所述第二氮化物基半导体层上；
第一钝化层，其堆叠在所述第一氮氧化物介电层上；
第二氮氧化物介电层，其堆叠在所述第一钝化层上；以及
第二钝化层，其堆叠在所述第二氮氧化物介电层上，使得所述第一氮氧化物介电层、所述第一钝化层、所述第二氮氧化物介电层以及所述第二钝化层为依序自所述栅极电极连续地向上堆叠，其中所述多层结构的氧浓度沿着竖直方向先增大后减小并再次增大后减小，使得所述多层结构的所述氧浓度相对于厚度的曲线图在所述第一氮氧化物介电层中以及所述第二氮氧化物介电层中分别具有第一峰值以及第二峰值，所述多层结构中的氧浓度是连续的，且所述多层结构中的氧浓度在EDX谱结果具有连续曲线；以及
源极/漏极电极，其穿过所述多层结构，与所述第二氮化物基半导体层接触。
16.根据权利要求15所述的半导体装置，其特征在于，所述第一氮氧化物介电层包括氮氧化铝（AlON），且所述第二氮氧化物介电层包括氮氧化硅（SiON）。
17.根据权利要求15所述的半导体装置，其特征在于，所述第一和第二钝化层各自包括氮化硅（Si3N4）。
CN202180003508.5A 2021-08-06 2021-08-06 半导体装置及其制造方法 Active CN113875017B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/111307 WO2023010564A1 (en) 2021-08-06 2021-08-06 Semiconductor device and method for manufacturing thereof

Publications (2)

Publication Number Publication Date
CN113875017A CN113875017A (zh) 2021-12-31
CN113875017B true CN113875017B (zh) 2023-04-18

Family

ID=78986099

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180003508.5A Active CN113875017B (zh) 2021-08-06 2021-08-06 半导体装置及其制造方法

Country Status (3)

Country Link
US (1) US20240030331A1 (zh)
CN (1) CN113875017B (zh)
WO (1) WO2023010564A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230000718A (ko) * 2021-06-25 2023-01-03 삼성전자주식회사 고전자이동도 트랜지스터 및 그 제조 방법
CN115440811B (zh) * 2022-09-09 2023-12-29 英诺赛科(苏州)半导体有限公司 半导体器件及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436778B1 (en) * 2001-06-12 2002-08-20 Advanced Micro Devices, Inc. Re-oxidation approach to improve peripheral gate oxide integrity in a tunnel nitride oxidation process
KR102220842B1 (ko) * 2012-03-31 2021-03-02 롱지튜드 플래쉬 메모리 솔루션즈 리미티드 복수의 산질화물 층들을 구비한 산화물-질화물-산화물 스택
US9812338B2 (en) * 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9397153B2 (en) * 2013-09-23 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9425301B2 (en) * 2014-04-30 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Sidewall passivation for HEMT devices
US9722063B1 (en) * 2016-04-11 2017-08-01 Power Integrations, Inc. Protective insulator for HFET devices
JP6540650B2 (ja) * 2016-10-19 2019-07-10 株式会社村田製作所 半導体装置およびその製造方法
CN109037070A (zh) * 2017-06-09 2018-12-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法及半导体器件
CN109727863A (zh) * 2019-01-02 2019-05-07 北京大学深圳研究生院 一种基于自对准工艺的AlGan/GaN HEMT器件结构及制作方法
US11114532B2 (en) * 2019-11-20 2021-09-07 Vanguard International Semiconductor Corporation Semiconductor structures and methods of forming the same
US11515410B2 (en) * 2020-10-30 2022-11-29 Raytheon Company Group III-V semiconductor structures having crystalline regrowth layers and methods for forming such structures
WO2022174400A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
CN113875017A (zh) 2021-12-31
US20240030331A1 (en) 2024-01-25
WO2023010564A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114127955B (zh) 半导体装置及其制造方法
US20220376041A1 (en) Semiconductor device and method for manufacturing the same
US20230075628A1 (en) Semiconductor device and method for manufacturing the same
US11862721B2 (en) HEMT semiconductor device with a stepped sidewall
CN113875017B (zh) 半导体装置及其制造方法
CN114207835B (zh) 半导体装置及其制造方法
CN114080691B (zh) 氮化物基半导体装置及其制造方法
WO2023019436A1 (en) Semiconductor device and method for manufacturing the same
US20220376042A1 (en) Semiconductor device and method for manufacturing the same
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN114127954B (zh) 半导体装置及其制造方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
US20240030327A1 (en) Semiconductor device and method for manufacturing the same
CN115440811B (zh) 半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
CN115812253B (zh) 氮化物基半导体器件及其制造方法
WO2023240491A1 (en) Nitride-based semiconductor device and method for manufacturing the same
WO2024092543A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN118077054A (zh) 基于氮化物的半导体器件及其制造方法
CN118043972A (zh) 氮化物基半导体装置及其制造方法
CN118103991A (zh) 氮化物基半导体器件及其制造方法
CN118302863A (zh) 氮化物基半导体器件及其制造方法
CN118251774A (zh) 氮化物基半导体器件及其制造方法
CN118216004A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant