CN115663025B - 氮化物基半导体器件及其制造方法 - Google Patents

氮化物基半导体器件及其制造方法 Download PDF

Info

Publication number
CN115663025B
CN115663025B CN202211387983.XA CN202211387983A CN115663025B CN 115663025 B CN115663025 B CN 115663025B CN 202211387983 A CN202211387983 A CN 202211387983A CN 115663025 B CN115663025 B CN 115663025B
Authority
CN
China
Prior art keywords
nitride
based semiconductor
field plate
semiconductor layer
single field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202211387983.XA
Other languages
English (en)
Other versions
CN115663025A (zh
Inventor
马俊辉
杜卫星
杨航
游政昇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202211387983.XA priority Critical patent/CN115663025B/zh
Publication of CN115663025A publication Critical patent/CN115663025A/zh
Application granted granted Critical
Publication of CN115663025B publication Critical patent/CN115663025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

一种氮基半导体器件,其特征在于,包括第一氮化物半导体层、第二氮化物半导体层、栅电极、欧姆电极和单场板。第二氮化物半导体层设置在所述第一氮化物半导体层上,所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。栅电极设置在所述第二氮化物基半导体层上方。欧姆电极设置所述在第二氮化物基半导体层上方。单场板设置在所述第二氮化物基半导体层上方,且位于所述栅电极和所述欧姆电极之间,其中所述单场板具有至少一对圆角。

Description

氮化物基半导体器件及其制造方法
技术领域
本公开总体上涉及一种氮化物基半导体器件。更确切地说,本公开涉及一种具有弯曲单场板的氮化物基半导体器件。
背景技术
近年来,关于高电子迁移率晶体管(HEMT)的深入研究已经非常普遍,尤其是对于高功率切换和高频率应用。III族氮化物基HEMT利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构,所述量子阱类结构容纳二维电子气体(2DEG)区,从而满足高功率/频率装置的需求。除了HEMT之外,具有异质结构的装置的实例进一步包含异质结双极晶体管(HBT)、异质结场效应晶体管(HFET)和调制掺杂FET(MODFET)。为了满足更多设计要求,HEMT装置需要变得更小。因此,在HEMT装置小型化的情况下,需要保持那些HEMT装置的可靠性。
发明内容
根据本公开的一个方面,提供一种氮基半导体器件,其特征在于,包括第一氮化物半导体层、第二氮化物半导体层、栅电极、欧姆电极和单场板。第二氮化物半导体层设置在所述第一氮化物半导体层上,所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。栅电极设置在所述第二氮化物基半导体层上方。欧姆电极设置所述在第二氮化物基半导体层上方。单场板设置在所述第二氮化物基半导体层上方,且位于所述栅电极和所述欧姆电极之间,其中所述单场板具有至少一对圆角。
根据本公开的一个方面,提供一种用于制造半导体器件的方法。所述方法包含如下步骤。在第一氮化物半导体层上形成第二氮化物半导体层。在所述第二氮化物半导体层上形成栅电极。在所述第二氮化物半导体层上形成钝化层,且所述钝化层覆盖栅电极。对所述钝化层依序进行干法刻蚀、湿法刻蚀以及干法刻蚀,以形成具有圆角的凹陷。在所述钝化层上形成单场板,且所述单场板覆盖所述凹陷。
根据本公开的一个方面,提供一种氮基半导体器件,其特征在于,包括第一氮化物半导体层、第二氮化物半导体层、栅电极、欧姆电极和单场板。第二氮化物半导体层设置在所述第一氮化物半导体层上,所述第二氮化物半导体层的带隙大于所述第一氮化物半导体层的带隙。栅电极设置在所述第二氮化物基半导体层上方。欧姆电极设置所述在第二氮化物基半导体层上方。单场板设置在所述第二氮化物基半导体层上方,且位于所述栅电极和所述欧姆电极之间,其中所述单场板具有弯曲轮廓。
通过以上配置,可避免破坏器件。具体来说,若是单场板有太过尖锐的轮廓,则会造成具有峰值的电场分布。具有峰值的电场分布可能会致使击穿。选择性地将单场板设计为呈现弯曲轮廓的圆角,则可以避免电场强度分布中出现尖峰。
附图说明
当结合附图阅读时,从以下详细描述容易地理解本公开的各方面。应注意,各种特征可不按比例绘制。也就是说,为了论述的清楚起见,各种特征的尺寸可任意增大或减小。在下文中参考图式更详细地描述本公开的实施例,在图式中:
图1是根据本公开的一些实施例的半导体器件的横截面视图;
图2A、图2B、图2C、图2D、图2E、图2F、图2G、和图2H根据本公开的一些实施例展示用于制造氮基半导体器件的方法的不同阶段;
图3是根据本公开的一些实施例的半导体器件的横截面视图
图4是根据本公开的一些实施例的半导体器件的横截面视图;以及
图5是根据本公开的一些实施例的半导体器件的横截面视图。
具体实施方式
在所有附图和详细描述中使用共同参考标号来指示相同或类似组件。根据结合附图作出的以下详细描述将容易理解本公开的实施例。
相对于某一组件或组件群组,或者组件或组件群组的某一平面,为相关联图中所展示的组件的定向指定空间描述,例如“上”、“上方”、“下方”、“向上”、“左”、“右”、“向下”、“顶部”、“底部”、“竖直”、“水平”、“侧面”、“较高”、“较低”、“上部”、“之上”、“之下”等等。应理解,本文中所使用的空间描述仅出于说明的目的,且本文中所描述的结构的实际实施方案可任何定向或方式在空间上布置,前提为本公开的实施例的优点是不会因此类布置而有所偏差。
此外,应注意,在实际装置中,由于装置制造条件,描绘为近似矩形的各种结构的实际形状可能是曲形、具有圆形边缘、具有稍微不均匀的厚度等等。使用直线和直角只是为了方便表示层和特征。
在以下描述中,半导体器件/裸片/封装、其制造方法等被阐述为优选实例。所属领域的技术人员将显而易见,可在不脱离本公开的范围和精神的情况下作出修改,包含添加和/或替代。可省略特定细节以免使本公开模糊不清;然而,编写本公开是为了使所属领域的技术人员能够在不进行不当实验的情况下实践本文中的教示。
图1是根据本公开的一些实施例的氮化物基半导体器件1A的横截面视图。半导体器件1A包含衬底10、氮化物半导体层12和14、电极20和22、掺杂氮化物半导体层30、栅电极32、钝化层40、单场板50、钝化层60、接触通孔62、导电层64。
衬底10可以是半导体衬底。衬底10的示例性材料可包含例如但不限于Si、SiGe、SiC、砷化镓、p掺杂的Si、n掺杂的Si、蓝宝石、绝缘体上半导体(例如绝缘体上硅(SOI))或其它合适的衬底材料。在一些实施例中,衬底10可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如III-V化合物)。在其它实施例中,衬底10可包含例如但不限于一个或多个其它特征,例如掺杂区、埋层、外延(epi)层或其组合。在一些实施例中,衬底10的材料可包含具有<111>定向的硅衬底。
在一些实施例中,衬底10可包含缓冲层。缓冲层可与氮化物半导体层12接触。缓冲层可配置成减小衬底10与氮化物半导体层12之间的晶格和热失配,由此解决由失配/差异导致的缺陷。缓冲层可包含III-V化合物。III-V化合物可包含例如但不限于铝、镓、铟、氮或其组合。因此,缓冲层的示例性材料还可包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。
在一些实施例中,衬底10可进一步包含成核层(图中未展示)。成核层可形成于缓冲层下方。成核层可配置成提供过渡以适应衬底10与缓冲层的III-氮化物层之间的失配/差异。成核层的示例性材料可包含例如但不限于AlN或其合金中的任一个。
氮化物半导体层12安置于缓冲层上/之上/上方。氮化物半导体层14安置于氮化物半导体层12上/之上/上方。氮化物半导体层12的示例性材料可包含例如但不限于氮化物或III-V族化合物,例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlxGa(1-x)N(其中x≤1)。氮化物半导体层14的示例性材料可包含例如但不限于氮化物或III-V族化合物,例如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlxGa(1-x)N(其中x≤1)。
选择氮化物半导体层12和14的示例性材料以使得氮化物半导体层14的带隙(即,禁带宽度)大于/高于氮化物半导体层12的带隙,这会使其电子亲和势彼此不同并且在其间形成异质结。举例来说,当氮化物半导体层12是具有约3.4eV的带隙的未掺杂GaN层时,氮化物半导体层14可选择为具有约4.0eV的带隙的AlGaN层。因而,氮化物半导体层12和14可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势,使得电子在三角阱中积聚,由此邻近于异质结而产生二维电子气体(2DEG)区。因此,半导体器件1A可包含至少一个GaN基高电子迁移率晶体管(HEMT)。
电极20和22可设置于氮化物半导体层14上/之上/上方。电极20和22可与氮化物半导体层14接触。在一些实施例中,电极20可充当源极电极。在一些实施例中,电极20可充当漏极电极。在一些实施例中,电极22可充当源极电极。在一些实施例中,电极22可充当漏极电极。电极20和22的作用取决于装置设计。电极20和22可作为欧姆电极使用。
在一些实施例中,电极20和22可包含例如但不限于金属、合金、掺杂半导体材料(例如掺杂结晶硅)、例如硅化物和氮化物的化合物、其它导体材料或其组合。电极20和22的示例性材料可包含例如但不限于Ti、AlSi、TiN或其组合。电极20和22可以是单个层,或者是具有相同或不同组成的多个层。在一些实施例中,电极20和22与氮化物半导体层14形成欧姆接触。欧姆接触可通过将Ti、Al或其它合适的材料应用于电极20和22来实现。在一些实施例中,电极20和22中的每一个由至少一个共形层和导电填充物形成。共形层可包覆导电填充物。共形层的示例性材料可包含例如但不限于Ti、Ta、TiN、Al、Au、AlSi、Ni、Pt,或其组合。导电填充物的示例性材料可包含例如但不限于AlSi、AlCu或其组合。
掺杂氮化物半导体层30与栅电极32设置在氮化物半导体层14上方。掺杂氮化物半导体层30可堆栈在氮化物半导体层14上。栅电极32可堆栈在掺杂氮化物半导体层30上。掺杂氮化物半导体层30与栅电极32位在电极20和22之间。在本揭露内容中,半导体器件100A可以是一种增强模式(enhancement mode)器件,当栅电极32大致处于零偏置时,此增强模式器件会处于常关闭(normally-off)状态。增强模式可以是通过掺杂氮化物半导体层30实现,使得半导体器件100A可以具有常闭特性。
掺杂氮化物半导体层30的示例性材料例如可包括但不限于,p型掺杂III-V族氮化物半导体材料,像是p型氮化镓(GaN)、p型氮化铝镓(AlGaN)、p型氮化铟(InN)、p型氮化铝铟(AlInN)、p型氮化铟镓(InGaN)、p型氮化铝铟镓(AlInGaN)或其组合。在一些实施方式中,可通过使用p型杂质,像是铍(Be)、镁(Mg)、锌(Zn)、镉(Cd)来实现p型掺杂材料。栅电极32的示例性材料可以是金属或金属化合物,包括但不限于钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、其他金属化合物、氮化物、氧化物、硅化物、掺杂半导体、金属合金或其组合。
钝化层40设置在氮化物半导体层14上。钝化层40可覆盖电极20和22、掺杂氮化物半导体层30、栅电极32。钝化层40可以是单个层,或者是具有相同或不同组成的多个层。钝化层40可充当保护层。钝化层40的材料可包含例如但不限于电介质材料。举例来说,钝化层40可包含SiNx(例如,Si3N4)、SiOx、Si3N4、SiON、SiC、SiBN、SiCBN、氧化物、氮化物、氧化物、等离子体增强氧化物(PEOX)或其组合。
单场板50设置在氮化物半导体层14与钝化层40上方。单场板50位于栅电极30和电极22之间。单场板50与栅电极30可通过钝化层40的电介质材料而分隔开来。单场板50可从低于栅电极30的上表面的位置向上延伸至高过栅电极30。
单场板50具有至少一对圆角502和504。圆角502和504位在相同高度。圆角502和504的位置比栅电极30的上表面还低。单场板50可通过圆角502和504而具有弯曲轮廓。单场板50的圆角502和504位于单场板50的最底部的相对两端。单场板50的最底部具有平坦表面。单场板50的轮廓为非对称的。举例来说,单场板50可具有阶梯形轮廓,且此阶梯形轮廓只位在圆角502上方。另外,单场板还具有一对倾斜侧壁,其分别位在圆角502和504上方。倾斜侧壁可助于分散来自上方层体的应力。单场板50还包括多个横向延伸部,这些横向延伸部分别位在不同高度。
通过上述配置,单场板50可借由多个在不同高度的横向延伸部,而充当为多个场板使用,以调控电场分布。对此,在不同高度的横向延伸部之间的连接处,若是单场板有太过尖锐的轮廓,则会造成具有峰值的电场分布。具有峰值的电场分布可能会致使击穿,并破坏器件。由于单场板在较低位置的部位会对电场分布的调控有较大影响力,故选择性地将单场板50的最底部的相对两端设计为呈现弯曲轮廓的圆角502和504。再如后的描述,将单场板50的最底部的相对两端设计为呈现弯曲轮廓的圆角502和504,而其他转角维持非圆角的设计,会是最有效率的制作工艺。
钝化层60可设置在钝化层40上/上方/之上。钝化层60可覆盖单场板50。钝化层60的示例性材料可以相同或相似于钝化层40的材料。此外,钝化层60可以作为平坦化层(planarization layer),其具有支撑其他层/组件的水平上表面。在一些实施例中,钝化层60可以形成为较厚的层,并且在钝化层60上执行平坦化工艺,例如化学机械抛光(chemicalmechanical polish,CMP)工艺,以去除多余部分,从而形成水平的上表面。
接触通孔62设置在钝化层60内。接触通孔62可以贯穿钝化层60。接触通孔62可纵向地延伸以连接单场板50。接触通孔62可与单场板50的最底部的平坦表面接触并且位于圆角502和504之间。接触通孔62的示范性材料可包括,例如但不限于,导电材料,例如金属或合金。
导电层64可设置在钝化层60及导电通孔62上/上方/之上。导电层64可与导电通孔62接触。导电层64可以具有金属线(metal lines)、焊垫(pads)、迹线(traces)或其组合,以使导电层64可以形成至少一个电路。导电层64的示例性材料可以相同或相似于接触通孔62的材料。
用于制造氮化物基半导体器件1A的方法的不同阶段在图2A、图2B、图2C、图2D、图2E、图2F、图2G、和图2H中展示,如下文所描述。在下文中,沉积技术可包含例如但不限于原子层沉积(ALD)、物理气相沉积(PVD)、化学气相沉积(CVD)、金属有机CVD(MOCVD)、等离子体增强型CVD(PECVD)、低压力CVD(LPCVD)、等离子体辅助气相沉积、外延生长或其它合适的工艺。
参考图2A,提供衬底10。氮化物基半导体层12和14可通过使用上文提及的沉积技术依次形成于衬底10上方。掺杂氮化物半导体层30和栅电极32可通过使用上文提及的沉积技术形成于氮化物基半导体层14上方。电极20及22可通过使用沉积技术和一系列图案化工艺依次形成于氮化物基半导体层14上方。在一些实施例中,图案化工艺可以包含光刻、曝光和显影、蚀刻、其它合适的工艺或其组合。钝化层40可形成在氮化物半导体层14上,且钝化层40覆盖电极20及22、掺杂氮化物半导体层30和栅电极32。钝化层40可因与电极20及22、掺杂氮化物半导体层30和栅电极32的形貌共形而具有起伏表面。
参考图2B,对钝化层40进行减薄,使得钝化层40的起伏表面能更接近掺杂氮化物半导体层30和栅电极32。
参考图2C,在钝化层40上形成掩模层70。掩模层70具有开口,以暴露出钝化层40的一部分。
参考图2D,通过掩模层70对钝化层40进行干法刻蚀,以使钝化层40的暴露部分被移除,并因此在钝化层40中形成凹陷。于部分实施方式中,所进行的进行干法刻蚀包括钝化层40进行等离子轰击。
参考图2E,对钝化层40进行湿法刻蚀。在进行湿法刻蚀的期间,可以使得钝化层40自掩模层70的开口的位置被横向移除一部分。借由湿法刻蚀的特性,可以形成具有圆角的凹陷。
参考图2F,移除掩模层70,并接着在钝化层40上形成掩模层72。掩模层72具有开口,且掩模层72的开口的宽度大于前述掩模层70的开口的宽度。也就是说,掩模层72的开口的宽度也大于钝化层40的凹陷的宽度。钝化层40的一部分包括凹陷,可由掩模层72的开口暴露出来。
参考图2G,在掩模层72形成后,对钝化层40的暴露部分进行干法刻蚀,其可由等离子轰击实现。于干法刻蚀后,可将钝化层40的暴露部分的厚度减薄,以制造出多个位在不同水平高度的表面。在干法刻蚀后,钝化层40的凹陷仍具有圆角。
参考图2H,在钝化层40上形成单场板50,且单场板50覆盖钝化层40的凹陷。单场板50可延伸至凹陷之外。之后,可再形成钝化层、接触通孔以及导电层,以获得前述的氮化物基半导体器件的结构。
图3是根据本公开的一些实施例的氮化物基半导体器件1B的横截面视图。氮化物基半导体器件1B类似于如参考图1所描述和说明的氮化物基半导体器件1A,不同之处在于钝化层40和60由钝化层80替换。钝化层80可视为钝化层40和60的组合体。具体来说,钝化层40和60可合并为一体,使得其之间的界线或边界不明显,从而形成为钝化层80。
图4是根据本公开的一些实施例的氮化物基半导体器件1C的横截面视图。氮化物基半导体器件1C类似于如参考图3所描述和说明的氮化物基半导体器件1B,不同之处在于氮化物基半导体器件1C的单场板50C设置在不同的位置。具体来说,单场板50C的圆角502C位在掺杂氮化物半导体层30的右边缘处上方。如此的配置方式是为了因应不同的电性需求。例如当掺杂氮化物半导体层30的右侧壁处发生太强的电场强度时,单场板50C的圆角502C位置可有效抑制电场强度,且圆角设计可避免电场强度变化太过剧烈。
图5是根据本公开的一些实施例的氮化物基半导体器件1D的横截面视图。氮化物基半导体器件1D类似于如参考图3所描述和说明的氮化物基半导体器件1B,不同之处在于氮化物基半导体器件1C的单场板50D设置在不同的位置。具体来说,单场板50D的圆角502D位在栅电极32的右边缘处上方,且圆角502D的位置比栅电极32的上表面还高。如此的配置方式是为了因应不同的电性需求。例如当栅电极32的右侧壁处发生太强的电场强度时,单场板50D的圆角502D位置可有效抑制电场强度,且圆角设计可避免电场强度变化太过剧烈。
选择和描述实施例是为了最佳地解释本公开的原理及其实际应用,使得所属领域的其他技术人员能够理解各种实施例的公开内容,并且能够进行适合于预期的特定用途的各种修改。
如本文中所使用且不另外定义,术语“基本上”、“大体上”、“近似”和“约”用于描述并考虑较小变化。当与事件或情形结合使用时,所述术语可涵盖事件或情形明确发生的情况以及事件或情形近似于发生的情况。举例来说,当结合数值使用时,术语可涵盖小于或等于所述数值的±10%的变化范围,例如小于或等于±5%、小于或等于±4%、小于或等于±3%、小于或等于±2%、小于或等于±1%、小于或等于±0.5%、小于或等于±0.1%、或小于或等于±0.05%。术语“大体上共面”可指沿同一平面定位的在数微米内的两个表面,例如沿同一平面定位的在40μm内、30μm内、20μm内、10μm内或1μm内的两个表面。
如本文中所使用,除非上下文另外明确规定,否则单数术语“一(a/an)”和“所述”可包含多个提及物。在一些实施例的描述中,提供于另一组件“上”或“之上”的组件可涵盖前一组件直接在后一组件上(例如,与后一组件物理接触)的情况,以及一或多个中间组件位于前一组件与后一组件之间的情况。
虽然已参考本公开的具体实施例描述且说明本公开,但这些描述和说明并非限制性的。所属领域的技术人员应理解,在不脱离如由所附权利要求书定义的本公开的真实精神和范围的情况下,可作出各种改变且可取代等效物。所述说明可能未必按比例绘制。由于制造工艺和公差,本公开中的工艺再现与实际设备之间可能存在区别。此外,应了解,实际装置和层可能相对于图式的矩形层描绘存在偏差,且可能由于例如共形沉积、蚀刻等等制造工艺而包含角表面或边缘、圆角等等。可存在未特别说明的本公开的其它实施例。应将本说明书和图式视为说明性而非限制性的。可进行修改,以使特定情形、材料、物质组成、方法或工艺适应本公开的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中公开的方法已参考按特定次序执行的特定操作加以描述,但应理解,可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非在本文中特定指示,否则操作的次序和分组并非限制性的。

Claims (21)

1.一种氮化物基半导体器件,其特征在于,包括:
第一氮化物基半导体层;
第二氮化物基半导体层,其设置在所述第一氮化物基半导体层上,所述第二氮化物基半导体层的带隙大于所述第一氮化物基半导体层的带隙;
栅电极,设置在所述第二氮化物基半导体层上方;
欧姆电极,设置所述在第二氮化物基半导体层上方;和
单场板,设置在所述第二氮化物基半导体层上方,且位于所述栅电极和所述欧姆电极之间,其中所述单场板具有至少一对圆角;
其中,所述单场板的所述圆角位于所述单场板的最底部的相对两端。
2.根据权利要求1所述的氮化物基半导体器件,其特征在于,所述最底部具有平坦表面。
3.根据权利要求2所述的氮化物基半导体器件,其特征在于,还包括接触通孔,其与所述最底部的所述平坦表面接触并且位于所述圆角之间。
4.根据权利要求1所述的氮化物基半导体器件,其特征在于,所述单个场板具有阶梯形轮廓,其位在所述圆角上方。
5.根据权利要求1所述的氮化物基半导体器件,其特征在于,所述单个场板具有倾斜侧壁,在所述圆角上方的倾斜侧壁。
6.根据权利要求1所述的氮化物基半导体器件,其特征在于,所述圆角位在所述栅电极的边缘处上方。
7.根据权利要求1所述的氮化物基半导体器件,其特征在于,还包括掺杂氮化物基半导体层,其设置于所述第二氮化物基半导体层与所述栅电极之间,且所述圆角位在所述掺杂氮化物基半导体层的边缘处上方。
8.根据权利要求6所述的氮化物基半导体器件,其特征在于,所述单场板包括多个横向延伸部,且所述多个横向延伸部位在不同高度。
9.根据权利要求8所述的氮化物基半导体器件,其特征在于,所述单场板的轮廓为非对称的。
10.根据权利要求8所述的氮化物基半导体器件,其特征在于,所述栅电极与所述单场板通过介电材料而分隔开来。
11.根据权利要求5所述的氮化物基半导体器件,其特征在于,所述单场板从低于所述栅电极的上表面的位置向上延伸至高过所述栅电极。
12.根据权利要求1所述的氮化物基半导体器件,其特征在于,所述圆角位在相同高度。
13.根据权利要求12所述的氮化物基半导体器件,其特征在于,所述圆角的位置比所述栅电极的上表面低。
14.根据权利要求12所述的氮化物基半导体器件,其特征在于,所述圆角的位置比所述栅电极的上表面高。
15.一种氮化物基半导体器件的制造方法,其特征在于,包括:
在第一氮化物基半导体层上形成第二氮化物基半导体层;
在所述第二氮化物基半导体层上形成栅电极;
在所述第二氮化物基半导体层上形成钝化层,且所述钝化层覆盖栅电极;
对所述钝化层依序进行干法刻蚀、湿法刻蚀以及干法刻蚀,以形成具有圆角的凹陷;和
在所述钝化层上形成单场板,且所述单场板覆盖所述凹陷;
其中,对所述钝化层进行湿法刻蚀沉包括:
在所述钝化层上形成第一掩模层,所述第一掩模层具有开口,且在进行湿法刻蚀的期间,所述钝化层自所述开口的位置被横向移除一部分;
移除所述第一掩模层;和
在所述钝化层上形成第二掩模层,所述第二掩模层具有开口,且所述第二掩模层的所述开口的宽度大于所述第一掩模层的所述开口的宽度。
16.根据权利要求15所述的制造方法,其特征在于,在所述第二掩模层形成后,对所述钝化层进行等离子轰击。
17.根据权利要求15所述的制造方法,其特征在于,在所述钝化层上形成所述单场板,使得所述单场板延伸至所述凹陷之外。
18.一种氮化物基半导体器件,其特征在于,包括:
第一氮化物基半导体层;
第二氮化物基半导体层,其设置在所述第一氮化物基半导体层上,所述第二氮化物基半导体层的带隙大于所述第一氮化物基半导体层的带隙;
栅电极,设置在所述第二氮化物基半导体层上方;
欧姆电极,设置所述在第二氮化物基半导体层上方;和
单场板,设置在所述第二氮化物基半导体层上方,且位于所述栅电极和所述欧姆电极之间,其中所述单场板具有弯曲轮廓,所述单场板的所述弯曲轮廓位于所述单场板的最底部;
其中所述单场板还具有至少一对圆角,所述单场板的所述圆角位于所述单场板的最底部的相对两端。
19.根据权利要求18所述的氮化物基半导体器件,其特征在于,所述最底部具有平坦表面。
20.根据权利要求19所述的氮化物基半导体器件,其特征在于,还包括接触通孔,其与所述最底部的所述平坦表面接触。
21.根据权利要求18所述的氮化物基半导体器件,其特征在于,所述单个场板具有阶梯形轮廓,其位在所述弯曲轮廓上方。
CN202211387983.XA 2022-11-04 2022-11-04 氮化物基半导体器件及其制造方法 Active CN115663025B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211387983.XA CN115663025B (zh) 2022-11-04 2022-11-04 氮化物基半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211387983.XA CN115663025B (zh) 2022-11-04 2022-11-04 氮化物基半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN115663025A CN115663025A (zh) 2023-01-31
CN115663025B true CN115663025B (zh) 2024-01-02

Family

ID=85016906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211387983.XA Active CN115663025B (zh) 2022-11-04 2022-11-04 氮化物基半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115663025B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112204749A (zh) * 2020-07-16 2021-01-08 英诺赛科(珠海)科技有限公司 半导体装置结构和其制造方法
US10964788B1 (en) * 2019-11-27 2021-03-30 Vanguard International Semiconductor Corporation Semiconductor device and operating method thereof
CN114144892A (zh) * 2021-07-16 2022-03-04 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法
WO2022174400A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220293779A1 (en) * 2021-03-15 2022-09-15 Vanguard International Semiconductor Corporation High electron mobility transistor and fabrication method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10964788B1 (en) * 2019-11-27 2021-03-30 Vanguard International Semiconductor Corporation Semiconductor device and operating method thereof
CN112204749A (zh) * 2020-07-16 2021-01-08 英诺赛科(珠海)科技有限公司 半导体装置结构和其制造方法
WO2022174400A1 (en) * 2021-02-19 2022-08-25 Innoscience (Suzhou) Technology Co., Ltd. Semiconductor device and method for manufacturing the same
CN114144892A (zh) * 2021-07-16 2022-03-04 英诺赛科(苏州)科技有限公司 氮基半导体器件及其制造方法

Also Published As

Publication number Publication date
CN115663025A (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
US11929406B2 (en) Semiconductor device and method for manufacturing the same
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114144891B (zh) 氮基半导体器件及其制造方法
CN114270533B (zh) 半导体器件及其制造方法
CN114127955B (zh) 半导体装置及其制造方法
US11929429B2 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114207835B (zh) 半导体装置及其制造方法
CN114402442B (zh) 氮化物基半导体装置及其制造方法
US11862721B2 (en) HEMT semiconductor device with a stepped sidewall
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN113875017B (zh) 半导体装置及其制造方法
CN114144892B (zh) 氮基半导体器件及其制造方法
WO2023102744A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN114127954B (zh) 半导体装置及其制造方法
CN114175268B (zh) 氮化物基半导体装置及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
CN114026699A (zh) 半导体装置和其制造方法
CN115440811B (zh) 半导体器件及其制造方法
CN115458597B (zh) 氮化物基半导体器件及其制造方法
US20240047536A1 (en) Semiconductor device and method for manufacturing the same
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN117316767B (zh) 一种半导体器件及其制备方法
WO2024065148A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
WO2024026738A1 (en) Nitride-based semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant