CN117316767B - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN117316767B
CN117316767B CN202311606359.9A CN202311606359A CN117316767B CN 117316767 B CN117316767 B CN 117316767B CN 202311606359 A CN202311606359 A CN 202311606359A CN 117316767 B CN117316767 B CN 117316767B
Authority
CN
China
Prior art keywords
layer
electrode
epitaxial layer
semiconductor epitaxial
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202311606359.9A
Other languages
English (en)
Other versions
CN117316767A (zh
Inventor
饶剑
胡翔洲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innoscience Suzhou Semiconductor Co Ltd
Original Assignee
Innoscience Suzhou Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innoscience Suzhou Semiconductor Co Ltd filed Critical Innoscience Suzhou Semiconductor Co Ltd
Priority to CN202311606359.9A priority Critical patent/CN117316767B/zh
Publication of CN117316767A publication Critical patent/CN117316767A/zh
Application granted granted Critical
Publication of CN117316767B publication Critical patent/CN117316767B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种半导体器件及其制备方法，半导体器件的制备方法包括：提供表面具有栅极结构的半导体外延层；在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层；在第一介质层远离半导体外延层的一侧形成第一场板；在第一场板的表面和第一场板暴露的第一介质层的表面形成第二介质层；刻蚀第一介质层和第二介质层，形成暴露栅极结构的第一连接口以及暴露半导体外延层的第二连接口和第三连接口；在同一制备工艺中，于第一连接口中形成栅极电极、于第二连接口中形成第一电极以及于第三连接口中形成第二电极。本发明提供的技术方案，提高了半导体器件的生产效率的同时，保证了场板高度的稳定性。

Description

一种半导体器件及其制备方法
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种半导体器件及其制备方法。
背景技术
氮化物基半导体器件利用具有不同带隙的两种材料之间的异质结界面来形成量子阱类结构，所述量子阱类结构容纳二维电子气体区，从而满足高功率/频率器件的需求。
目前，为了避免栅极边缘附近的强峰值电场引起的击穿现象限制器件性能，一种降低电场峰值的方法是利用场板将电场峰值分散成更多的峰值，以达到更均匀的电场分布。然而，现有技术中通常在形成源漏结构后再沉积场板，中间需沉积氧化层并做平整化；并且在形成源漏结构前也需要沉积氧化层对栅极结构进行保护；由于氧化层厚度不易控制，多次沉积氧化层后导致场板的高度更不易控制；另外，源极电极、漏极电极和栅极电极分开刻蚀沉积，需四张光罩和多步制造工艺，降低了半导体器件的生产效率。
发明内容
本发明实施例提供了一种半导体器件及其制备方法，以提高半导体器件的生产效率的同时，保证场板高度的稳定性。
根据本发明的一方面，提供了一种半导体器件的制备方法，包括：
提供表面具有栅极结构的半导体外延层；
在所述栅极结构的表面以及所述栅极结构暴露的所述半导体外延层的表面形成第一介质层；
在所述第一介质层远离所述半导体外延层的一侧形成第一场板；
在所述第一场板的表面以及所述第一场板暴露的所述第一介质层的表面形成第二介质层；
刻蚀所述第一介质层和所述第二介质层，形成暴露所述栅极结构的第一连接口以及暴露所述半导体外延层的第二连接口和第三连接口；其中，第二连接口和第三连接口位于所述第一连接口的相对两侧；
在同一制备工艺中，于所述第一连接口中形成栅极电极、于所述第二连接口中形成第一电极以及于所述第三连接口中形成第二电极。
可选的，在所述第一介质层远离所述半导体外延层的一侧形成第一场板，包括：
在所述第一介质层远离所述半导体外延层的一侧形成第一场板材料层；
刻蚀所述第一场板材料层，形成所述第一场板；其中，所述第一场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间。
可选的，在同一制备工艺中，于所述第一连接口中形成栅极电极、于所述第二连接口中形成第一电极以及于所述第三连接口中形成第二电极，包括：
在所述第二介质层远离所述半导体外延层一侧的表面上以及所述第一连接口、第二连接口和所述第三连接口中沉积金属材料，形成金属层；
刻蚀位于所述第二介质层远离所述半导体外延层一侧的表面上的金属层，形成所述栅极电极、所述第一电极以及所述第二电极。
可选的，刻蚀位于所述第二介质层远离所述半导体外延层一侧的表面上的金属层，形成所述栅极电极、所述第一电极以及所述第二电极的同时，还包括：
在所述第二介质层远离所述半导体外延层一侧的表面上形成第二场板；其中，所述第二场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间。
可选的，所述第一场板在所述半导体外延层的垂直投影与所述第二场板在所述半导体外延层的垂直投影至少部分不重叠。
可选的，所述提供表面具有栅极结构的半导体外延层，包括：
提供衬底；
在所述衬底的一侧形成第一氮化物半导体层；
在所述第一氮化物半导体层远离所述衬底的一侧形成第二氮化物半导体层；
在所述第二氮化物半导体层远离所述衬底的一侧形成所述栅极结构；所述栅极结构覆盖部分的所述第二氮化物半导体层。
可选的，刻蚀所述第一介质层和所述第二介质层，形成暴露所述栅极结构的第一连接口以及暴露所述半导体外延层的第二连接口和第三连接口，包括：
刻蚀所述第二介质层，在所述第二介质层中形成暴露所述第一介质层的第一开口、第二开口和第三开口；其中，所述第一开口位于所述栅极结构所在的区域；所述第二开口和第三开口位于所述第一开口的相对两侧；
继续刻蚀所述第一开口暴露的所述第一介质层形成暴露所述栅极结构的第四开口，以及刻蚀所述第二开口和所述第三开口暴露的所述第一介质层形成暴露所述半导体外延层的第五开口和第六开口；其中，所述第一开口和所述第四开口构成所述第一连接口，所述第二开口和所述第五开口构成所述第二连接口，所述第三开口和所述第六开口构成所述第三连接口。
可选的，所述半导体外延层包括器件区域和非器件区域；所述栅极结构、所述第一电极和所述第二电极位于所述器件区域；
于所述栅极结构的表面以及所述栅极结构暴露的所述半导体外延层的表面形成第一介质层之后，还包括：
在所述半导体外延层的非器件区域中进行离子注入形成离子注入层。
根据本发明的另一方面，提供了一种半导体器件，包括：
表面具有栅极结构的半导体外延层；
第一介质层，位于所述栅极结构的表面以及所述栅极结构暴露的所述半导体外延层的表面；
第一场板，位于所述第一介质层远离所述半导体外延层的一侧；
第二介质层，位于所述第一场板的表面以及所述第一场板暴露的所述第一介质层的表面；
暴露所述栅极结构的第一连接口以及暴露所述半导体外延层的第二连接口和第三连接口；其中，第二连接口和第三连接口位于所述第一连接口的相对两侧；
栅极电极、第一电极和第二电极；所述栅极电极位于所述第一连接口中，所述第一电极位于所述第二连接口中，所述第二电极位于所述第三连接口中；所述栅极电极、所述第一电极和所述第二电极在同一制备工艺中制备。
可选的，所述第一场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间；所述半导体器件还包括：
第二场板，位于所述第二介质层远离所述半导体外延层一侧的表面；其中，所述第二场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间。
本发明提供的技术方案，在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层之后先进行第一场板的制备，使得第一场板的制备工艺在源极电极和漏极电极之前，可以减少在第一场板制备工艺之前的介质层（相当于现有技术中氧化层）的层数，降低介质层的厚度波动对介质层到半导体层的高度的影响，保证了场板高度的稳定性；另外，在同一制备工艺中，于第一连接口中形成栅极电极、于第二连接口中形成第一电极以及于第三连接口中形成第二电极，第一电极、第二电极和栅极电极同时制备，简化了半导体器件的制造流程，释放机台更多产能，从而提高了半导体器件的生产效率。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中提供的一种半导体器件的制备方法的流程图；
图2至图10是现有技术中提供的一种半导体器件的制备方法中步骤S10至步骤S60的剖面结构示意图；
图11是本发明实施例提供的一种半导体器件的制备方法的流程图；
图12是本发明实施例提供的另一种半导体器件的制备方法的流程图；
图13至图19是本发明实施例提供的一种半导体器件的制备方法中步骤S210至步骤S280的剖面结构示意图；
图20是本发明实施例提供的一种半导体器件的制备方法中步骤S280的另一种剖面结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
如背景技术，目前通常在形成源漏结构后再制备场板，中间需沉积氧化层并做平整化；并且在形成源漏结构前也需要沉积氧化层对栅极结构进行保护。图1是现有技术中提供的一种半导体器件的制备方法的流程图，参考图1，半导体器件的制备方法包括：
S10、在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一氧化层。具体的，参考图2，在栅极结构3的表面以及栅极结构3暴露的半导体外延层的表面形成第一氧化层01。
S20、刻蚀第一氧化层后，形成与半导体外延层接触的源极电极和漏极电极。具体的，参考图3~图4，刻蚀第一氧化层01后，形成与半导体外延层接触的源极电极S和漏极电极D。
S30、在第一氧化层的表面以及源极电极和漏极电极的表面形成第二氧化层。具体的，参考图5，在第一氧化层01的表面以及源极电极S和漏极电极D的表面形成第二氧化层02。
S40、在第二氧化层的表面沉积金属材料并刻蚀后形成场板。具体的，参考图6~图7，在第二氧化层02的表面沉积金属材料并刻蚀后形成场板FP。
S50、在第二氧化层的表面以及场板的表面形成第三氧化层。具体的，参考图8，第二氧化层02的表面以及场板FP的表面形成第三氧化层03。
S60、刻蚀第三氧化层、第二氧化层和第一氧化层形成暴露出栅极结构的开口，并在开口中形成栅极电极。具体的，参考图9~图10，刻蚀第三氧化层03、第二氧化层02和第一氧化层01形成暴露出栅极结构的开口，并在开口中形成栅极电极G。
参考图2~图10，在形成源漏电极后再沉积场板FP，中间需沉积氧化层并做平整化；并且在形成源漏电极前也需要沉积氧化层对栅极结构进行保护；由于氧化层厚度不易控制，多次沉积氧化层后导致场板FP的高度更不易控制，从而影响场板FP改变电场分布的作用；另外，源极电极S、漏极电极D和栅极电极G分开刻蚀沉积，需四张光罩和多步制造工艺，降低了半导体器件的生产效率。
鉴于此，本发明实施例提供了一种半导体器件的制备方法，图11是本发明实施例提供的一种半导体器件的制备方法的流程图，参考图11，半导体器件的制备方法包括：
S110、提供表面具有栅极结构的半导体外延层。
具体的，半导体外延层中包括带隙不同的两层氮化物半导体层，使得在带隙不同的两层氮化物半导体层之间的接合界面处产生三角阱势，电子积聚在三角阱中，由此产生邻近于异质结的二维电子气(2DEG)区。栅极结构设置在半导体外延层上。
S120、在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层。
具体的，第一介质层设置在半导体外延层和栅极结构上/上方/之上。第一介质层的材料可包括，例如但不限于，氮化硅或氧化硅，例如氮化硅(SiNx)、氮化硅(Si3N4)、氮氧化硅(SiON)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)或其组合。
S130、在第一介质层远离半导体外延层的一侧形成第一场板。
具体的，场板可以改变漏极区域的电场分布或者源极区域的电场分布，并影响半导体器件的击穿电压。场板的材料可包括，例如但不限于，导电材料，例如钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。在一些实施例中，还可以使用其他导电材料，例如铝、铜掺杂硅(Cu doped Si)和包括这些材料的合金。在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层之后先进行第一场板的制备，使得第一场板的制备工艺在源极电极和漏极电极的制备工艺之前，从而可以减少在第一场板制备之前的介质层的层数，降低介质层的厚度波动对介质层到半导体层的高度的影响，保证了场板高度的稳定性。
S140、在第一场板的表面以及第一场板暴露的第一介质层的表面形成第二介质层。
具体的，第二介质层的材料可包括，例如但不限于，氮化硅或氧化硅，例如氮化硅(SiNx)、氮化硅(Si3N4)、氮氧化硅(SiON)、氮化硅硼(SiBN)、氮化碳硅硼(SiCBN)或其组合。第二介质层用于覆盖住第一场板，以便于后续第一电极、第二电极和栅极电极的制备。
S150、刻蚀第一介质层和第二介质层，形成暴露栅极结构的第一连接口以及暴露半导体外延层的第二连接口和第三连接口；其中，第二连接口和第三连接口位于第一连接口的相对两侧。
具体的，第一连接口、第二连接口和第三连接口可以同时刻蚀；也可以先刻蚀第二连接口和第三连接口，再刻蚀第一连接口；或者先刻蚀第一连接口，再刻蚀第二连接口和第三连接口。优选的，第一连接口、第二连接口和第三连接口同时刻蚀，可以简化器件的制备流程。
S160、在同一制备工艺中，于第一连接口中形成栅极电极、于第二连接口中形成第一电极以及于第三连接口中形成第二电极。
具体的，在同一制备工艺中，于第一连接口中形成栅极电极、于第二连接口中形成第一电极以及于第三连接口中形成第二电极，第一电极、第二电极和栅极电极同时制备，简化了半导体器件的制造流程，释放机台更多产能，从而提高了半导体器件的生产效率。
本发明实施例提供的半导体器件的制备方法，在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层之后先进行第一场板的制备，使得第一场板的制备工艺在源极电极和漏极电极之前，可以减少在第一场板制备工艺之前的介质层的层数，降低介质层的厚度波动对介质层到半导体层的高度的影响，保证了场板高度的稳定性；另外，在同一制备工艺中，于第一连接口中形成栅极电极、于第二连接口中形成第一电极以及于第三连接口中形成第二电极，第一电极、第二电极和栅极电极同时制备，连接开口的刻蚀和电极的刻蚀总共需要两张光罩即可，简化了半导体器件的制造流程，释放机台更多产能，从而提高了半导体器件的生产效率。
以上为本发明的核心发明构思，下面结合附图对于半导体器件的制备方法进行如下具体说明。
图12是本发明实施例提供的另一种半导体器件的制备方法的流程图，图13至图19是本发明实施例提供的一种半导体器件的制备方法中步骤S210至步骤S280的剖面结构示意图，参考图12~图19，半导体器件的制备方法包括：
S210、提供表面具有栅极结构的半导体外延层。
可选的，参考图13，提供表面具有栅极结构30的半导体外延层20的步骤具体包括：提供衬底10；在衬底10的一侧形成第一氮化物半导体层21；在第一氮化物半导体层21远离衬底10的一侧形成第二氮化物半导体层22；在第二氮化物半导体层22远离衬底10的一侧形成栅极结构30；栅极结构30覆盖部分的第二氮化物半导体层22。
具体的，衬底10可以是半导体衬底10。衬底10的材料可包含但不限于Si、SiGe、SiC、砷化镓、p掺杂Si、n掺杂Si、蓝宝石、绝缘体上半导体(如绝缘体上硅(SOI)或其它合适的衬底10材料。在一些实施例中，衬底10可包含例如但不限于III族元素、IV族元素、V族元素或其组合(例如，III-V化合物)。在其它实施例中，衬底10的材料可包含具有<111>定向的硅衬底。
在一些实施例中，衬底10可以包含缓冲层，缓冲层可与半导体外延层20接触，缓冲层用于减小衬底10与半导体外延层20之间的晶格和热失配，由此解决归因于失配/差异的缺陷。缓冲层可包含III-V化合物。III-V化合物可包含但不限于铝、镓、铟、氮或其组合。因此，缓冲层的示例性材料可进一步包含例如但不限于GaN、AlN、AlGaN、InAlGaN或其组合。在一些实施例中，衬底10可进一步包含成核层。成核层可形成于缓冲层下方。成核层用于提供过渡以适应衬底10与缓冲层的III-氮化物层之间的失配/差异。成核层的示例性材料可包含但不限于AlN或其合金中的任一种。
半导体外延层20包括第一氮化物半导体层21和第二氮化物半导体层22。第一氮化物半导体层21位于衬底10的一侧，第二氮化物半导体层22位于第一氮化物半导体层21远离衬底10的一侧，且具有与第一氮化物半导体层21不同的带隙。在第一氮化物半导体层21和第二氮化物半导体层22之间具有二维电子气的异质结。第一氮化物半导体层21的材料可包含但不限于氮化物或III-V族化合物，如GaN、AlN、InN、InxAlyGa(1-x-y)N(其中x+y≤1)、AlyGa(1-y)N(其中y≤1)。第二氮化物半导体层22的材料可包含但不限于III-V族氮化物半导体材料，如GaN、AlGaN、InN、AlInN、InGaN、AlInGaN或其组合。选择第一氮化物半导体层21的材料的带隙(即，禁带宽度)和第二氮化物半导体层22的材料的带隙不同，使得二者电子亲和力彼此不同且在其间形成异质结。
设置第一氮化物半导体层21的材料的带隙小于第二氮化物半导体层22的材料的带隙，举例来说，第一氮化物半导体层21可选择为具有大约3.4eV的带隙的GaN层，第二氮化物半导体层22可选择为具有大约4 .0eV的带隙的AlGaN层，由此，第一氮化物半导体层21和第二氮化物半导体层22可分别充当沟道层和势垒层。在沟道层与势垒层之间的接合界面处产生三角阱势，使得电子积聚在三角阱中，由此产生邻近于异质结的二维电子气(2DEG)区。因此，氮化物基半导体器件能够包含至少一个基于GaN的高电阻迁移率晶体管(HEMT)。应注意，2DEG区的形成同沟道与势垒层之间的极化效应的程度正相关。
栅极结构30设置在半导体外延层20上/上方/之上。栅极结构30可以包括掺杂的III-V族半导体层31和栅极欧姆接触层32。掺杂的III-V族半导体层31设置在半导体外延层20上并与其接触。掺杂的III-V族半导体层31设置/夹设于半导体外延层20和栅极欧姆接触层32之间。栅极欧姆接触层32设置在掺杂的III-V族半导体层31上并与其接触。在图13的示例性图示中，掺杂的III-V族半导体层31可以是p型掺杂的III-V族半导体层。掺杂的III-V族半导体层31的示例性材料可包括，例如但不限于，p掺杂的III-V族氮化物半导体材料，例如p型氮化镓、p型氮化铝镓、p型氮化铟、p型氮化铝铟、p型氮化铟镓、p型氮化铝铟镓或其组合。在一些实施例中，通过使用p型杂质(例如铍(Be)、锌(Zn)、镉(Cd)和镁(Mg))来实现p型掺杂材料。栅极欧姆接触层32的示例性材料可包括金属或金属化合物。栅极欧姆接触层32可以形成为具有相同或不同组成的单层或多层。金属或金属化合物的示例性材料可包括，例如但不限于，钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、金属合金或其化合物或其他金属化合物。
S220、在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层。
具体的，参考图13，在栅极结构的表面以及栅极结构暴露的半导体外延层的表面形成第一介质层40。
S230、在半导体外延层的非器件区域中进行离子注入形成离子注入层。
具体的，参考图14，半导体外延层20包括器件区域和非器件区域；栅极结构、第一电极和第二电极位于器件区域；于栅极结构30的表面以及栅极结构30暴露的半导体外延层20的表面形成第一介质层40之后，还包括在半导体外延层20的非器件区域中进行离子注入形成离子注入层31。通过离子注入层31可以实现半导体器件与其它器件的电隔离。
S240、在第一介质层远离半导体外延层的一侧形成第一场板材料层。
具体的，参考图15，在第一介质层40远离半导体外延层的一侧形成第一场板材料层401。第一场板材料层401的材料可包括，例如但不限于，导电材料，例如钛(Ti)、钽(Ta)、氮化钛(TiN)、氮化钽(TaN)或其组合。在一些实施例中，还可以使用其他导电材料，例如铝、铜掺杂硅(Cu doped Si)和包括这些材料的合金。
S250、刻蚀第一场板材料层，形成第一场板；其中，第一场板在半导体外延层的垂直投影位于第一电极在半导体外延层的垂直投影与栅极电极在半导体外延层的垂直投影之间。
具体的，参考图16，基于掩膜版，刻蚀第一场板材料层401，形成第一场板FP1。参考图19，第一场板FP1在半导体外延层20的垂直投影位于第一电极71在半导体外延层20的垂直投影与栅极电极70在半导体外延层20的垂直投影之间。第一电极71可以为漏极电极，第二电极72为源极电极；或者，第一电极71可以为源极电极，第二电极72为漏极电极。
S260、刻蚀第一介质层和第二介质层，形成暴露栅极结构的第一连接口以及暴露半导体外延层的第二连接口和第三连接口。
具体的，参考图17，刻蚀第一介质层40和第二介质层50，形成暴露栅极结构30的第一连接口61以及暴露半导体外延层20的第二连接口62和第三连接口63。其具体步骤可以包括：刻蚀第二介质层50，在第二介质层50中形成暴露第一介质层40的第一开口、第二开口和第三开口；其中，第一开口位于栅极结构30所在的区域；第二开口和第三开口位于第一开口的相对两侧；继续刻蚀第一开口暴露的第一介质层40形成暴露栅极结构30的第四开口，以及刻蚀第二开口和第三开口暴露的第一介质层40形成暴露半导体外延层20的第五开口和第六开口；其中，第一开口和第四开口构成第一连接口61，第二开口和第五开口构成第二连接口62，第三开口和第六开口构成第三连接口63。
S270、在第二介质层远离半导体外延层一侧的表面上以及第一连接口、第二连接口和第三连接口中沉积金属材料，形成金属层。
S280、刻蚀位于第二介质层远离半导体外延层一侧的表面上的金属层，形成栅极电极、第一电极以及第二电极。
具体的，参考图18~图19，在同一制备工艺中，于第一连接口61中形成栅极电极70、于第二连接口62中形成第一电极71以及于第三连接口63中形成第二电极72，包括：在第二介质层50远离半导体外延层20一侧的表面上以及第一连接口61、第二连接口62和第三连接口63中沉积金属材料，形成金属层701；刻蚀位于第二介质层50远离半导体外延层20一侧的表面上的金属层701，形成栅极电极70、第一电极71以及第二电极72。金属层701的金属材料可以包括金属或金属化合物。金属或金属化合物的示例性材料可包括，例如但不限于，钨(W)、金(Au)、钯(Pd)、钛(Ti)、钽(Ta)、钴(Co)、镍(Ni)、铂(Pt)、钼(Mo)、氮化钛(TiN)、氮化钽(TaN)、金属合金或其化合物或其他金属化合物。金属层可以形成为具有相同或不同组成的单层或多层。
可选的，图20是本发明实施例提供的一种半导体器件的制备方法中步骤S280的另一种剖面结构示意图，参考图20，刻蚀位于第二介质层50远离半导体外延层20一侧的表面上的金属层，形成栅极电极70、第一电极71以及第二电极72的同时，还包括：
在第二介质层50远离半导体外延层20一侧的表面上形成第二场板FP2。
具体的，第二场板FP2在半导体外延层20的垂直投影位于第一电极71在半导体外延层20的垂直投影与栅极电极70在半导体外延层20的垂直投影之间。相对于只包含第一场板FP1，本发明实施例中利用两个场板将电场峰值分散成更多的峰值，以达到更均匀的电场分布，防止第一电极区域的强峰值电场引起的击穿现象限制器件性能。其中，第一场板FP1在半导体外延层20的垂直投影与第二场板FP2在半导体外延层20的垂直投影至少部分不重叠，以保证第二场板FP2对电场分布的调节作用。可选的，第一场板FP1在半导体外延层20的垂直投影与第二场板FP2在半导体外延层20的垂直投影部分重叠，可以改善设置两个场板时导致器件的占用面积增大的问题，从而有利于器件的小型化。在其它的实施例中，还可以制备两个以上的场板，本提案对此不进行限定。
本发明实施例还提供了一种半导体器件，通过上述任意实施例所述的半导体器件的制备方法制备，参考图19，半导体器件包括：
表面具有栅极结构30的半导体外延层20；
第一介质层40，位于栅极结构30的表面以及栅极结构30暴露的半导体外延层20的表面；
第一场板FP1，位于第一介质层40远离半导体外延层20的一侧；
第二介质层50，位于第一场板FP1的表面以及第一场板FP1暴露的第一介质层40的表面；
暴露栅极结构30的第一连接口61以及暴露半导体外延层20的第二连接口62和第三连接口63；其中，第二连接口62和第三连接口63位于第一连接口61的相对两侧；
栅极电极70、第一电极71和第二电极72；栅极电极70位于第一连接口61中，第一电极71位于第二连接口62中，第二电极72位于第三连接口63中；栅极电极70、第一电极71和第二电极72在同一制备工艺中制备。
可选的，参考图20，第一场板FP1在半导体外延层20的垂直投影位于第一电极71在半导体外延层20的垂直投影与栅极电极70在半导体外延层20的垂直投影之间；半导体器件还包括：
第二场板FP2，位于第二介质层50远离半导体外延层20一侧的表面；其中，第二场板FP2在半导体外延层20的垂直投影位于第一电极71在半导体外延层20的垂直投影与栅极电极70在半导体外延层20的垂直投影之间。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (9)

1.一种半导体器件的制备方法，其特征在于，包括：
提供表面具有栅极结构的半导体外延层；
在所述栅极结构的表面以及所述栅极结构暴露的所述半导体外延层的表面形成第一介质层；
在所述第一介质层远离所述半导体外延层的一侧形成第一场板；
在所述第一场板的表面以及所述第一场板暴露的所述第一介质层的表面形成第二介质层；
刻蚀所述第一介质层和所述第二介质层，形成暴露所述栅极结构的第一连接口以及暴露所述半导体外延层的第二连接口和第三连接口；其中，第二连接口和第三连接口位于所述第一连接口的相对两侧；
在同一制备工艺中，于所述第一连接口中形成栅极电极、于所述第二连接口中形成第一电极以及于所述第三连接口中形成第二电极；
在同一制备工艺中，于所述第一连接口中形成栅极电极、于所述第二连接口中形成第一电极以及于所述第三连接口中形成第二电极，包括：
在所述第二介质层远离所述半导体外延层一侧的表面上以及所述第一连接口、第二连接口和所述第三连接口中沉积金属材料，形成金属层；
刻蚀位于所述第二介质层远离所述半导体外延层一侧的表面上的金属层，形成所述栅极电极、所述第一电极以及所述第二电极；
刻蚀位于所述第二介质层远离所述半导体外延层一侧的表面上的金属层，形成所述栅极电极、所述第一电极以及所述第二电极的同时，还包括：
在所述第二介质层远离所述半导体外延层一侧的表面上形成第二场板。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述第一介质层远离所述半导体外延层的一侧形成第一场板，包括：
在所述第一介质层远离所述半导体外延层的一侧形成第一场板材料层；
刻蚀所述第一场板材料层，形成所述第一场板；其中，所述第一场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间。
3.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第二场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间。
4.根据权利要求3所述的半导体器件的制备方法，其特征在于，所述第一场板在所述半导体外延层的垂直投影与所述第二场板在所述半导体外延层的垂直投影至少部分不重叠。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述提供表面具有栅极结构的半导体外延层，包括：
提供衬底；
在所述衬底的一侧形成第一氮化物半导体层；
在所述第一氮化物半导体层远离所述衬底的一侧形成第二氮化物半导体层；
在所述第二氮化物半导体层远离所述衬底的一侧形成所述栅极结构；所述栅极结构覆盖部分的所述第二氮化物半导体层。
6.根据权利要求1所述的半导体器件的制备方法，其特征在于，刻蚀所述第一介质层和所述第二介质层，形成暴露所述栅极结构的第一连接口以及暴露所述半导体外延层的第二连接口和第三连接口，包括：
刻蚀所述第二介质层，在所述第二介质层中形成暴露所述第二介质层的第一开口、第二开口和第三开口；其中，所述第一开口位于所述栅极结构所在的区域；所述第二开口和第三开口位于所述第一开口的相对两侧；
继续刻蚀所述第一开口暴露的所述第一介质层形成暴露所述栅极结构的第四开口，以及刻蚀所述第二开口和所述第三开口暴露的所述第一介质层形成暴露所述半导体外延层的第五开口和第六开口；其中，所述第一开口和所述第四开口构成所述第一连接口，所述第二开口和所述第五开口构成所述第二连接口，所述第三开口和所述第六开口构成所述第三连接口。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述半导体外延层包括器件区域和非器件区域；所述栅极结构、所述第一电极和所述第二电极位于所述器件区域；
于所述栅极结构的表面以及所述栅极结构暴露的所述半导体外延层的表面形成第一介质层之后，还包括：
在所述半导体外延层的非器件区域中进行离子注入形成离子注入层。
8.一种半导体器件，其特征在于，包括：
表面具有栅极结构的半导体外延层；
第一介质层，位于所述栅极结构的表面以及所述栅极结构暴露的所述半导体外延层的表面；
第一场板，位于所述第一介质层远离所述半导体外延层的一侧；
第二介质层，位于所述第一场板的表面以及所述第一场板暴露的所述第一介质层的表面；
第二场板，位于所述第二介质层远离所述半导体外延层一侧的表面；
暴露所述栅极结构的第一连接口以及暴露所述半导体外延层的第二连接口和第三连接口；其中，第二连接口和第三连接口位于所述第一连接口的相对两侧；
栅极电极、第一电极和第二电极；所述栅极电极位于所述第一连接口中，所述第一电极位于所述第二连接口中，所述第二电极位于所述第三连接口中；所述第二场板、所述栅极电极、所述第一电极和所述第二电极在同一制备工艺中制备。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间；
所述第二场板在所述半导体外延层的垂直投影位于所述第一电极在所述半导体外延层的垂直投影与所述栅极电极在所述半导体外延层的垂直投影之间。
CN202311606359.9A 2023-11-29 2023-11-29 一种半导体器件及其制备方法 Active CN117316767B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202311606359.9A CN117316767B (zh) 2023-11-29 2023-11-29 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202311606359.9A CN117316767B (zh) 2023-11-29 2023-11-29 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN117316767A CN117316767A (zh) 2023-12-29
CN117316767B true CN117316767B (zh) 2024-02-13

Family

ID=89286958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202311606359.9A Active CN117316767B (zh) 2023-11-29 2023-11-29 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN117316767B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230637A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 用于高电压晶体管的方法及设备
CN113437136A (zh) * 2021-06-28 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN114256329A (zh) * 2021-12-20 2022-03-29 华虹半导体(无锡)有限公司 半导体器件及其形成方法
CN116053294A (zh) * 2021-12-31 2023-05-02 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569224B2 (en) * 2020-12-14 2023-01-31 Vanguard International Semiconductor Corporation Semiconductor device and operation circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230637A (zh) * 2016-03-24 2017-10-03 台湾积体电路制造股份有限公司 用于高电压晶体管的方法及设备
CN113437136A (zh) * 2021-06-28 2021-09-24 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN114256329A (zh) * 2021-12-20 2022-03-29 华虹半导体(无锡)有限公司 半导体器件及其形成方法
CN116053294A (zh) * 2021-12-31 2023-05-02 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法

Also Published As

Publication number Publication date
CN117316767A (zh) 2023-12-29

Similar Documents

Publication Publication Date Title
CN111883588A (zh) 用于hemt器件的侧壁钝化
CN113016074A (zh) 半导体器件及其制造方法
US20230034255A1 (en) Semiconductor device and manufacturing method thereof
CN114127951B (zh) 氮化物基半导体装置以及制造其的方法
CN114270532B (zh) 半导体装置及其制造方法
CN111490100A (zh) 半导体装置及其制造方法
US20240162313A1 (en) High electron mobility transistor and method for forming the same
CN114270533A (zh) 半导体器件及其制造方法
CN113228297A (zh) 半导体器件及其制造方法
CN114402442B (zh) 氮化物基半导体装置及其制造方法
CN114175267A (zh) 半导体器件及其制造方法
WO2023141749A1 (en) GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME
CN113892188B (zh) 半导体器件及其制造方法
CN114207840B (zh) 氮化物基半导体装置及其制造方法
CN117316767B (zh) 一种半导体器件及其制备方法
US11588047B2 (en) Semiconductor component and manufacturing method thereof
CN115458597B (zh) 氮化物基半导体器件及其制造方法
CN115663025B (zh) 氮化物基半导体器件及其制造方法
US11955541B2 (en) Semiconductor device and method for forming the same
CN115812253B (zh) 氮化物基半导体器件及其制造方法
CN113906571B (zh) 半导体器件及其制造方法
CN115832041B (zh) 半导体器件及其制造方法
US20230015042A1 (en) Semiconductor device and manufacturing method thereof
WO2024060220A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
US20230215912A1 (en) Semiconductor device and method for manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant