CN113437136A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN113437136A CN113437136A CN202110717059.2A CN202110717059A CN113437136A CN 113437136 A CN113437136 A CN 113437136A CN 202110717059 A CN202110717059 A CN 202110717059A CN 113437136 A CN113437136 A CN 113437136A
- Authority
- CN
- China
- Prior art keywords
- metal
- layer
- source
- drain
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims abstract description 201
- 239000002184 metal Substances 0.000 claims abstract description 201
- 239000010410 layer Substances 0.000 claims abstract description 130
- 239000011241 protective layer Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims description 20
- 238000002161 passivation Methods 0.000 claims description 20
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 19
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 18
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 239000010931 gold Substances 0.000 claims description 12
- 238000001704 evaporation Methods 0.000 claims description 11
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 9
- 229910052737 gold Inorganic materials 0.000 claims description 9
- 229910052763 palladium Inorganic materials 0.000 claims description 9
- 229910052697 platinum Inorganic materials 0.000 claims description 9
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229920002577 polybenzoxazole Polymers 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 239000000463 material Substances 0.000 abstract description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 10
- 238000000206 photolithography Methods 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 230000008020 evaporation Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本申请提供一种半导体器件及其制备方法，涉及半导体技术领域，方法包括：在衬底上形成半导体叠层；在半导体叠层上形成源极金属、漏极金属和栅极金属；在栅极金属上形成介质层；在介质层上形成源场板，源场板位于源极金属和漏极金属之间；可以选择相对介电常数小于5的材料制作保护层，如此，结合保护层在覆盖器件上表面时也会在源场板和漏极金属之间存在，能够通过选择相对介电常数小于5的保护层来降低源场板和漏极金属之间的相对介电常数，从而减小源场板和漏极金属之间的Cds，从而提高半导体器件的漏极效率，使得半导体器件具有较佳的性能表现。
Description
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。
背景技术
对于射频器件，漏极效率(Drain efficiency)是一个关键衡量指标，其和Cds(源极和漏极电容)有关，Cds越小，漏极效率越高。在GaN器件中，源场板和源极电连接，源场板和漏极之间是源漏间距最小的位置，因此，通常是通过改变源场板和漏极之间的电容，实现漏极效率的提高。
现有技术一般通过增加源场板和漏极间距来减小Cds，进而提升效率，但是增加源场板和漏极之间的间距，会增加器件面积，导致器件生产成本大幅增加。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件及其制备方法，在不增加器件面积的情况下提高漏极效率。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种半导体器件制备方法，方法包括：在衬底上形成半导体叠层；在半导体叠层上形成源极金属、漏极金属和栅极金属；在栅极金属上形成介质层；在介质层上形成源场板，源场板位于源极金属和漏极金属之间；在源场板上形成覆盖衬底的保护层，保护层的相对介电常数小于5。
可选的，在半导体叠层上形成源极金属、漏极金属和栅极金属包括：在半导体叠层上形成钝化层；刻蚀钝化层以分别形成源极开口和漏极开口；在源极开口和漏极开口内蒸镀金属以分别形成与半导体叠层欧姆接触的源极金属和漏极金属；刻蚀钝化层形成栅极槽，栅极槽位于源极金属和漏极金属之间；在栅极槽内蒸镀金属以形成栅极金属。
可选的，源极金属和漏极金属均包括依次形成的钛层、铝层、镍层和金层，栅极金属包括依次形成的镍层和金层。
可选的，保护层的相对介电常数大于3且小于4。
可选的，保护层为聚酰亚胺层或聚苯并恶唑层。
可选的，在栅极金属上形成介质层之后，方法还包括：刻蚀介质层以分别在源极金属和漏极金属上方打开开口；在开口内蒸镀金属以分别在源极金属上形成源极互连金属、在漏极金属上形成漏极互连金属。
可选的，源极互连金属和漏极互连金属中的顶层金属为铂层和/或钯层。
可选的，源场板中的顶层金属为铂层和/或钯层。
本申请实施例的另一方面，提供一种半导体器件，包括：衬底；设置在衬底上的半导体叠层；设置在半导体叠层上的源极金属、漏极金属和栅极金属；设置在栅极金属上的介质层；设置在介质层上的源场板，源场板位于源极金属和漏极金属之间；设置在源场板上的保护层，保护层覆盖衬底且保护层的相对介电常数小于5。
可选的，保护层的相对介电常数大于3且小于4。
本申请的有益效果包括：
本申请提供了一种半导体器件及其制备方法，方法包括：在衬底上形成半导体叠层；在半导体叠层上形成源极金属、漏极金属和栅极金属；在栅极金属上形成介质层；在介质层上形成源场板，源场板位于源极金属和漏极金属之间；可以选择相对介电常数小于5的材料制作保护层，如此，结合保护层在覆盖器件上表面时也会在源场板和漏极金属之间存在，能够通过选择相对介电常数小于5的保护层来降低源场板和漏极金属之间的相对介电常数，从而减小源场板和漏极金属之间的Cds，从而提高半导体器件的漏极效率，使得半导体器件具有较佳的性能表现。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种半导体器件制备方法的流程示意图；
图2为本申请实施例提供的一种半导体器件制备方法的状态示意图之一；
图3为本申请实施例提供的一种半导体器件制备方法的状态示意图之二；
图4为本申请实施例提供的一种半导体器件制备方法的状态示意图之三；
图5为本申请实施例提供的一种半导体器件制备方法的状态示意图之四；
图6为本申请实施例提供的一种半导体器件制备方法的状态示意图之五；
图7为本申请实施例提供的一种半导体器件制备方法的状态示意图之六；
图8为本申请实施例提供的一种半导体器件制备方法的状态示意图之七；
图9为本申请实施例提供的一种半导体器件的结构示意图。
图标：100-衬底；110-半导体叠层；120-钝化层；121-源极开口；122-漏极开口；130-源极金属；140-漏极金属；150-栅极金属；160-介质层；170-源极互连金属；180-漏极互连金属；190-源场板；200-保护层。
具体实施方式
为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区域分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种半导体器件制备方法，参照图1，方法包括：
S010：在衬底上形成半导体叠层。
如图2所示，首先提供一种衬底100，该衬底100可以是用于承载半导体集成电路元器件的基材，例如GaN、GaAs、SiC等。然后在该衬底100上沉积半导体叠层110，沉积的方式可以是通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺进行，本申请对其不做限定，具体可以根据实际需求进行合理选择。
半导体叠层110可以是一层、两层或多层，设置时应当结合器件类型进行合理选择，例如根据绝缘栅型场效应晶体管(MIS FET)、高电子迁移率晶体管(HEMT)等进行选择，本申请不对其做限制，当半导体器件为HEMT器件时，半导体叠层110可以包括沟道层和势垒层，在一种实施例中，沟道层可以是GaN层，势垒层可以是AlGaN层；在另一种实施例中，沟道层可以是AlGaAs层，势垒层可以是InGaP层等，当然，半导体叠层110还可以包括缓冲层、插入层等等，以使得半导体器件具有较佳的性能。
S020：在半导体叠层上形成源极金属、漏极金属和栅极金属。
在S010之后，如图6所示，继续在半导体叠层110上制作源极金属130、漏极金属140和栅极金属150，源极金属130、漏极金属140和栅极金属150可以采用光刻、蒸镀或电镀、金属剥离等工艺形成，制作时，通常可以将源极金属130和漏极金属140在同一步骤中制作。源极金属130和漏极金属140可以均是欧姆金属，欧姆金属可以是叠层金属，例如依次形成的Ti/Al/Ni/Au。栅极金属150则可以是在源极金属130和漏极金属140制作完毕后再行制作，同理，栅极金属150也可以是叠层金属，例如依次形成的Ni/Au。
栅极金属150可以位于源极金属130和漏极金属140之间，以此，使得栅极金属150能够在源极金属130和漏极金属140之间的沟道上方形成具有栅控功能的主动器件。
S030：在栅极金属上形成介质层。
如图7所示，在S020之后，在栅极金属150上形成介质层160，可以通过外延生长形成介质层160，介质层160应当至少覆盖栅极金属150的顶面和侧壁，以此使得介质层160能够对栅极金属150进行绝缘隔离。当然，参照图7，介质层160也可以覆盖源极金属130和漏极金属140，即在栅极金属150上形成整层的介质层160。
S040：在介质层上形成源场板，源场板位于源极金属和漏极金属之间。
如图8所示，继续在介质层160上形成源场板190，源场板190可以采用光刻、蒸镀或电镀、金属剥离等工艺形成，源场板190位于源极金属130和漏极金属140之间，基于源场板190和源极金属130是电连接的，因此，源场板190和漏极金属140之间的间距是源漏间距最小的位置。
S050：在源场板上形成覆盖衬底的保护层，保护层的相对介电常数小于5。
如图9所示，在图8所示的器件结构上制作保护层200，保护层200应当覆盖器件的整个上表面(背离衬底100的一侧)，使得保护层200在衬底100上的正投影完全覆盖衬底100，以此，通过保护层200对器件结构进行保护，有效提高器件的防水汽侵蚀能力。在制作保护层200时，可以选择相对介电常数小于5的材料制作保护层200，如此，结合保护层200在覆盖器件上表面时也会在源场板190和漏极金属140之间存在，能够通过选择相对介电常数小于5的保护层200来降低源场板190和漏极金属140之间的相对介电常数，从而减小源场板190和漏极金属140之间的Cds，从而提高半导体器件的漏极效率，使得半导体器件具有较佳的性能表现。
可选的，通过S020在半导体叠层110上形成源极金属130、漏极金属140和栅极金属150时，如图3所示，可以先在半导体叠层110上先通过等离子体CVD沉积形成整层的钝化层120，然后在钝化层120上涂覆光阻，涂覆的方式可以是旋转涂布，涂覆有光阻的器件经过软烘、边缘光刻胶去除、对准、曝光、显影、硬烘等步骤，在光阻上打开第一窗口和第二窗口，使得位于光阻下方的钝化层120在第一窗口和第二窗口内露出。而后，如图4所示，通过干法刻蚀，去除第一窗口和第二窗口内的钝化层120，使得在钝化层120上形成源极开口121和漏极开口122，如图5所示，通过光刻、蒸镀或电镀、金属剥离等工艺在源极开口121和漏极开口122内形成源极金属130和漏极金属140，进行高温热处理(一般大于500℃)使金属合金化，通过高温退火使得源极金属130和漏极金属140与半导体叠层110形成欧姆接触。
同理，参照源极开口121和漏极开口122形成的工艺，刻蚀钝化层120，在钝化层120上形成栅极槽，栅极槽位于源极金属130和漏极金属140之间，且栅极槽的槽底露出钝化层120下方的半导体叠层110，然后通过光刻、蒸镀或电镀、金属剥离等工艺在栅极槽内形成栅极金属150，此时，栅极金属150、源极金属130和漏极金属140可以通过钝化层120进行绝缘隔离，以此保证器件的正常工作。钝化层120可以是SiN层、SiO2层，介质层160可以是SiN层、SiO2层。
可选的，源极金属130和漏极金属140均包括依次形成的钛层、铝层、镍层和金层，栅极金属150包括依次形成的镍层和金层，从而使得器件具有更好的性能。
可选的，保护层200的相对介电常数大于3且小于4，如此，能够进一步的降低Cds，从而提高半导体器件的漏极效率。
可选的，如图9所示，保护层200为聚酰亚胺层，即聚酰亚胺层的相对介电常数处于大于3且小于4的范围，即聚酰亚胺层的折射率较低，可以使得器件具有较好的保护的同时，具备较好的漏极效率。制作聚酰亚胺层时，可以在器件表面涂PI胶，通过曝光显影，将需要打线的PAD暴露出来。然后使用热板/烘箱烘烤，使PI胶充分固化。在一些实施方式中，保护层200还可以是聚苯并恶唑层。
可选的，如图7所示，在栅极金属150上形成介质层160之后，方法还包括：如图8所示，然后在介质层160上涂覆光阻，涂覆的方式可以是旋转涂布，涂覆有光阻的器件经过软烘、边缘光刻胶去除、对准、曝光、显影、硬烘等步骤，在光阻上打开第三窗口和第四窗口(本申请中的第一、第二、第三等均仅用作区分，便于理解)，使得位于光阻下方的介质层160在第三窗口和第四窗口内露出。而后，通过干法刻蚀，去除第三窗口和第四窗口内的介质层160，使得在介质层160上打开两个开口，从而在其中的一个开口内露出源极金属130，在另一个开口内露出漏极金属140，即在介质层160上打开位于源极金属130上方的开口和位于漏极金属140上方的开口。通过光刻、蒸镀或电镀、金属剥离等工艺在两个开口内形成源极互连金属170和漏极互连金属180。当结合有钝化层120时，可以先对钝化层120干法刻蚀、蒸镀金属制作源极金属130和漏极金属140，然后再制作介质层160，对介质层160进行干法刻蚀、蒸镀金属制作源极互连金属170和漏极互连金属180，此后，再制作保护层200。
源极互连金属170和漏极互连金属180可以是在同一步骤中制作。源场板190可以是与源极互连金属170和漏极互连金属180在同一步骤中制作，也可以是源极互连金属170和漏极互连金属180通过一次光刻制作，源场板190通过另一次光刻制作，本申请对其不做限定，可以根据需求进行合理选择设置。
可选的，源极互连金属170和漏极互连金属180也可以是叠层金属，即包括依次形成的多层金属层，例如依次形成的Ti/Au/Pt。为了进一步的提高半导体器件的防水汽侵蚀能力，还可以使得源极互连金属170中最顶层的金属为铂层和/或钯层，漏极互连金属180中最顶层的金属为铂层和/或钯层，当然，当源极互连金属170和漏极互连金属180在同一步骤中制作时，两者的顶层金属应当一致。如此，利用顶层金属为铂层和/或钯层来避免原来顶层金属为金时，金与水接触发生金迁移，导致半导体器件的HAST性能降低的现象。
可选的，源场板190中的顶层金属为铂层和/或钯层，如此，也能够利用铂层、钯层隔绝水和金，提高半导体器件的HAST性能。
本申请实施例的另一方面，提供一种半导体器件，如图9所示，包括：衬底100；设置在衬底100上的半导体叠层110；设置在半导体叠层110上的源极金属130、漏极金属140和栅极金属150；设置在栅极金属150上的介质层160；设置在介质层160上的源场板190，源场板190位于源极金属130和漏极金属140之间。
如图9所示，在上述器件结构上制作保护层200，保护层200应当覆盖器件的整个上表面(背离衬底100的一侧)，使得保护层200在衬底100上的正投影完全覆盖衬底100，以此，通过保护层200对器件结构进行保护，有效提高器件的防水汽侵蚀能力。在制作保护层200时，可以选择相对介电常数小于5的材料制作保护层200，如此，结合保护层200在覆盖器件上表面时也会在源场板190和漏极金属140之间存在，能够通过选择相对介电常数小于5的保护层200来降低源场板190和漏极金属140之间的相对介电常数，从而减小源场板190和漏极金属140之间的Cds，从而提高半导体器件的漏极效率，使得半导体器件具有较佳的性能表现。
可选的，保护层200的相对介电常数大于3且小于4，如此，能够进一步的降低Cds，从而提高半导体器件的漏极效率。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
Claims (10)
1.一种半导体器件制备方法，其特征在于，所述方法包括：
在衬底上形成半导体叠层；
在所述半导体叠层上形成源极金属、漏极金属和栅极金属；
在所述栅极金属上形成介质层；
在所述介质层上形成源场板，所述源场板位于所述源极金属和所述漏极金属之间；
在所述源场板上形成覆盖所述衬底的保护层，所述保护层的相对介电常数小于5。
2.如权利要求1所述的半导体器件制备方法，其特征在于，所述在所述半导体叠层上形成源极金属、漏极金属和栅极金属包括：
在所述半导体叠层上形成钝化层；
刻蚀所述钝化层以分别形成源极开口和漏极开口；
在所述源极开口和所述漏极开口内蒸镀金属以分别形成与所述半导体叠层欧姆接触的所述源极金属和所述漏极金属；
刻蚀所述钝化层形成栅极槽，所述栅极槽位于所述源极金属和所述漏极金属之间；
在所述栅极槽内蒸镀金属以形成所述栅极金属。
3.如权利要求1或2所述的半导体器件制备方法，其特征在于，所述源极金属和所述漏极金属均包括依次形成的钛层、铝层、镍层和金层，所述栅极金属包括依次形成的镍层和金层。
4.如权利要求1所述的半导体器件制备方法，其特征在于，所述保护层的相对介电常数大于3且小于4。
5.如权利要求4所述的半导体器件制备方法，其特征在于，所述保护层为聚酰亚胺层或聚苯并恶唑层。
6.如权利要求1所述的半导体器件制备方法，其特征在于，所述在所述栅极金属上形成介质层之后，所述方法还包括：
刻蚀所述介质层以分别在所述源极金属和所述漏极金属上方打开开口；
在所述开口内蒸镀金属以分别在所述源极金属上形成源极互连金属、在所述漏极金属上形成漏极互连金属。
7.如权利要求6所述的半导体器件制备方法，其特征在于，所述源极互连金属和所述漏极互连金属中的顶层金属为铂层和/或钯层。
8.如权利要求1所述的半导体器件制备方法，其特征在于，所述源场板中的顶层金属为铂层和/或钯层。
9.一种半导体器件，其特征在于，包括：
衬底；
设置在所述衬底上的半导体叠层；
设置在所述半导体叠层上的源极金属、漏极金属和栅极金属；
设置在所述栅极金属上的介质层；
设置在所述介质层上的源场板，所述源场板位于所述源极金属和所述漏极金属之间；
设置在所述源场板上的保护层，所述保护层覆盖所述衬底且所述保护层的相对介电常数小于5。
10.如权利要求9所述的半导体器件，其特征在于，所述保护层的相对介电常数大于3且小于4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110717059.2A CN113437136A (zh) | 2021-06-28 | 2021-06-28 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110717059.2A CN113437136A (zh) | 2021-06-28 | 2021-06-28 | 一种半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113437136A true CN113437136A (zh) | 2021-09-24 |
Family
ID=77754832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110717059.2A Pending CN113437136A (zh) | 2021-06-28 | 2021-06-28 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113437136A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782594A (zh) * | 2021-11-12 | 2021-12-10 | 深圳市时代速信科技有限公司 | 一种半导体器件 |
| CN114744024A (zh) * | 2022-06-13 | 2022-07-12 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
| CN117316767A (zh) * | 2023-11-29 | 2023-12-29 | 英诺赛科(苏州)半导体有限公司 | 一种半导体器件及其制备方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010042890A1 (en) * | 1997-12-04 | 2001-11-22 | Chulin Liang | Isolated junction structure and method of manufacture |
| CN1828959A (zh) * | 2005-03-04 | 2006-09-06 | 斯坦雷电气株式会社 | 半导体发光元件 |
| JP2008118045A (ja) * | 2006-11-07 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20090179244A1 (en) * | 2008-01-11 | 2009-07-16 | Kabushiki Kaisha Toshiba | Semiconductor component and semiconductor device |
| US20140374827A1 (en) * | 2013-06-24 | 2014-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN104362172A (zh) * | 2014-10-15 | 2015-02-18 | 杰华特微电子（杭州）有限公司 | 具有终端环的半导体芯片结构及其制造方法 |
| CN104393035A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 基于介质调制的复合源场板异质结场效应晶体管 |
| CN106531867A (zh) * | 2016-12-21 | 2017-03-22 | 福建昌达光电有限公司 | 一种能够多色块独立发光的垂直结构芯片及其制造方法 |
| CN107403782A (zh) * | 2016-05-20 | 2017-11-28 | 英飞凌科技股份有限公司 | 芯片封装体、形成芯片封装体的方法和形成电接触结构的方法 |
| CN108767009A (zh) * | 2018-05-29 | 2018-11-06 | 苏州捷芯威半导体有限公司 | 半导体器件及其制作方法 |
-
2021
- 2021-06-28 CN CN202110717059.2A patent/CN113437136A/zh active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20010042890A1 (en) * | 1997-12-04 | 2001-11-22 | Chulin Liang | Isolated junction structure and method of manufacture |
| CN1828959A (zh) * | 2005-03-04 | 2006-09-06 | 斯坦雷电气株式会社 | 半导体发光元件 |
| JP2008118045A (ja) * | 2006-11-07 | 2008-05-22 | Matsushita Electric Ind Co Ltd | 半導体装置および半導体装置の製造方法 |
| US20090179244A1 (en) * | 2008-01-11 | 2009-07-16 | Kabushiki Kaisha Toshiba | Semiconductor component and semiconductor device |
| US20140374827A1 (en) * | 2013-06-24 | 2014-12-25 | Samsung Electronics Co., Ltd. | Semiconductor device and method for fabricating the same |
| CN104362172A (zh) * | 2014-10-15 | 2015-02-18 | 杰华特微电子（杭州）有限公司 | 具有终端环的半导体芯片结构及其制造方法 |
| CN104393035A (zh) * | 2014-11-18 | 2015-03-04 | 西安电子科技大学 | 基于介质调制的复合源场板异质结场效应晶体管 |
| CN107403782A (zh) * | 2016-05-20 | 2017-11-28 | 英飞凌科技股份有限公司 | 芯片封装体、形成芯片封装体的方法和形成电接触结构的方法 |
| CN106531867A (zh) * | 2016-12-21 | 2017-03-22 | 福建昌达光电有限公司 | 一种能够多色块独立发光的垂直结构芯片及其制造方法 |
| CN108767009A (zh) * | 2018-05-29 | 2018-11-06 | 苏州捷芯威半导体有限公司 | 半导体器件及其制作方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113782594A (zh) * | 2021-11-12 | 2021-12-10 | 深圳市时代速信科技有限公司 | 一种半导体器件 |
| CN114744024A (zh) * | 2022-06-13 | 2022-07-12 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
| CN114744024B (zh) * | 2022-06-13 | 2022-08-26 | 深圳市时代速信科技有限公司 | 一种半导体器件及其制备方法 |
| CN117316767A (zh) * | 2023-11-29 | 2023-12-29 | 英诺赛科(苏州)半导体有限公司 | 一种半导体器件及其制备方法 |
| CN117316767B (zh) * | 2023-11-29 | 2024-02-13 | 英诺赛科(苏州)半导体有限公司 | 一种半导体器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113437136A (zh) | 一种半导体器件及其制备方法 | |
| US9601332B2 (en) | Systems and method for ohmic contacts in silicon carbide devices | |
| US9147732B2 (en) | Group 13 nitride semiconductor device and method of its manufacture | |
| CN113594038B (zh) | 一种半导体器件制备方法 | |
| US20150325698A1 (en) | Semiconductor device and manufacturing method | |
| US20240021718A1 (en) | Hemt transistor including an improved gate region and related manufacturing process | |
| CN115440810A (zh) | 一种半导体器件、共源共栅级联器件及其制备方法 | |
| CN111312808A (zh) | 半导体装置及其制造方法 | |
| CN113436975B (zh) | 一种半导体器件及制备方法 | |
| US11990343B2 (en) | Gate metal formation on gallium nitride or aluminum gallium nitride | |
| CN110581064B (zh) | 半导体装置的制造方法 | |
| US9305789B2 (en) | Semiconductor device comprising an active layer and a Schottky contact | |
| US11728389B2 (en) | Group III nitride device having an ohmic contact | |
| US20220310822A1 (en) | Power device and method for making the same | |
| CN113793806A (zh) | 一种半导体器件及制备方法 | |
| US9224845B1 (en) | Silicon carbide static induction transistor and process for making a silicon carbide static induction transistor | |
| CN113436974B (zh) | 一种半导体器件及其制备方法 | |
| CN114496764B (zh) | 一种半导体器件及其制备方法 | |
| CN114744024B (zh) | 一种半导体器件及其制备方法 | |
| CN216488069U (zh) | 一种Si基GaN HEMT的空气桥场板结构 | |
| TWI822586B (zh) | 高電子遷移率電晶體元件及其製造方法 | |
| CN113437051B (zh) | 一种半导体器件 | |
| CN112259607A (zh) | 氮化镓半导体器件及其制备方法 | |
| KR20060073749A (ko) | 반도체 메모리 소자 제조방법 | |
| KR100657164B1 (ko) | 컨택 공정 마진을 향상시키는 반도체 소자의 제조 방법 및그 구조 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210924 |
|
| RJ01 | Rejection of invention patent application after publication |