CN114496764B - 一种半导体器件及其制备方法 - Google Patents

一种半导体器件及其制备方法 Download PDF

Info

Publication number
CN114496764B
CN114496764B CN202210335552.2A CN202210335552A CN114496764B CN 114496764 B CN114496764 B CN 114496764B CN 202210335552 A CN202210335552 A CN 202210335552A CN 114496764 B CN114496764 B CN 114496764B
Authority
CN
China
Prior art keywords
metal
window
layer
layer metal
evaporation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210335552.2A
Other languages
English (en)
Other versions
CN114496764A (zh
Inventor
王家鑫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Times Suxin Technology Co Ltd
Original Assignee
Shenzhen Times Suxin Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Times Suxin Technology Co Ltd filed Critical Shenzhen Times Suxin Technology Co Ltd
Priority to CN202210335552.2A priority Critical patent/CN114496764B/zh
Publication of CN114496764A publication Critical patent/CN114496764A/zh
Application granted granted Critical
Publication of CN114496764B publication Critical patent/CN114496764B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供一种半导体器件及其制备方法，涉及半导体技术领域，方法包括：先在半导体层上蒸镀形成关键层金属，然后利用倾角蒸镀的形式使得窗口内缩，接着在关键层金属上蒸镀形成第一上层金属得到叠层金属，使得第一上层金属与关键层金属的相对两侧的边缘之间具有第一预设间距。如此，可以使得关键层金属的边缘与半导体层能够充分进行合金化，提高合金反应效率，从而有效降低欧姆接触的电阻。此外，在欧姆金属退火后，还可以使得欧姆金属的边缘起伏较小，较为平整，从而提高器件栅源和栅漏之间的可靠性，增强器件的耐击穿能力。

Description

一种半导体器件及其制备方法
技术领域
本申请涉及半导体技术领域，具体而言，涉及一种半导体器件及其制备方法。
背景技术
半导体器件是用半导体材料作为工作物质的器件，具有小巧、高效、寿命长、易于集成等诸多优点，因而被广泛应用于成像、通信、机械加工等领域。但随着科技的进步，对于半导体器件也有了更高的需求。
对于欧姆金属来讲，通常为了获得较佳的性能，欧姆金属会是多层金属组成的叠层，且为了使得欧姆金属能够与半导体层形成欧姆接触，会进行多层合金化过程，但是由于耦合因素多，例如不同金属的熔点和扩散能力不同，不仅使得欧姆金属的底层与半导体层合金化的效果较差，而且还会导致欧姆金属的边缘呈现明显的起伏，造成了击穿薄弱点集中在退火后欧姆金属突出最大处，易发生电压击穿风险。
发明内容
本申请的目的在于，针对上述现有技术中的不足，提供一种半导体器件及其制备方法，以解决现有欧姆金属的底层与半导体层合金化的效果较差、且易发生电压击穿风险的问题。
为实现上述目的，本申请实施例采用的技术方案如下：
本申请实施例的一方面，提供一种半导体器件制备方法，方法包括：在半导体层上形成具有第一窗口的光刻胶层；在第一窗口内的半导体层上蒸镀形成关键层金属；在光刻胶层上通过倾角蒸镀形成具有第二窗口的第一介质层，第二窗口位于第一窗口的正上方且与第一窗口连通形成第三窗口，第二窗口的开窗面积小于第一窗口的开窗面积；在第三窗口内的关键层金属上蒸镀形成第一上层金属以得到叠层金属，其中，叠层金属具有相对的第一侧和第二侧，第一上层金属和关键层金属位于第一侧的两边缘和/或第二侧的两边缘之间具有第一预设间距。
可选的，在第三窗口内的关键层金属上蒸镀形成第一上层金属以得到叠层金属之后，方法还包括：在第一介质层上通过倾角蒸镀形成具有第四窗口的第二介质层，第四窗口位于第二窗口的正上方且与第三窗口连通形成第五窗口，第四窗口的开窗面积小于第二窗口的开窗面积；在第五窗口内的第一上层金属上蒸镀形成第二上层金属，第二上层金属和第一上层金属位于第一侧的两边缘和/或第二侧的两边缘之间具有第二预设间距。
可选的，第一预设间距和/或第二预设间距为0.07μm至0.1μm。
可选的，第一介质层包括层叠的第一子层和第二子层，在光刻胶层上通过倾角蒸镀形成具有第二窗口的第一介质层包括：在光刻胶层上通过第一次倾角蒸镀形成具有窗口的第一子层；在第一子层上通过第二次倾角蒸镀形成具有窗口的第二子层，第一子层的窗口与第二子层的窗口连通形成第二窗口，第一次倾角蒸镀的原子入射方向沿顺时针方向转动至水平方向所需的角度为钝角，第二次倾角蒸镀的原子入射方向沿顺时针方向转动至水平方向所需的角度为锐角。
可选的，第一次倾角蒸镀的原子入射方向和/或第二次倾角蒸镀的原子入射方向与半导体层厚度方向的夹角为10°至20°。
可选的， 在第一窗口内的半导体层上蒸镀形成关键层金属包括：在第一窗口内的半导体层上沿平行半导体层厚度方向蒸镀形成关键层金属。
可选的，在第三窗口内的关键层金属上蒸镀形成第一上层金属包括：在第三窗口内的关键层金属上沿平行半导体层厚度方向蒸镀形成第一上层金属。
本申请实施例的另一方面，提供一种半导体器件，包括半导体层和设置于半导体层上的叠层金属，叠层金属包括依次设置于半导体层上的关键层金属和第一上层金属，叠层金属具有相对的第一侧和第二侧，第一上层金属在半导体层的正投影位于关键层金属在半导体层的正投影内，且第一上层金属和关键层金属位于第一侧的两边缘和/或第二侧的两边缘之间具有第一预设间距。
可选的，半导体器件还包括设置于第一上层金属上的第二上层金属，第二上层金属在半导体层的正投影位于第一上层金属在半导体层的正投影内，且第二上层金属和第一上层金属位于第一侧的两边缘和/或第二侧的两边缘之间具有第二预设间距。
可选的，第一预设间距和/或第二预设间距为0.07μm至0.1μm。
本申请的有益效果包括：
本申请提供了一种半导体器件及其制备方法，方法包括：在半导体层上形成具有第一窗口的光刻胶层；在第一窗口内的半导体层上蒸镀形成关键层金属；在光刻胶层上通过倾角蒸镀形成具有第二窗口的第一介质层，第二窗口位于第一窗口的正上方且与第一窗口连通形成第三窗口，第二窗口的开窗面积小于第一窗口的开窗面积；在第三窗口内的关键层金属上蒸镀形成第一上层金属，使得第一上层金属与关键层金属的相对两侧的边缘之间具有第一预设间距。如此，在欧姆金属的合金化过程中，由于位于第一预设间距范围内的关键层金属上方无其它层金属，可以使得关键层金属的边缘与半导体层能够充分进行合金化，提高合金反应效率，从而有效降低欧姆接触的电阻，尤其对于氮化镓基器件来讲，欧姆接触最有效导通电流的区域局限在欧姆金属与氮化镓界面的边缘部分，因此，通过上述方法能够进一步降低其欧姆接触的电阻，使得欧姆金属具有较高的电导率。此外，在欧姆金属退火后，还可以使得欧姆金属的边缘起伏较小，较为平整，从而提高器件栅源和栅漏之间的可靠性，增强器件的耐击穿能力。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本申请实施例提供的一种半导体器件制备方法的流程示意图；
图2为本申请实施例提供的一种半导体器件的制备状态示意图之一；
图3为本申请实施例提供的一种半导体器件的制备状态示意图之二；
图4为本申请实施例提供的一种半导体器件的制备状态示意图之三；
图5为本申请实施例提供的一种半导体器件的制备状态示意图之四；
图6为本申请实施例提供的一种半导体器件的制备状态示意图之五；
图7为本申请实施例提供的一种半导体器件的结构示意图；
图8为本申请实施例提供的欧姆金属的结构示意图之一；
图9为本申请实施例提供的欧姆金属的结构示意图之二；
图10为现有技术提供的退火后的欧姆金属的俯视图；
图11为本申请实施例提供的退火后的欧姆金属的俯视图。
图标：100-衬底；110-半导体层；111-水平方向；120-光刻胶层；121-第一窗口；130-关键层金属；131-关键层金属蒸镀的原子入射方向；140-第一子层；141-第一延伸部；142-第一次倾角蒸镀的原子入射方向；150-第二子层；151-第二延伸部；152-第二次倾角蒸镀的原子入射方向；160-第一介质层；161-第二窗口；170-第一上层金属；171-第一上层金属蒸镀的原子入射方向；180-第二上层金属。
具体实施方式
下文陈述的实施方式表示使得本领域技术人员能够实践所述实施方式所必需的信息，并且示出了实践所述实施方式的最佳模式。在参照附图阅读以下描述之后，本领域技术人员将了解本公开的概念，并且将认识到本文中未具体提出的这些概念的应用。应理解，这些概念和应用属于本公开和随附权利要求的范围内。
应当理解，虽然术语第一、第二等可以在本文中用于描述各种元件，但是这些元件不应受这些术语的限制。这些术语仅用于区分一个元件与另一个元件。例如，在不脱离本公开的范围的情况下，第一元件可称为第二元件，并且类似地，第二元件可称为第一元件。如本文所使用，术语“和/或”包括相关联的所列项中的一个或多个的任何和所有组合。
应当理解，当一个元件(诸如层、区域或衬底)被称为“在另一个元件上”或“延伸到另一个元件上”时，其可以直接在另一个元件上或直接延伸到另一个元件上，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件上”或“直接延伸到另一个元件上”时，不存在介于中间的元件。同样，应当理解，当元件(诸如层、区域或衬底)被称为“在另一个元件之上”或“在另一个元件之上延伸”时，其可以直接在另一个元件之上或直接在另一个元件之上延伸，或者也可以存在介于中间的元件。相反，当一个元件被称为“直接在另一个元件之上”或“直接在另一个元件之上延伸”时，不存在介于中间的元件。还应当理解，当一个元件被称为“连接”或“耦接”到另一个元件时，其可以直接连接或耦接到另一个元件，或者可以存在介于中间的元件。相反，当一个元件被称为“直接连接”或“直接耦接”到另一个元件时，不存在介于中间的元件。
诸如“在…下方”或“在…上方”或“上部”或“下部”或“水平”或“垂直”的相关术语在本文中可用来描述一个元件、层或区域与另一个元件、层或区域的关系，如图中所示出。应当理解，这些术语和上文所论述的那些术语意图涵盖装置的除图中所描绘的取向之外的不同取向。
本文中使用的术语仅用于描述特定实施方式的目的，而且并不意图限制本公开。如本文所使用，除非上下文明确地指出，否则单数形式“一”、“一个”和“所述”意图同样包括复数形式。还应当理解，当在本文中使用时，术语“包括”指明存在所述特征、整数、步骤、操作、元件和/或部件，但并不排除存在或者增添一个或多个其他特征、整数、步骤、操作、元件、部件和/或上述各项的组。
除非另外定义，否则本文中使用的所有术语(包括技术术语和科学术语)的含义与本公开所属领域的普通技术人员通常理解的含义相同。还应当理解，本文所使用的术语应解释为含义与它们在本说明书和相关领域的情况下的含义一致，而不能以理想化或者过度正式的意义进行解释，除非本文中已明确这样定义。
本申请实施例的一方面，提供一种半导体器件制备方法，如图1所示，方法包括：
S010：在半导体层上形成具有第一窗口的光刻胶层。
如图2所示，在半导体层110上涂覆整层光刻胶，然后通过曝光、显影等工艺在其上形成第一窗口121，使得位于光刻胶层120下方的半导体层110在第一窗口121内露出，从而作为后续与欧姆金属接触的区域。
半导体层110可以是单层或叠层，具体设置时，可以根据器件类型进行合理选择，例如根据绝缘栅型场效应晶体管（MIS FET）、高电子迁移率晶体管（HEMT）等进行选择，本申请不对其做限制。
请继续参照图2所示，光刻胶层120可以包括叠层结构，例如包括下层的剥离胶和上层的感光胶，如此，即便于后续对光刻胶层120的剥离，也便于实现第一窗口121的形成。此外，光刻胶层120也可以为一般的光刻胶层120，在对其进行图形化时，可以使得曝光后形成倒梯形结构。
如图2所示，在半导体层110的底面还可以设置有衬底100，该衬底100可以是用于承载半导体集成电路元器件的基材，例如GaN、GaAs、SiC等。然后在该衬底100上沉积半导体层110，沉积的方式可以是通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺进行，本申请对其不做限定，具体可以根据实际需求进行合理选择。
S020：在第一窗口内的半导体层上蒸镀形成关键层金属。
如图3所示，继续在半导体层110上蒸镀金属，由于光刻胶层120的遮挡，因此，蒸镀的金属分布于第一窗口121内露出的半导体层110的表面和光刻胶层120，其中，位于第一窗口121内的半导体层110上的金属作为关键层金属130，其与半导体层110表面直接接触。
S030：在光刻胶层上通过倾角蒸镀形成具有第二窗口的第一介质层，第二窗口位于第一窗口的正上方且与第一窗口连通形成第三窗口，第二窗口的面积小于第一窗口的面积。
如图5所示，在形成有关键层金属130后，继续在具有第一窗口121的光刻胶层120上方采用倾角蒸镀形成具有第二窗口161的第一介质层160，并且第二窗口161位于第一窗口121的正上方，第二窗口161与第一窗口121连通一起形成第三窗口，关键层金属130在第三窗口内露出，即在进行蒸镀时，使得原子入射方向不再是一般的竖直方向，而是倾斜一定角度入射，如此，能够使得第一介质层160在覆盖光刻胶层120上的金属（该部分金属与制作关键层金属130时同步形成于光刻胶层120上表面）的基础上，也能够在第一窗口121的侧壁形成向第一窗口121中心延伸的延伸部，即位于第一介质层160上的第二窗口161由延伸部围绕形成，借由延伸部能够使得第一窗口121上方的第二窗口161的开窗面积内缩变小，换言之，第二窗口161的面积小于第一窗口121的面积。
S040：在第三窗口内的关键层金属上蒸镀形成第一上层金属以得到叠层金属，其中，叠层金属具有相对的第一侧和第二侧，第一上层金属和关键层金属位于第一侧的两边缘和/或第二侧的两边缘之间具有第一预设间距。
如图6和图8所示，在形成有第一介质层160后，继续蒸镀金属，由于第一介质层160的遮挡和关键层金属130在第三窗口的露出，因此，蒸镀的金属分布于第一介质层160的表面和第三窗口内露出的关键层金属130表面，其中，位于关键层金属130上的金属作为第一上层金属170，其与关键层金属130表面直接接触，两者一起作为叠层金属，叠层金属具有相对的第一侧和第二侧，为便于后续描述，如图6至图8所示，第一侧为左侧，第二侧为右侧。在本实施例中，欧姆金属包括叠层金属。
由于第三窗口中位于上层的第二窗口161的开窗面积相对位于下层的第一窗口121的开窗面积缩小，使得形成于关键层金属130上的第一上层金属170在左右两侧相对关键层金属130向内收缩，在左右两侧形成阶梯状，换言之，第一上层金属170不仅位于关键层金属130的正上方，而且第一上层金属170在半导体层110的正投影的面积小于关键层金属130在半导体层110的正投影的面积，并且满足第一上层金属170与关键层金属130在左侧的两边缘之间具有第一预设间距c，在右侧的两边缘之间具有第一预设间距c。当然，在其它实施方式中，还可以是第一上层金属170与关键层金属130仅在左侧的两边缘之间具有第一预设间距c；或，还可以是第一上层金属170与关键层金属130仅在右侧的两边缘之间具有第一预设间距c。
如此，在欧姆金属的合金化过程中，由于位于第一预设间距c范围内的关键层金属130上方无其它层金属，可以使得关键层金属130的边缘与半导体层110能够充分进行合金化，提高合金反应效率，从而有效降低欧姆接触的电阻，尤其对于氮化镓基器件来讲，欧姆接触最有效导通电流的区域局限在欧姆金属与氮化镓界面的边缘部分，因此，通过上述方法能够进一步降低其欧姆接触的电阻，使得欧姆金属具有较高的电导率。
此外，如图10所示，示出了现有的欧姆金属500在退火后，由于不同金属的熔点和扩散能力不同，导致欧姆金属的边缘呈现明显的起伏，使得栅源、栅漏的距离不一致，造成了击穿薄弱点集中在退火后欧姆金属突出最大处，易发生电压击穿风险。
如图11所示，本申请中的欧姆金属190在退火后，由于位于第一预设间距c范围内的关键层金属130上方无其它层金属，因此，欧姆金属的边缘起伏较小，较为平整，使得栅源、栅漏的距离一致性较高，提高器件栅源和栅漏之间的可靠性，增强器件的耐击穿能力。
在一些实施方式中，对欧姆金属进行退火时，退火温度650到750℃，退火时间30s到100s，在N2气氛中进行。
在一些实施方式中，光刻胶层120的厚度为1.1μm至1.5μm。
在一些实施方式中，关键层金属130的材质为Si/Ti、Ta/Si、Ti/Si/Ti等低功函数金属组合；关键层金属130的厚度可以根据具体的需求灵活设置，例如当关键层金属130的材质为Si/Ti时，厚度对应为30 Å/50 Å；当关键层金属130的材质为Ti/Si/Ti时，厚度对应为10 Å/30 Å/50 Å。
在一些实施方式中，第一介质层160的材质为Al、Au或SiO2等，第一介质层160的厚度可以根据具体需求灵活设置，例如当第一介质层160的材质为Al时，厚度为1000 Å至1500Å。
如图7所示，在形成有第一上层金属170后，可以通过剥离的方式去除光刻胶层120，保留窗口内的欧姆金属。
可选的，在第三窗口内的关键层金属130上蒸镀形成第一上层金属170以得到叠层金属之后，方法还包括：继续在第一上层金属170上形成第二上层金属180，以此利用第二上层金属180的特性使得欧姆金属整体形成较佳的性能，第二上层金属180的形成可以参照第一上层金属170的形成，具体的，如下：
在形成有第一上层金属170后，继续在具有第二窗口161的第一介质层160上方采用倾角蒸镀形成具有第四窗口的第二介质层，并且第四窗口位于第二窗口161或第三窗口的正上方，第四窗口与第三窗口连通一起形成第五窗口（即第一窗口121、第二窗口161和第四窗口一起连通形成第五窗口），即在进行蒸镀时，使得原子入射方向不再是一般的竖直方向，而是倾斜一定角度入射，如此，能够使得第二介质层在覆盖第一介质层160上金属（如前所述，该部分金属与制作第一上层金属170时同步形成于第一介质层160上表面）的基础上，也能够在第三窗口的侧壁形成向第三窗口中心延伸的延伸部，即位于第二介质层上的第四窗口由延伸部围绕形成，借由延伸部能够使得第三窗口上方的第四窗口的开窗面积继续内缩变小，换言之，第四窗口的面积小于第二窗口161的面积。
如图9所示，在形成有第二介质层后，继续蒸镀金属，在第五窗口内露出的第一上层金属170上形成与第一上层金属170表面直接接触的第二上层金属180，第二上层金属180也在第一侧和第二侧具有边缘，故，第二上层金属180与第一上层金属170位于第一侧的两边缘和/或第二侧的两边缘之间具有第二预设间距d，使得各层金属的边缘之间相互分离，以进一步加强欧姆金属退火后形貌改善。在本实施例中，欧姆金属包括层叠的关键层金属130、第一上层金属170和第二上层金属180。应当理解的是，本实施例包括第二上层金属180与第一上层金属170位于第一侧的两边缘之间具有第二预设间距d；第二上层金属180与第一上层金属170位于第二侧的两边缘之间具有第二预设间距d；第二上层金属180与第一上层金属170位于第一侧的两边缘和第二侧的两边缘之间各自均具有第二预设间距d的三种情况。
在一些实施方式中，第一上层金属170可以是高电导率金属。在一些实施方式中，第二上层金属180可以是抗氧化层金属。例如第一上层金属170/第二上层金属180可以是Al/Au。此外，还可以在第一上层金属170和第二上层金属180之间设置阻挡层金属，例如Ni，以使得欧姆金属具有较佳的性能，当是Al/Ni/Au时，对应的三者厚度可以是1400 Å/550 Å/450 Å。
可选的，如图8所示，第一预设间距为0.07μm至0.1μm，如此，既能够降低欧姆接触的电阻，改善退火形貌的同时，还能够保证整个欧姆金属整体的性能。
可选的，如图9所示，第二预设间距为0.07μm至0.1μm，如此，既能够改善退火形貌的同时，还能够保证整个欧姆金属整体的性能。
应当理解的是，一方面本申请中的欧姆金属还可以包括第三上层金属、第四上层金属等等，其形成方式均可以对应参照前述第一上层金属170和第二上层金属180，在此不再赘述。另一方面，本申请中的第一预设间距和第二预设间距均代表蒸镀后、退火前，各层金属相对两侧边缘之间的间距。
可选的，第一介质层160包括层叠的第一子层140和第二子层150，对应的第二介质层也可以包括层叠的第三子层和第四子层，第一介质层160的制备过程和第二介质层的制备过程相似，以下以第一介质层160为例进行说明：
通过S030在光刻胶层120上通过倾角蒸镀形成具有第二窗口161的第一介质层160包括：
如图4所示，首先在光刻胶层120上通过第一次倾角蒸镀形成具有窗口的第一子层140，在进行第一次倾角蒸镀时，控制第一次倾角蒸镀的原子入射方向142沿顺时针方向转动至水平方向111所需的角度a为钝角，如此，能够使得第一子层140在形成时更多的覆盖到第一窗口121的右侧壁，从而在第一窗口121右侧壁形成朝向第一窗口121中心延伸的第一延伸部141。
如图5所示，接着在第一子层140上通过第二次倾角蒸镀形成具有窗口的第二子层150，第一子层140的窗口与第二子层150的窗口连通形成第二窗口161，在进行第二次倾角蒸镀时，控制第二次倾角蒸镀的原子入射方向152沿顺时针方向转动至水平方向111所需的角度b为锐角，如此，能够使得第二子层150在形成时更多的覆盖到第一窗口121的左侧壁，从而在第一窗口121左侧壁形成朝向第一窗口121中心延伸的第二延伸部151。
如此，能够使得第二窗口161位于第一窗口121的正上方，且第二窗口161的开窗面积相对第一窗口121的开窗面积进行内缩，如此，便可以通过控制调整第二窗口161的窗口面积，精确控制第一上层金属170相对关键层金属130的第一预设间距c的大小。
可选的，第一次倾角蒸镀的原子入射方向142与半导体层110厚度方向的夹角为10°至20°，换言之，如图4所示，第一次倾角蒸镀的原子入射方向142沿顺时针方向转动至水平方向111所需的角度a为钝角，该钝角为100°至110°。
可选的，第二次倾角蒸镀的原子入射方向152与半导体层110厚度方向的夹角为10°至20°，换言之，如图5所示，第二次倾角蒸镀的原子入射方向152沿顺时针方向转动至水平方向111所需的角度b为锐角，该锐角为70°至80°。
在一些实施方式中，第一次倾角蒸镀的原子入射方向142与水平方向111的角度a和第二次倾角蒸镀的原子入射方向152与水平方向111的角度b可以互补。
可选的，如图3所示，通过S020在第一窗口121内的半导体层110上蒸镀形成关键层金属130时，可以使得关键层金属蒸镀的原子入射方向131与半导体层110厚度方向平行，蒸镀形成关键层金属130。
可选的，如图6所示，通过S040在第三窗口内的关键层金属130上蒸镀形成第一上层金属170时，可以使得第一上层金属蒸镀的原子入射方向171与半导体层110厚度方向平行，蒸镀形成第一上层金属170。
本申请实施例的另一方面，提供一种半导体器件，如图7所示，包括半导体层110和设置于半导体层110上的叠层金属，叠层金属包括依次设置于半导体层110上的关键层金属130和第一上层金属170，其中，叠层金属具有相对的第一侧和第二侧，如图8所示，形成于关键层金属130上的第一上层金属170在第一侧和/或第二侧相对关键层金属130向内收缩，两者配合形成阶梯状，换言之，第一上层金属170在半导体层110的正投影位于关键层金属130在半导体层110的正投影内，且第一上层金属170和关键层金属130位于第一侧的两边缘和/或第二侧的两边缘之间具有第一预设间距c，如此，在欧姆金属的合金化过程中，由于位于第一预设间距c范围内的关键层金属130上方无其它层金属，可以使得关键层金属130的边缘与半导体层110能够充分进行合金化，从而有效降低欧姆接触的电阻，尤其对于氮化镓基器件来讲，欧姆接触最有效导通电流的区域局限在欧姆金属与氮化镓界面的边缘部分，因此，通过上述方法能够进一步降低其欧姆接触的电阻，使得欧姆金属具有较高的电导率。
此外，如图11所示，本申请中的欧姆金属190在退火后，由于位于第一预设间距c范围内的关键层金属130上方无其它层金属，因此，欧姆金属的边缘起伏较小，较为平整，使得栅源、栅漏的距离一致性较高，提高器件栅源和栅漏之间的可靠性，增强器件的耐击穿能力。
可选的，如图9所示，半导体器件还包括设置于第一上层金属170上的第二上层金属180，第二上层金属180也具有位于第一侧和第二侧的边缘，形成于第一上层金属170上的第二上层金属180相对第一上层金属170向内收缩，两者配合形成阶梯状，换言之，第二上层金属180在半导体层110的正投影位于第一上层金属170在半导体层110的正投影内，且第二上层金属180和第一上层金属170位于第一侧的两边缘和/或第二侧的两边缘之间具有第二预设间距d，以加强欧姆金属退火后形貌改善。
可选的，如图8所示，第一预设间距为0.07μm至0.1μm，如此，既能够降低欧姆接触的电阻，改善退火形貌的同时，还能够保证整个欧姆金属整体的性能。
可选的，如图9所示，第二预设间距为0.07μm至0.1μm，如此，既能够改善退火形貌的同时，还能够保证整个欧姆金属整体的性能。
以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种半导体器件制备方法，其特征在于，所述方法包括：
在半导体层上形成具有第一窗口的光刻胶层；
在所述第一窗口内的半导体层上蒸镀形成关键层金属；
在所述光刻胶层上通过倾角蒸镀形成具有第二窗口的第一介质层，所述第二窗口位于所述第一窗口的正上方且与所述第一窗口连通形成第三窗口，所述第二窗口的开窗面积小于所述第一窗口的开窗面积；
在所述第三窗口内的关键层金属上蒸镀形成第一上层金属以得到叠层金属，欧姆金属包括所述叠层金属，其中，所述叠层金属具有相对的第一侧和第二侧，所述第一上层金属和所述关键层金属位于所述第一侧的两边缘和/或所述第二侧的两边缘之间具有第一预设间距。
2.如权利要求1所述的半导体器件制备方法，其特征在于，在所述第三窗口内的关键层金属上蒸镀形成第一上层金属以得到叠层金属之后，所述方法还包括：
在所述第一介质层上通过倾角蒸镀形成具有第四窗口的第二介质层，所述第四窗口位于所述第二窗口的正上方且与所述第三窗口连通形成第五窗口，所述第四窗口的开窗面积小于所述第二窗口的开窗面积；
在所述第五窗口内的第一上层金属上蒸镀形成第二上层金属，所述欧姆金属还包括所述第二上层金属，所述第二上层金属和所述第一上层金属位于所述第一侧的两边缘和/或所述第二侧的两边缘之间具有第二预设间距。
3.如权利要求2所述的半导体器件制备方法，其特征在于，所述第一预设间距和/或所述第二预设间距为0.07μm至0.1μm。
4.如权利要求1所述的半导体器件制备方法，其特征在于，所述第一介质层包括层叠的第一子层和第二子层，所述在所述光刻胶层上通过倾角蒸镀形成具有第二窗口的第一介质层包括：
在所述光刻胶层上通过第一次倾角蒸镀形成具有窗口的第一子层；
在所述第一子层上通过第二次倾角蒸镀形成具有窗口的第二子层，所述第一子层的窗口与所述第二子层的窗口连通形成所述第二窗口，所述第一次倾角蒸镀的原子入射方向沿顺时针方向转动至水平方向所需的角度为钝角，所述第二次倾角蒸镀的原子入射方向沿顺时针方向转动至所述水平方向所需的角度为锐角。
5.如权利要求4所述的半导体器件制备方法，其特征在于，所述第一次倾角蒸镀的原子入射方向和/或所述第二次倾角蒸镀的原子入射方向与所述半导体层厚度方向的夹角为10°至20°。
6.如权利要求1至5任一项所述的半导体器件制备方法，其特征在于， 所述在所述第一窗口内的半导体层上蒸镀形成关键层金属包括：
在所述第一窗口内的半导体层上沿平行所述半导体层厚度方向蒸镀形成所述关键层金属。
7.如权利要求1至5任一项所述的半导体器件制备方法，其特征在于， 所述在所述第三窗口内的关键层金属上蒸镀形成第一上层金属包括：
在所述第三窗口内的关键层金属上沿平行所述半导体层厚度方向蒸镀形成所述第一上层金属。
8.一种半导体器件，其特征在于，包括半导体层和设置于所述半导体层上的欧姆金属，所述欧姆金属包括叠层金属，所述叠层金属包括依次设置于所述半导体层上的关键层金属和第一上层金属，所述叠层金属具有相对的第一侧和第二侧，所述第一上层金属在所述半导体层的正投影位于所述关键层金属在所述半导体层的正投影内，且所述第一上层金属和所述关键层金属位于所述第一侧的两边缘和/或所述第二侧的两边缘之间具有第一预设间距。
9.如权利要求8所述的半导体器件，其特征在于，所述半导体器件的欧姆金属还包括设置于所述第一上层金属上的第二上层金属，所述第二上层金属在所述半导体层的正投影位于所述第一上层金属在所述半导体层的正投影内，且所述第二上层金属和所述第一上层金属位于所述第一侧的两边缘和/或所述第二侧的两边缘之间具有第二预设间距。
10.如权利要求9所述的半导体器件，其特征在于，所述第一预设间距和/或所述第二预设间距为0.07μm至0.1μm。
CN202210335552.2A 2022-04-01 2022-04-01 一种半导体器件及其制备方法 Active CN114496764B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210335552.2A CN114496764B (zh) 2022-04-01 2022-04-01 一种半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210335552.2A CN114496764B (zh) 2022-04-01 2022-04-01 一种半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN114496764A CN114496764A (zh) 2022-05-13
CN114496764B true CN114496764B (zh) 2022-07-26

Family

ID=81487547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210335552.2A Active CN114496764B (zh) 2022-04-01 2022-04-01 一种半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN114496764B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230617A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓半导体器件的制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180466B2 (ja) * 1992-10-08 2001-06-25 双葉電子工業株式会社 電界放出素子及びその製造方法
JP3246137B2 (ja) * 1993-10-25 2002-01-15 双葉電子工業株式会社 電界放出カソード及び電界放出カソードの製造方法
JP2626558B2 (ja) * 1994-06-13 1997-07-02 日本電気株式会社 Ｔ型ゲート電極の作製方法
US5686737A (en) * 1994-09-16 1997-11-11 Cree Research, Inc. Self-aligned field-effect transistor for high frequency applications
CN1147923C (zh) * 2001-03-02 2004-04-28 中国科学院微电子中心 晶体管t型发射极或栅极金属图形的制造方法
US9437783B2 (en) * 2012-05-08 2016-09-06 Cree, Inc. Light emitting diode (LED) contact structures and process for fabricating the same
CN113594038B (zh) * 2021-09-27 2022-03-04 深圳市时代速信科技有限公司 一种半导体器件制备方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107230617A (zh) * 2016-03-25 2017-10-03 北京大学 氮化镓半导体器件的制备方法

Also Published As

Publication number Publication date
CN114496764A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US9419119B2 (en) Semiconductor device and manufacturing method thereof
US9601332B2 (en) Systems and method for ohmic contacts in silicon carbide devices
EP2380195B1 (en) Electrical contacts for cmos devices and iii-v devices formed on a silicon substrate
CN106486543A (zh) 半导体器件及其制造方法
CN104134689A (zh) 一种hemt器件及制备方法
JPS6125227B2 (zh)
CN104103684A (zh) 半导体器件和制造方法
US9831350B2 (en) Thin film transistor and method of manufacturing the same
CN105895683B (zh) 半导体器件及制造方法
CN113437136A (zh) 一种半导体器件及其制备方法
US20240258110A1 (en) Gate metal formation on gallium nitride or aluminum gallium nitride
CN113594038B (zh) 一种半导体器件制备方法
TW202044581A (zh) 形成單晶六方氮化硼層以及電晶體的方法
CN114496764B (zh) 一种半导体器件及其制备方法
CN110581064B (zh) 半导体装置的制造方法
CN112928161A (zh) 高电子迁移率晶体管及其制作方法
EP2942805B1 (en) Semiconductor device and manufacturing method
WO2012057195A1 (ja) 積層構造のソース・ドレイン電極を有する有機薄膜トランジスタ
US11641734B2 (en) Method of forming a semiconductor structure having a gate structure electrically connected to a word line
CN109671775A (zh) 形成氮化物半导体器件的工艺
CN113436975B (zh) 一种半导体器件及制备方法
TWI823132B (zh) 用於氮化鎵材料裝置之電極的阻障金屬層原子層沉積
US8319310B2 (en) Field effect transistor gate process and structure
WO2012057196A1 (ja) 電荷注入特性が高い有機薄膜トランジスタ
US11171005B2 (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant