CN107230617A - 氮化镓半导体器件的制备方法 - Google Patents

氮化镓半导体器件的制备方法 Download PDF

Info

Publication number
CN107230617A
CN107230617A CN201610176560.1A CN201610176560A CN107230617A CN 107230617 A CN107230617 A CN 107230617A CN 201610176560 A CN201610176560 A CN 201610176560A CN 107230617 A CN107230617 A CN 107230617A
Authority
CN
China
Prior art keywords
layer
contact hole
ohmic contact
gallium nitride
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610176560.1A
Other languages
English (en)
Inventor
刘美华
孙辉
林信南
陈建国
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201610176560.1A priority Critical patent/CN107230617A/zh
Publication of CN107230617A publication Critical patent/CN107230617A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/452Ohmic electrodes on AIII-BV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种氮化镓半导体器件的制备方法,包括:在氮化镓外延基底的表面上沉积第一氮化硅介质层,其中,氮化镓外延基底包括由下而上依次设置的硅衬底层、氮化镓层和氮化镓铝层;对第一氮化硅介质层进行干法刻蚀,形成相对设置的第一窗口和第二窗口;采用三氯化硼和氯气,分别对第一窗口和第二窗口进行低于预设功率过刻处理,过刻掉部分氮化镓铝层,形成欧姆接触孔;采用磁控溅射镀膜工艺,在欧姆接触孔内、以及第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层;对钛/铝欧姆接触金属层进行光刻和刻蚀,形成欧姆接触电极;以氮气为反应气体,在预设低温环境下对器件进行退火处理,从而得到的欧姆接触电阻较小,从而有利于最终制备得到的半导体器件具有良好的输出电流。

Description

氮化镓半导体器件的制备方法
技术领域
本发明涉及半导体工艺领域,尤其涉及一种氮化镓半导体器件的制备方法。
背景技术
由于氮化镓(GaN)具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点,从而可以采用氮化镓制作半导体材料,而得到氮化镓半导体器件。
GaN基AlGaN/GaN高迁移率晶体管(High-Electron-MobilityTransistors,简称HEMTs)是功率器件中的研究热点,这是因为AlGaN/GaN异质结处形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。
近几年,与CMOS制造工艺兼容的GaN HEMT制造工艺受到广泛关注。对于CMOS兼容的GaN-Si集成工艺的开发中,研究低温欧姆接触技术是必须的。这是因为如果欧姆接触电阻过大,将导致整个半导体器件电阻增加,输出的电流减少。
发明内容
本发明提供一种氮化镓半导体器件的制备方法,用以制备具有良好欧姆接触、即具有较低欧姆接触电阻的氮化镓半导体器件。
本发明的提供一种氮化镓半导体器件的制备方法,包括:
在氮化镓外延基底的表面上沉积第一氮化硅介质层,其中,所述氮化镓外延基底包括由下而上依次设置的硅衬底层、氮化镓层和氮化镓铝层;
对所述第一氮化硅介质层进行干法刻蚀,形成相对设置的第一窗口和第二窗口;
采用三氯化硼和氯气,分别对所述第一窗口和所述第二窗口进行低于预设功率过刻处理,过刻掉部分所述氮化镓铝层,形成欧姆接触孔;
采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层;
对所述钛/铝欧姆接触金属层进行光刻和刻蚀,形成欧姆接触电极;
以氮气为反应气体,在预设低温环境下对器件进行退火处理。
具体的,所述采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层,包括:
采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,依次沉积钛、铝、钛、氮化钛四层金属,以形成所述钛/铝欧姆接触金属层。
可选的,所述采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层之前,所述方法还包括:
采用稀氟氢酸、SC1与SC2的混合溶液,对器件的表面进行清洗。
具体的,所述以氮气为反应气体,在预设低温环境下对器件进行退火处理,包括:
以氮气为反应气体,在425摄氏度±50摄氏度的温度下,对器件进行30秒的退火处理。
进一步的,所述方法还包括:
对露在器件表面的第一氮化硅介质层以及部分氮化镓铝层进行干法刻蚀,形成栅极接触孔;
在所述栅极接触孔内沉积第二氮化硅介质层,所述第二氮化硅介质层的高度超高所述氮化镓铝层的表面;
采用磁控溅射镀膜工艺,在所述栅极接触孔内、以及器件表面上,沉积栅极金属层;
对所述栅极金属层进行光刻和刻蚀,形成栅极。
具体的,所述采用磁控溅射镀膜工艺,在所述栅极接触孔内、以及所述栅极接触孔周围预设区域的所述第一氮化硅介质层的表面上,沉积栅极金属层,包括:
采用磁控溅射镀膜工艺,在所述栅极接触孔内、以及所述栅极接触孔周围预设区域的所述第一氮化硅介质层的表面上,依次沉积镍、金两层金属,以形成所述栅极金属层。
可选的,所述在所述栅极接触孔内沉积第二氮化硅介质层之前,所述方法还包括:
采用盐酸溶液,对所述栅极接触孔进行清洗。
本发明提供的氮化镓半导体器件的制备方法,在氮化镓外延基底的表面上沉积氮化硅介质层后,采用干法刻蚀对该氮化硅介质层进行刻蚀,并采用三氯化硼和氯气继而再进行低于预设功率的过刻处理,过刻掉部分氮化镓铝层,形成欧姆接触孔。再采用磁控溅射镀膜工艺,在欧姆接触孔内、以及氮化硅介质层的表面上,采用Ti/Al欧姆接触技术沉积欧姆接触金属层,通过对该金属层的光刻和刻蚀,形成了具有较低欧姆接触电阻的欧姆接触电极。由于得到的欧姆接触电阻较小,从而有利于最终制备得到的半导体器件具有良好的输出电流。
附图说明
图1为本发明实施例一提供的氮化镓半导体器件的制备方法的流程示意图;
图2为执行步骤101后的氮化镓半导体器件的剖面示意图;
图3为执行步骤102和步骤103后的氮化镓半导体器件的剖面示意图;
图4为执行步骤104后的氮化镓半导体器件的剖面示意图;
图5为执行步骤105后的氮化镓半导体器件的剖面示意图;
图6为本发明实施例二提供的氮化镓半导体器件的制备方法的流程示意图;
图7为执行步骤202后的氮化镓半导体器件的剖面示意图;
图8为执行步骤204后的氮化镓半导体器件的剖面示意图;
图9为执行步骤206后的氮化镓半导体器件的剖面示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例一提供的氮化镓半导体器件的制备方法的流程示意图,如图1所示,该方法包括如下步骤:
步骤101、在氮化镓外延基底的表面上沉积第一氮化硅介质层,其中,所述氮化镓外延基底包括由下而上依次设置的硅衬底层、氮化镓层和氮化镓铝层。
图2为执行步骤101后的氮化镓半导体器件的剖面示意图,如图2所示,硅衬底层用11表示,氮化镓层用12表示,氮化镓铝层用13表示,第一氮化硅介质层用14表示。
即氮化镓外延基底由自下而上依次设置的硅(Si)衬底层11、氮化镓(GaN)层12和氮化镓铝(AlGaN)层13构成。
其中,氮化镓层12起到缓冲层作用,氮化镓铝层13起到势垒层作用。
进而在氮化镓铝层13表面沉积氮化硅(Si3N4)介质层,形成第一氮化硅介质层14。
步骤102、对第一氮化硅介质层进行干法刻蚀,形成相对设置的第一窗口和第二窗口。
干法刻蚀是刻蚀第一氮化硅介质层,以形成相对设置的两个窗口。
步骤103、采用三氯化硼和氯气,分别对第一窗口和第二窗口进行低于预设功率过刻处理,过刻掉部分氮化镓铝层,形成欧姆接触孔。
本实施例中,采用低功率的三氯化硼(BCl3)和氯气(Cl2)进行欧姆接触孔的过刻,即通过第一窗口和第二窗口,刻蚀掉部分氮化镓铝层,以形成相对设置的欧姆接触孔。
图3为执行步骤102和步骤103后的氮化镓半导体器件的剖面示意图,如图3所示,欧姆接触孔用15表示。
步骤104、采用磁控溅射镀膜工艺,在欧姆接触孔内、以及第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层。
图4为执行步骤104后的氮化镓半导体器件的剖面示意图,如图4所示,钛/铝欧姆接触金属层用16表示。
可以采用磁控溅射镀膜工艺,在整个器件的表面沉积钛/铝欧姆接触金属层16,具体来说,是在欧姆接触孔15内、以及第一氮化硅介质层14的表面上,沉积了钛/铝欧姆接触金属层16。
其中,沉积钛/铝欧姆接触金属层16,是指在低温环境下,采用钛(Ti)/铝(Al)欧姆接触技术在欧姆接触孔15内沉积金属层。
具体来说,是采用磁控溅射镀膜工艺,在欧姆接触孔15内、以及第一氮化硅介质层14的表面上,依次沉积钛、铝、钛、氮化钛四层金属,以形成钛/铝欧姆接触金属层16。
步骤105、对钛/铝欧姆接触金属层进行光刻和刻蚀,形成欧姆接触电极。
图5为执行步骤105后的氮化镓半导体器件的剖面示意图,如图5所示,欧姆接触电极用17表示。
对钛/铝欧姆接触金属层16进行光刻和刻蚀,其中光刻的程序包括了涂胶、曝光和显影。在进行光刻和刻蚀后,不但形成了欧姆接触电极17,还在两相对设置的欧姆接触电极17之间形成了一个栅极窗口18,以用于后续进行栅极制备,透过栅极窗口18,可以看到第一氮化硅介质层14的部分表面。
步骤106、以氮气为反应气体,在预设低温环境下对器件进行退火处理。
具体来说,以氮气为反应气体,在425摄氏度±50摄氏度的温度下,对器件进行30秒的退火处理。
可以在反应炉中通入氮气(N2)气体,对整个器件进行退火的处理,从而刻蚀后的钛/铝欧姆接触金属层16会成为合金,并且相互接触的刻蚀后的钛/铝欧姆接触金属层16与氮化镓铝层13进行反应之后也可以在其接触面上形成合金,从而合金可以降低钛/铝欧姆接触金属层16与氮化镓铝层13之间的接触电阻。
本实施例中,通过上述制备工艺,采用磁控溅射镀膜工艺,在欧姆接触孔内、以及氮化硅介质层的表面上,采用Ti/Al欧姆接触技术沉积欧姆接触金属层,通过对该金属层的光刻和刻蚀,形成了具有较低欧姆接触电阻的欧姆接触电极。由于得到的欧姆接触电阻较小,从而有利于最终制备得到的半导体器件具有良好的输出电流。
以上实施例仅针对制备欧姆接触电极的过程进行了说明,下面结合图6所示实施例,对主要的其他制备过程进行说明。
图6为本发明实施例二提供的氮化镓半导体器件的制备方法的流程示意图,如图6所示,在图1所示实施例的基础上,在步骤104之前,还包括如下步骤201:
步骤201、采用稀氟氢酸、SC1与SC2的混合溶液,对器件的表面进行清洗。
在形成欧姆接触孔15之后,器件的表面会存在杂质、颗粒等杂质物,从而需要将杂质物从整个器件上去除。可以采用稀氟氢酸(DHF)+SC1+SC2的方法,去除器件上的杂质物。具体来说,可以先采用稀释后的DHF溶液处理器件,然后采用SC1+SC2的碱性混合溶液处理器件,以去除整个器件的表面上的杂质物。
进一步的,在步骤106之后,还包括如下制备栅极的步骤:
步骤202、对露在器件表面的第一氮化硅介质层以及部分氮化镓铝层进行干法刻蚀,形成栅极接触孔。
前述实施例中提到,对钛/铝欧姆接触金属层16进行光刻和刻蚀后,不但形成了欧姆接触电极17,还在两相对设置的欧姆接触电极17之间形成了一个栅极窗口18,以用于后续进行栅极制备,透过栅极窗口18,可以看到第一氮化硅介质层14的部分表面。
因此,本实施例中,露在器件表面的第一氮化硅介质层即为透过栅极窗口18,可以看到的第一氮化硅介质层14。
图7为执行步骤202后的氮化镓半导体器件的剖面示意图,如图7所示,透过该栅极窗口18可以对第一氮化硅介质层14以及部分氮化镓铝层13进行干法刻蚀处理,以形成栅极接触孔19。
步骤203、采用盐酸溶液,对栅极接触孔进行清洗。
本实施例中,在通过干法刻蚀,刻蚀第一氮化硅介质层14以及部分氮化镓铝层13以形成栅极接触孔19之后,栅极接触孔19内会存在杂质、颗粒以及离子等杂质物,从而可以采用盐酸溶液清洗栅极接触孔19,将栅极接触孔19内的杂质物去除掉。
本实施例中,通过采用DHF+SC1+SC2的去除器件表面上的杂质物;并形成栅极接触孔19之后,采用盐酸溶液将栅极接触孔19内的杂质物去除掉。从而可以有效的保证了器件的表面以及栅极接触孔19内的清洁,进而保证了氮化镓半导体器件的性能。
步骤204、在栅极接触孔内沉积第二氮化硅介质层,第二氮化硅介质层的高度超高氮化镓铝层的表面。
图8为执行步骤204后的氮化镓半导体器件的剖面示意图,如图8所示,在栅极接触孔19内沉积第二氮化硅介质层21。其中,第二氮化硅介质层21的高度超高氮化镓铝层13的表面。
可以采用低压化学气相沉积方法,在反应炉中通入二氯硅烷(SiH2Cl2)和氨气(NH3)气体,在高温下,两种气体发生化学反应,生成氮化硅(Si3N4),氮化硅沉积在栅极接触孔19内,形成第二氮化硅介质层21,该第二氮化硅介质层21作为栅介质层。
步骤205、采用磁控溅射镀膜工艺,在栅极接触孔内、以及器件表面上,沉积栅极金属层。
具体来说,可以采用磁控溅射镀膜工艺,在栅极接触孔内、以及器件表面上,依次沉积镍、金两层金属,以形成栅极金属层。
步骤206、对栅极金属层进行光刻和刻蚀,形成栅极。
图9为执行步骤206后的氮化镓半导体器件的剖面示意图,如图9所示,栅极以22表示。
最后应说明的是:以上实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种氮化镓半导体器件的制备方法,其特征在于,包括:
在氮化镓外延基底的表面上沉积第一氮化硅介质层,其中,所述氮化镓外延基底包括由下而上依次设置的硅衬底层、氮化镓层和氮化镓铝层;
对所述第一氮化硅介质层进行干法刻蚀,形成相对设置的第一窗口和第二窗口;
采用三氯化硼和氯气,分别对所述第一窗口和所述第二窗口进行低于预设功率过刻处理,过刻掉部分所述氮化镓铝层,形成欧姆接触孔;
采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层;
对所述钛/铝欧姆接触金属层进行光刻和刻蚀,形成欧姆接触电极;
以氮气为反应气体,在预设低温环境下对器件进行退火处理。
2.根据权利要求1所述的方法,其特征在于,所述采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层,包括:
采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,依次沉积钛、铝、钛、氮化钛四层金属,以形成所述钛/铝欧姆接触金属层。
3.根据权利要求1所述的方法,其特征在于,所述采用磁控溅射镀膜工艺,在所述欧姆接触孔内、以及所述第一氮化硅介质层的表面上,沉积钛/铝欧姆接触金属层之前,所述方法还包括:
采用稀氟氢酸、SC1与SC2的混合溶液,对器件的表面进行清洗。
4.根据权利要求1所述的方法,其特征在于,所述以氮气为反应气体,在预设低温环境下对器件进行退火处理,包括:
以氮气为反应气体,在425摄氏度±50摄氏度的温度下,对器件进行30秒的退火处理。
5.根据权利要求1所述的方法,其特征在于,所述方法还包括:
对露在器件表面的第一氮化硅介质层以及部分氮化镓铝层进行干法刻蚀,形成栅极接触孔;
在所述栅极接触孔内沉积第二氮化硅介质层,所述第二氮化硅介质层的高度超高所述氮化镓铝层的表面;
采用磁控溅射镀膜工艺,在所述栅极接触孔内、以及器件表面上,沉积栅极金属层;
对所述栅极金属层进行光刻和刻蚀,形成栅极。
6.根据权利要求5所述的方法,其特征在于,所述采用磁控溅射镀膜工艺,在所述栅极接触孔内、以及所述栅极接触孔周围预设区域的所述第一氮化硅介质层的表面上,沉积栅极金属层,包括:
采用磁控溅射镀膜工艺,在所述栅极接触孔内、以及所述栅极接触孔周围预设区域的所述第一氮化硅介质层的表面上,依次沉积镍、金两层金属,以形成所述栅极金属层。
7.根据权利要求5所述的方法,其特征在于,所述在所述栅极接触孔内沉积第二氮化硅介质层之前,所述方法还包括:
采用盐酸溶液,对所述栅极接触孔进行清洗。
CN201610176560.1A 2016-03-25 2016-03-25 氮化镓半导体器件的制备方法 Pending CN107230617A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610176560.1A CN107230617A (zh) 2016-03-25 2016-03-25 氮化镓半导体器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610176560.1A CN107230617A (zh) 2016-03-25 2016-03-25 氮化镓半导体器件的制备方法

Publications (1)

Publication Number Publication Date
CN107230617A true CN107230617A (zh) 2017-10-03

Family

ID=59932832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610176560.1A Pending CN107230617A (zh) 2016-03-25 2016-03-25 氮化镓半导体器件的制备方法

Country Status (1)

Country Link
CN (1) CN107230617A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN111244026A (zh) * 2018-11-28 2020-06-05 英飞凌科技股份有限公司 Iii族氮化物器件以及制造用于iii族氮化物基器件的欧姆接触部的方法
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法
CN114496764A (zh) * 2022-04-01 2022-05-13 深圳市时代速信科技有限公司 一种半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468770C (zh) * 2004-01-16 2009-03-11 克里公司 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
CN102738224A (zh) * 2012-06-01 2012-10-17 中国电子科技集团公司第五十五研究所 一种采用硅合金的多层金属欧姆接触系统及其制造方法
CN102931054A (zh) * 2012-08-21 2013-02-13 中国科学院微电子研究所 一种实现P型SiC材料低温欧姆合金退火的方法
CN103426740A (zh) * 2013-08-20 2013-12-04 中国科学院微电子研究所 减小高电子迁移率晶体管源漏区域欧姆接触电阻率的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100468770C (zh) * 2004-01-16 2009-03-11 克里公司 具有保护层和低损凹槽的氮化物基晶体管及其制造方法
CN102738224A (zh) * 2012-06-01 2012-10-17 中国电子科技集团公司第五十五研究所 一种采用硅合金的多层金属欧姆接触系统及其制造方法
CN102931054A (zh) * 2012-08-21 2013-02-13 中国科学院微电子研究所 一种实现P型SiC材料低温欧姆合金退火的方法
CN103426740A (zh) * 2013-08-20 2013-12-04 中国科学院微电子研究所 减小高电子迁移率晶体管源漏区域欧姆接触电阻率的方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244026A (zh) * 2018-11-28 2020-06-05 英飞凌科技股份有限公司 Iii族氮化物器件以及制造用于iii族氮化物基器件的欧姆接触部的方法
US11728389B2 (en) 2018-11-28 2023-08-15 Infineon Technologies Ag Group III nitride device having an ohmic contact
CN111244026B (zh) * 2018-11-28 2023-11-14 英飞凌科技股份有限公司 Iii族氮化物器件以及制造用于iii族氮化物基器件的欧姆接触部的方法
CN111048584A (zh) * 2019-12-23 2020-04-21 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
CN111048584B (zh) * 2019-12-23 2021-05-11 复旦大学 一种高线性氮化镓hbt射频功率器件及其制备方法
TWI762346B (zh) * 2021-06-04 2022-04-21 瑞礱科技股份有限公司 一種iii族氮化物半導體元件之歐姆接觸製造方法
CN114496764A (zh) * 2022-04-01 2022-05-13 深圳市时代速信科技有限公司 一种半导体器件及其制备方法
CN114496764B (zh) * 2022-04-01 2022-07-26 深圳市时代速信科技有限公司 一种半导体器件及其制备方法

Similar Documents

Publication Publication Date Title
CN105789047B (zh) 一种增强型AlGaN/GaN高电子迁移率晶体管的制备方法
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
CN103137476B (zh) 具有钝化以及栅极电介质多层结构的GaN高压HFET
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN106601809A (zh) 一种氮化镓场效应晶体管及其制作方法
TW201227960A (en) Compound semiconductor device and method of manufacturing the same
CN107230617A (zh) 氮化镓半导体器件的制备方法
CN103811542B (zh) 一种锡化物超晶格势垒半导体晶体管
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
CN111524972B (zh) 晶体管及其制备方法
CN106876443A (zh) 高击穿电压的氮化镓高电子迁移率晶体管及其形成方法
CN106373874A (zh) 基于AlGaN/GaN HEMT的欧姆接触电极的制造方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN107785258A (zh) 一种4H‑SiC P型绝缘栅双极型晶体管的制备方法
JP2011210780A (ja) GaN−MISトランジスタ、GaN−IGBT、およびこれらの製造方法
CN106601806A (zh) 一种半导体器件及其制作方法
CN218123416U (zh) 一种高电子迁移率晶体管器件
CN107230614B (zh) 氮化镓半导体器件的制备方法
CN107275385A (zh) 氮化镓半导体器件及其制备方法
CN103681831A (zh) 高电子迁移率晶体管及其制造方法
JP5648307B2 (ja) 縦型AlGaN/GaN−HEMTおよびその製造方法
CN219435812U (zh) 刻蚀自终止的GaN HEMT器件结构
CN205542792U (zh) 一种降低漏电流的GaN器件
CN109411546A (zh) SiC沟槽MOS器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171003

RJ01 Rejection of invention patent application after publication