CN106601809A - 一种氮化镓场效应晶体管及其制作方法 - Google Patents

一种氮化镓场效应晶体管及其制作方法 Download PDF

Info

Publication number
CN106601809A
CN106601809A CN201510670636.1A CN201510670636A CN106601809A CN 106601809 A CN106601809 A CN 106601809A CN 201510670636 A CN201510670636 A CN 201510670636A CN 106601809 A CN106601809 A CN 106601809A
Authority
CN
China
Prior art keywords
layer
oxide layer
grid
effect transistor
field plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510670636.1A
Other languages
English (en)
Inventor
刘美华
陈建国
林信南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Original Assignee
Peking University
Peking University Founder Group Co Ltd
Shenzhen Founder Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University, Peking University Founder Group Co Ltd, Shenzhen Founder Microelectronics Co Ltd filed Critical Peking University
Priority to CN201510670636.1A priority Critical patent/CN106601809A/zh
Publication of CN106601809A publication Critical patent/CN106601809A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Abstract

本发明提供了一种氮化镓场效应晶体管,包括衬底、在所述衬底上依次形成的外延层、钝化层、第一氧化层、源极、漏极、栅极、第二氧化层及场板层;其中,所述场板层与所述源极通过金属引线电连接,所述场板层与所述栅极部分相对。本发明还提供了一种氮化镓场效应晶体管的制作方法。本发明将栅极和场板层部分相对设置,能够抑制电流崩塌来改善器件击穿特性,而且能够减小第一层场板和漏极之间的电场密度,从而改善器件的耐压。

Description

一种氮化镓场效应晶体管及其制作方法
技术领域
本发明涉及半导体器件制作技术领域,尤其涉及一种氮化镓场效应晶体管及其制作方法。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加,具有低功耗和高速特性的功率器件最近吸引了很多关注。氮化镓GaN是第三代宽禁带半导体材料,由于其具有大禁带宽度(3.4eV)、高电子饱和速率(2e7cm/s)、高击穿电场(1e10--3e10V/cm),较高热导率,耐腐蚀和抗辐射性能,在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势,被认为是研究短波光电子器件和高压高频率大功率器件的最佳材料。GaN基AlGaN/GaN高迁移率晶体管是功率器件中的研究热点,这是因为AlGaN/GaN抑制结处形成高浓度、高迁移率的二维电子气(2DEG),同时异质结对2DEG具有良好的调节作用。
场板结构通过改善电场分布,可以有效地改善器件的击穿特性,因此,场板结构广泛的应用于AlGaN/GaN高电子迁移率晶体管器件中。但是传统场板结构中,第一层场板和漏极之间的电场密度很大,容易击穿。
发明内容
针对现有技术中的缺陷,本发明提供了一种氮化镓场效应晶体管及其制作方法,减小了第一层场板和漏极之间的电场密度,从而改善器件的耐压。
第一方面,本发明提供了一种氮化镓场效应晶体管,包括衬底、在所述衬底上依次形成的外延层、钝化层、第一氧化层、源极、漏极、栅极、第二氧化层及场板层;
其中,所述场板层与所述源极通过金属引线电连接,所述场板层与所述栅极部分相对。
优选地,所述外延层包括未掺杂的GaN层和未掺杂的AlGaN层。
优选地,所述钝化层的材料为Si3N4,所述第一氧化层和第二氧化层的材料为PETEOS。
优选地,所述源极通过贯穿所述第一氧化层和所述钝化层的第一过孔与所述外延层接触。
优选地,所述漏极通过贯穿所述第一氧化层和所述钝化层的第二过孔与所述外延层接触。
优选地,所述栅极通过贯穿所述第一氧化层、所述钝化层和部分所述外延层的第三过孔与所述外延层连接。
第二方面,本发明提供了一种氮化镓场效应晶体管的制作方法,该方法包括:
在衬底上依次形成外延层、钝化层及第一氧化层;
形成源极和漏极,所述源极通过第一过孔与所述外延层接触,所述漏极通过第二过孔与所述外延层接触;
形成栅极,所述栅极通过第三过孔与所述外延层连接;
在所述源极、漏极及栅极上形成第二氧化层;
在所述第二氧化层上形成场板层;
其中,所述场板层与所述源极通过金属引线电连接,所述场板层与所述栅极部分相对。
优选地,所述形成源极和漏极之前,该方法还包括:
对所述第一氧化层及所述钝化层进行刻蚀,形成贯穿所述钝化层及所述第一氧化层的第一过孔及第二过孔。
优选地,所述形成栅极之前,该方法还包括:
对所述第一氧化层、所述钝化层及部分所述外延层进行刻蚀,形成贯穿所述第一氧化层、所述钝化层及部分所述外延层的第三过孔。
优选地,所述外延层包括未掺杂的GaN层和未掺杂的AlGaN层。
由上述技术方案可知,本发明提供一种氮化镓场效应晶体管及其制作方法,栅极的一部分为第一层场板,与场板层部分相对设置,通过抑制电流崩塌来改善器件击穿特性;并在第二层场板下形成耗尽区(第二氧化层),以减小第一层场板和漏极之间的电场密度,提高了器件的耐压。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些图获得其他的附图。
图1是本发明一实施例提供的形成钝化层和第一氧化层的示意图;
图2是本发明一实施例提供的形成第一过孔和第二过孔的示意图;
图3是本发明一实施例提供的形成金属层的示意图;
图4是本发明一实施例提供的形成源极和漏极的示意图;
图5是本发明一实施例提供的形成第三过孔的示意图;
图6是本发明一实施例提供的形成栅极的示意图;
图7是本发明一实施例提供的形成第二氧化层的示意图;
图8是本发明一实施例提供的形成场板层的示意图;
图9是本发明另一实施例提供的一种氮化镓场效应晶体管的制作方法的流程示意图。
图1~图8中:1-衬底;2-未掺杂的GaN层;3-未掺杂的AlGaN层;4-钝化层;5-第一氧化层;6-金属层;61-源极;62-漏极;7-栅极;8-第二氧化层;9-场板层。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图8示出了本发明一实施例提供的一种氮化镓场效应晶体管的结构示意图,如图8所示,该场效应晶体管包括衬底1、在所述衬底1上依次形成的外延层(2和3)、钝化层4、第一氧化层5、源极61、漏极62、栅极7、第二氧化层8及场板层9。
其中,所述场板层9与所述源极61通过金属引线电连接,所述场板层9与所述栅极7部分相对。
上述氮化镓场效应晶体管中,场板层9与所述源极61通过打孔,引出金属引线以使其电连接,能够有效减少工艺,节省材料及成本。且将栅极7的一部分为第一层场板,与场板层部分相对设置,以通过抑制电流崩塌来改善器件击穿特性;并在第二层场板下形成耗尽区(第二氧化层8),以减小第一层场板(栅极)和漏极62之间的电场密度,提高了器件的耐压。
本实施例中,所述外延层包括未掺杂的GaN层2和未掺杂的AlGaN层3。
具体地,在本实施例中,所述钝化层4的材料为Si3N4,所述第一氧化层5和第二氧化层8的材料均为PETEOS。在上述外延层上形成钝化层4和第一氧化层5,其不仅能够改善外延片层上的未掺杂AlGaN界面态的缺陷,还能够使钝化层4和第一氧化层5之间的粘合度较好,不易出现未粘接的情况。
在本实施例的一个优选的实施方式中,所述源极61通过贯穿所述第一氧化层5和所述钝化层4的第一过孔与所述外延层接触。
在本实施例的一个优选的实施方式中,所述漏极62通过贯穿所述第一氧化层5和所述钝化层4的第二过孔与所述外延层接触。
在本实施例的一个优选的实施方式中,所述栅极7通过贯穿所述第一氧化层、所述钝化层和部分所述外延层的第三过孔与所述外延层连接。需要说明的是,本实施例中的场效应晶体管可以理解为增强型的MOS,故上述栅极7会通过第三过孔与外延片层连接,且深入外延片层的未掺杂的AlGaN层3的区域内部。
如图9所示,为本发明另一实施例还提供的一种氮化镓场效应晶体管的制作方法的流程示意图,该方法包括如下步骤:
S1:在衬底1上依次形成外延层、钝化层4及第一氧化层5,如图1所示。
其中,外延层包括未掺杂的GaN层2和未掺杂的AlGaN层3。所述钝化层4的材料为Si3N4,所述第一氧化层5材料为PETEOS。
S2:形成源极61和漏极62,所述源极61通过第一过孔与所述外延层接触,所述漏极62通过第二过孔与所述外延层接触。
需要说明的是,步骤S2之前还包括如下步骤:
对所述第一氧化层5及所述钝化层4进行刻蚀,形成贯穿所述钝化层4及所述第一氧化层5的第一过孔及第二过孔,如图2所示。
具体来说,对第一氧化层5和钝化层4进行干法刻蚀。
进一步地,步骤S2还包括如下子步骤:
S21:在金属沉积前,利用DHF+SC1+SC2进行表面处理;
S22:采用磁控溅射镀膜工艺,沉积Ti/Al/Ti/TiN(厚度依次为),形成金属层6,如图3所示;
S23:在840℃的条件下,在N2中退火30s,以形成良好的欧姆接触的电极金属;
S24:对金属层6进行光刻(涂胶、曝光、显影),形成源极61和漏极62,如图4所示。
S3:形成栅极7,所述栅极7通过第三过孔与所述外延层连接。
需要说明的是,在步骤S3之前,该方法还包括如下步骤:
对所述第一氧化层5、所述钝化层4及部分所述外延层进行刻蚀,形成贯穿所述第一氧化层5、所述钝化层4及部分所述外延层的第三过孔。
具体来说,用干法刻蚀第一氧化层5、敦化层4和部分AlGaN层3,形成栅极接触孔(即第三过孔),如图5所示。
进一步地,采用磁控溅射镀膜工艺,在第三过孔及第一氧化层5上沉积Ni/Au,进行金属的光刻(涂胶、曝光、显影),并刻蚀,形成栅极7,如图6所示。
S4:在所述源极61、漏极62及栅极7上形成第二氧化层8,如图7所示。
其中,第二氧化层8材料为PETEOS。
S5:在所述第二氧化层8上形成场板层9,如图8所示。
其中,所述场板层9与所述源极61通过金属引线电连接,所述场板层9与所述栅极7部分相对。
具体地,采用磁控溅射镀膜工艺,在第二氧化层8上沉积Ti/Pt/Au,进行金属的光刻(涂胶、曝光、显影),并刻蚀,形成场板层9。
本实施例提供了一种氮化镓场效应晶体管的制作方法,将栅极的一部分为第一层场板,与场板层部分相对设置,通过抑制电流崩塌来改善器件击穿特性;第二层场板(场板层)与源极连接,并在第二层场板下形成耗尽区(第二氧化层),以减小第一层场板和漏极之间的电场密度,提高了器件的耐压。
在本发明的描述中需要说明的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本发明中的具体含义。
还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上实施方式仅用于说明本发明,而并非对本发明的限制,有关技术领域的普通技术人员,在不脱离本发明的精神和范围的情况下,还可以做出各种变化和变型,因此所有等同的技术方案也属于本发明的范畴,本发明的专利保护范围应由权利要求限定。

Claims (10)

1.一种氮化镓场效应晶体管,其特征在于,包括衬底、在所述衬底上依次形成的外延层、钝化层、第一氧化层、源极、漏极、栅极、第二氧化层及场板层;
其中,所述场板层与所述源极通过金属引线电连接,所述场板层与所述栅极部分相对。
2.根据权利要求1所述的场效应晶体管,其特征在于,所述外延层包括未掺杂的GaN层和未掺杂的AlGaN层。
3.根据权利要求1所述的场效应晶体管,其特征在于,所述钝化层的材料为Si3N4,所述第一氧化层和第二氧化层的材料为PETEOS。
4.根据权利要求1所述的场效应晶体管,其特征在于,所述源极通过贯穿所述第一氧化层和所述钝化层的第一过孔与所述外延层接触。
5.根据权利要求1所述的场效应晶体管,其特征在于,所述漏极通过贯穿所述第一氧化层和所述钝化层的第二过孔与所述外延层接触。
6.根据权利要求2所述的场效应晶体管,其特征在于,所述栅极通过贯穿所述第一氧化层、所述钝化层和部分所述外延层的第三过孔与所述外延层连接。
7.一种氮化镓场效应晶体管的制作方法,其特征在于,该方法包括:
在衬底上依次形成外延层、钝化层及第一氧化层;
形成源极和漏极,所述源极通过第一过孔与所述外延层接触,所述漏极通过第二过孔与所述外延层接触;
形成栅极,所述栅极通过第三过孔与所述外延层连接;
在所述源极、漏极及栅极上形成第二氧化层;
在所述第二氧化层上形成场板层;
其中,所述场板层与所述源极通过金属引线电连接,所述场板层与所述栅极部分相对。
8.根据权利要求7所述的方法,其特征在于,所述形成源极和漏极之前,该方法还包括:
对所述第一氧化层及所述钝化层进行刻蚀,形成贯穿所述钝化层及所述第一氧化层的第一过孔及第二过孔。
9.根据权利要求7所述的方法,其特征在于,所述形成栅极之前,该方法还包括:
对所述第一氧化层、所述钝化层及部分所述外延层进行刻蚀,形成贯穿所述第一氧化层、所述钝化层及部分所述外延层的第三过孔。
10.根据权利要求7所述的方法,其特征在于,所述外延层包括未掺杂的GaN层和未掺杂的AlGaN层。
CN201510670636.1A 2015-10-15 2015-10-15 一种氮化镓场效应晶体管及其制作方法 Pending CN106601809A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510670636.1A CN106601809A (zh) 2015-10-15 2015-10-15 一种氮化镓场效应晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510670636.1A CN106601809A (zh) 2015-10-15 2015-10-15 一种氮化镓场效应晶体管及其制作方法

Publications (1)

Publication Number Publication Date
CN106601809A true CN106601809A (zh) 2017-04-26

Family

ID=58552714

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510670636.1A Pending CN106601809A (zh) 2015-10-15 2015-10-15 一种氮化镓场效应晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN106601809A (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248524A (zh) * 2017-06-23 2017-10-13 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248526A (zh) * 2017-06-23 2017-10-13 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248525A (zh) * 2017-06-23 2017-10-13 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275384A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275386A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275385A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293578A (zh) * 2017-06-23 2017-10-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293576A (zh) * 2017-06-23 2017-10-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293577A (zh) * 2017-06-23 2017-10-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316890A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316895A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316894A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316892A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316891A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316893A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107331697A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107331696A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393963A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393962A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107437560A (zh) * 2017-06-23 2017-12-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891171A (zh) * 2011-07-21 2013-01-23 联华电子股份有限公司 氮化物半导体装置及其制造方法
CN103456781A (zh) * 2012-06-04 2013-12-18 英飞凌科技奥地利有限公司 具有自对准栅的化合物半导体晶体管
US20140092637A1 (en) * 2012-09-28 2014-04-03 Fujitsu Semiconductor Limited Compound semiconductor device and method of manufacturing the same
CN104637991A (zh) * 2015-01-26 2015-05-20 电子科技大学 一种改进的场板结构氮化镓高电子迁移率晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891171A (zh) * 2011-07-21 2013-01-23 联华电子股份有限公司 氮化物半导体装置及其制造方法
CN103456781A (zh) * 2012-06-04 2013-12-18 英飞凌科技奥地利有限公司 具有自对准栅的化合物半导体晶体管
US20140092637A1 (en) * 2012-09-28 2014-04-03 Fujitsu Semiconductor Limited Compound semiconductor device and method of manufacturing the same
CN104637991A (zh) * 2015-01-26 2015-05-20 电子科技大学 一种改进的场板结构氮化镓高电子迁移率晶体管

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107248524A (zh) * 2017-06-23 2017-10-13 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248526A (zh) * 2017-06-23 2017-10-13 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248525A (zh) * 2017-06-23 2017-10-13 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275384A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275386A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107275385A (zh) * 2017-06-23 2017-10-20 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293578A (zh) * 2017-06-23 2017-10-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293576A (zh) * 2017-06-23 2017-10-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293577A (zh) * 2017-06-23 2017-10-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316890A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316895A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316894A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316892A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316891A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316893A (zh) * 2017-06-23 2017-11-03 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107331697A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107331696A (zh) * 2017-06-23 2017-11-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393963A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393962A (zh) * 2017-06-23 2017-11-24 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107437560A (zh) * 2017-06-23 2017-12-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
WO2018233660A1 (zh) * 2017-06-23 2018-12-27 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316894B (zh) * 2017-06-23 2020-06-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107437560B (zh) * 2017-06-23 2020-06-05 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293576B (zh) * 2017-06-23 2020-06-30 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293578B (zh) * 2017-06-23 2020-08-07 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248525B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107316892B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107293577B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248524B (zh) * 2017-06-23 2020-08-21 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107393963B (zh) * 2017-06-23 2020-09-25 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN107248526B (zh) * 2017-06-23 2020-10-16 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法
CN111969048A (zh) * 2017-06-23 2020-11-20 深圳市晶相技术有限公司 氮化镓半导体功率器件及其制备方法

Similar Documents

Publication Publication Date Title
CN106601809A (zh) 一种氮化镓场效应晶体管及其制作方法
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
WO2019136864A1 (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
TW201426976A (zh) 半導體裝置及其製造方法、電源供應器與高頻放大器
CN106876459B (zh) Ⅲ族氮化物hemt模块及其制法
CN109742142A (zh) 一种GaN基HEMT器件及其制备方法
KR20140124273A (ko) 질화물 반도체 소자 및 그 제조 방법
CN209592046U (zh) 一种增强型半导体晶体管
CN109659355A (zh) 常关型氧化镓场效应晶体管结构及制备方法
WO2016015501A1 (zh) 隧穿晶体管结构及其制造方法
US10283598B2 (en) III-V heterojunction field effect transistor
US20220102540A1 (en) Gan-hemt device with sandwich structure and method for preparing the same
CN106601806A (zh) 一种半导体器件及其制作方法
CN109873034A (zh) 沉积多晶AlN的常关型HEMT功率器件及其制备方法
CN107230617A (zh) 氮化镓半导体器件的制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN112820648A (zh) 一种氮化镓金属氧化物半导体晶体管及其制备方法
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN110085674A (zh) 一种垂直功率器件及其制作方法
CN206322705U (zh) 一种GaN HEMT器件
CN107275385A (zh) 氮化镓半导体器件及其制备方法
CN107316892A (zh) 氮化镓半导体器件及其制备方法
CN107230722A (zh) 高电子迁移率晶体管及其制作方法
CN107230719A (zh) 高电子迁移率晶体管及其制作方法
CN112687733B (zh) 一种增强型功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20170426