CN107316891A - 氮化镓半导体器件及其制备方法 - Google Patents

氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN107316891A
CN107316891A CN201710487765.6A CN201710487765A CN107316891A CN 107316891 A CN107316891 A CN 107316891A CN 201710487765 A CN201710487765 A CN 201710487765A CN 107316891 A CN107316891 A CN 107316891A
Authority
CN
China
Prior art keywords
gallium nitride
layer
contact hole
semiconductor device
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710487765.6A
Other languages
English (en)
Inventor
刘美华
林信南
刘岩军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Crystal Phase Technology Co Ltd
Original Assignee
Shenzhen Crystal Phase Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Crystal Phase Technology Co Ltd filed Critical Shenzhen Crystal Phase Technology Co Ltd
Priority to CN201710487765.6A priority Critical patent/CN107316891A/zh
Publication of CN107316891A publication Critical patent/CN107316891A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。

Description

氮化镓半导体器件及其制备方法
技术领域
本发明涉及半导体工艺领域，尤其涉及一种氮化镓半导体器件及其制备方法。
背景技术
氮化镓具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点，从而可以采用氮化镓制作半导体材料，而得到氮化镓半导体器件。
现有技术中，氮化镓半导体器件的制备方法为：在氮化镓外延层的表面上形成氮化硅层，在氮化硅层上刻蚀出源极接触孔和漏极接触孔，源极接触孔和漏极接触孔内沉积金属，从而形成源极和漏极；再刻蚀氮化硅层以及氮化镓外延层中的氮化铝镓层，形成一个凹槽，在凹槽中沉积金属层，从而形成栅极；然后沉积二氧化硅层以及场板金属层，从而形成氮化镓半导体器件。
然而现有技术中，由于电场密度较大，从而会造成氮化镓半导体器件的漏电以及击穿的问题，进而会损坏氮化镓半导体器件，降低氮化镓半导体器件的可靠性。进一步地，氮化镓功率器件在反复高压测试后，器件的击穿电压会发生漂移，这种不稳定行为与电荷陷阱有关，对器件的可靠性会造成危害，应该被抑制。
发明内容
为解决上述问题，本发明提供一种氮化镓半导体器件，其特征在于，包括：氮化镓外延层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层的材质为氮化硅和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；所述漏极包括相互连接的第一漏极和第二漏极；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接。
本发明还提供这种具有倒梯形栅极的氮化镓半导体器件的制备方法，提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层；
P型氮化硅层的获得；在氮化镓外延层表面沉积二氧化硅层，然后在所述二氧化硅层上采用干法刻蚀形成沉积孔作为第二漏极接触孔；在所述沉积孔中沉积P型氮化镓层，去除所述二氧化硅层，得到形成在氮化镓外延层上的P型氮化镓层；
源极接触孔，第一漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和第一漏极接触孔，所述源极接触孔、所述第一漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；
在所述源极接触孔和所述第一漏极接触孔内、以及所述P型氮化硅层上、所述复合介质层的表面上，沉积第一金属，以获得源极、第一漏极、第二漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔的底部与所述氮化铝镓层的底部之间具有预设距离；
在所述栅极接触孔和所述栅极接触孔的外边缘沉积第二金属件，以获得栅极，此时获得第二组件；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极接触孔对应；
在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域。
有益效果：
本发明通过在氮化镓外延层的表面的复合介质层应用了多种新颖材料，还通过沉积第一金属在进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层进行反应之后形成合金，以降低刻蚀后的第一金属与氮化铝镓层的接触电阻；
本实施例引入了第一漏极、第二漏极的结构，即在第一漏极旁边引入一个额外的p-GaN区(第二漏极)，p-GaN区与漏极相连。在关态时，从p-GaN区注入的空穴有效地释放了陷阱中的电子，从而完全消除了电流崩塌效应。
附图说明
图1a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图1b为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
图2a为本发明又一实施例的氮化镓半导体器件的结构示意图。
图2b为本发明又一实施例的氮化镓半导体器件的制备流程示意图。
图3a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图3b为本发明另一实施例的氮化镓半导体器件的栅极结构示意图。
图3c为本发明另一实施例的氮化镓半导体器件的栅极结构示意图。
图3d为本发明另一实施例的氮化镓半导体器件的栅极结构示意图。
图3e为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图1a所示，在一实施例中提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层210、复合介质层220、源极231和漏极232、栅极233、绝缘层 240、场板金属层250。
其中，氮化镓外延层210由硅(Si)衬底212、氮化镓(GaN)层213和氮化铝镓(AlGaN)层214构成，其中，硅衬底212、氮化镓层213和氮化铝镓层214由下而上依次设置。
复合介质层220设置于所述氮化镓外延层210上；本实施例的所述复合介质层220材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high‐k)介质。
源极231、漏极232和栅极233设置于所述复合介质层220上。具体地，源极231、漏极232和栅极233外形像“钉子”般一部分插入至所述复合介质层 220中，所述源极231、漏极232和栅极233分别贯穿所述复合介质层220与所述氮化镓外延层210连接；而一部分突出于所述复合介质层220顶部。所述源极231和/或漏极232由第一金属组成；该第一金属组成与上述实施例相同。采用第一金属材质形成的源极231、漏极232，能够在器件高温退火过程中与所述氮化镓外延层210中的氮化镓铝层214发生反应，生成合金，从而使得源极231、漏极232与氮化铝镓层的接触面的接触良好，可以有效的降低源极231、漏极 232与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，在所述栅极233与所述氮化镓外延层210之间还包括一栅介质层 234，本实施例中栅介质层234材质可例如为氮化硅。栅极233由第二金属组成，所述第二金属为Ni、Au合金。
优选地，所述栅极233往下延伸入所述氮化铝镓层214中，所述栅极233 底端到所述氮化铝镓层214底部的距离H优选为整个所述氮化铝镓层214的一半。
绝缘层240设置于漏极232、栅极233和一部分源极231上方，以及裸露出来的全部复合介质层220上，所述绝缘层240的材质为二氧化硅。其中，绝缘层240在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极231、漏极232、栅极233的存在，从而在源极231与栅极233之间的绝缘层240、在栅极233与漏极232之间的绝缘层240是向下凹陷的，通过后续步骤中磨平工艺使得平整。
还可例如包括有场板金属层250，其设置于所述绝缘层240上。所述场板金属层250贯穿所述绝缘层240与所述源极231连接。优选地，所述场板金属层 250的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图1b所示，具体步骤包括：
步骤201：在硅衬底212上依次沉积氮化镓层213和氮化铝镓层214，形成氮化镓外延层210。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4 电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～‐3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层110的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层120。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤202，对所述复合介质层120进行干法刻蚀，形成相对设置的源极接触孔221和漏极接触孔222。
为了使得所述源极接触孔221、漏极接触孔222清洁少杂质，还包括除杂步骤。具体的，在对复合介质层220进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC‐1+化学清洗剂SC‐2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
步骤203，在本实施例中，在源极接触孔221和漏极接触孔222内、以及复合介质层220的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口219。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口219；透过欧姆接触电极窗口219，可以看到复合介质层220的部分表面。如此，源极接触孔121上的第一金属构成了器件的源极231，漏极接触孔222上的第一金属构成了器件的漏极232。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤204，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层214进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层214进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层214之间的接触电阻。即，降低源极231、漏极232与氮化铝镓层214之间的接触电阻。
步骤205，通过欧姆接触电极窗口219，对复合介质层220和氮化铝镓层214 进行干法刻蚀，形成栅极接触孔223，其中，栅极接触孔223的底部与氮化铝镓层214的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口219，对复合介质层220以及部分的氮化铝镓层214，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔223。其中，栅极接触孔223完全的穿透了复合介质层220，并穿过部分的氮化铝镓层214，使得栅极接触孔223的底部与氮化铝镓层214的底部的距离H优选为氮化铝镓层214的一半。
在本实施例中，形成一个栅极接触孔223之后，栅极接触孔223内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔220，将栅极接触孔220内的杂质物去除掉。
本实施例通过在对复合介质层220进行干法刻蚀之后，采用DHF+SC1+SC2 的方法去除器件上的杂质物；并形成栅极接触孔223之后，采用盐酸溶液将栅极接触孔223内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔223内的清洁，进而保证了氮化镓半导体器件的性能。
步骤206，在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔 223中沉积一层氮化硅层作为栅介质层，所述氮化硅层不高于所述栅极接触孔 223；然后再在所述氮化硅层上、以及栅极接触孔223的外边缘沉积Ni/Au作为第二金属，金属厚度为0.01～0.04μm/0.08～0.4μm；从而构成了栅极233。故此，该栅极233是一种具有多种材料的复合结构。
此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤207，在整个第二组件的表面沉积一层绝缘层240。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层240。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极231、漏极232和栅极233的存在，从而在源极231与栅极233之间的绝缘层240、在栅极233与漏极232之间的绝缘层240是向下凹陷的，可利用磨平工艺使之平整。
步骤208，对源极接触孔231上方的绝缘层140进行干法刻蚀之后，形成开孔241。所述栅极233具有凸出于所述栅极接触孔223外的凸出部233a，所述开孔241的宽度小于所述凸出部233a的宽度。
步骤209，在开孔241内、以及从源极接触孔231延伸至栅极接触孔123 上方的绝缘层240上沉积场板金属250，形成场板金属层250。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔241内、以及从源极接触孔221的外边缘的第一金属直至栅极接触孔223的外边缘的第一金属上方的复合介质层220上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层250。场板金属层250的厚度是均匀的，场板金属层250在开孔 241的位置处、以及源极接触孔221与栅极接触孔223之间的位置处的是向下凹陷的，可利用磨平工艺使之平整。
本实施例可以优化器件制作工艺，与CMOS工艺线兼容，优化器件工艺，改善导通电阻。进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
如图2a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层910、复合介质层920、源极931和漏极932、栅极933、绝缘层 940。
其中，氮化镓外延层910由硅(Si)衬底912、氮化镓(GaN)层913和氮化铝镓(AlGaN)层914构成，其中，硅衬底912、氮化镓层913和氮化铝镓层914由下而上依次设置。
复合介质层920设置于所述氮化镓外延层910上；本实施例的所述复合介质层920材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high‐k)介质。
源极931、漏极932和栅极933设置于所述复合介质层920上。具体地，源极931、漏极932和栅极933外形像“钉子”般一部分插入至所述复合介质层 920中，所述源极931、漏极932和栅极933分别贯穿所述复合介质层920与所述氮化镓外延层910连接；而一部分突出于所述复合介质层920顶部。进一步地，如图2a所示，所述漏极932包括：相互连接的第一漏极932a和第二漏极 932b，所述。所述源极931和第一漏极932由第一金属组成与上述实施例所示。采用第一金属材质形成的源极931、漏极932，能够在器件高温退火过程中与所述氮化镓外延层910中的氮化镓铝层914发生反应，生成合金，从而使得源极 931、漏极932与氮化铝镓层的接触面的接触良好，可以有效的降低源极931、漏极932与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。第二漏极932b由氮化镓层935、第一金属两种功能层构成。
这种设计使漏极形成了P型氮化镓层，P型氮化镓层中的空穴会与电子进行复合，从而消除电子，进而防止在漏极进行高压的时候进而产生电流崩塌的现象，防止出现的电流崩塌的现象会损坏氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。
本实施例的栅极933截面呈现“T”型，所述栅极933可以往下延伸入所述氮化铝镓层914中，所述栅极933底端到所述氮化铝镓层914底部的距离H优选为整个所述氮化铝镓层914的一半。整个栅极933由第二金属组成，所述第二金属为Ni、Au合金。
绝缘层940设置于漏极932、栅极933和一部分源极931上方，以及裸露出来的全部复合介质层920上，所述绝缘层940的材质为二氧化硅。其中，绝缘层940在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极931、漏极932、栅极933的存在，从而在源极931与栅极933之间的绝缘层940、在栅极933与漏极932之间的绝缘层940是向下凹陷的，可利用磨平工艺使之平整。
还可例如包括有场板金属层950，其设置于所述绝缘层940上。所述场板金属层950贯穿所述绝缘层940与所述源极931连接。优选地，所述场板金属层 950的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图2b所示，具体步骤包括：
步骤901：在硅衬底912上依次沉积氮化镓层913和氮化铝镓层914，形成氮化镓外延层910。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4 电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～‐3e10伏特每厘米。
步骤902，然后在所述氮化镓外延层910上沉积P型氮化镓层935。具体地，在氮化镓外延层910表面沉积一二氧化硅层，然后在所述二氧化硅层上采用干法刻蚀形成沉积孔作为第二漏极接触孔922b；在所述沉积孔中沉积P型氮化镓层，去除所述二氧化硅层，得到形成在氮化镓外延层910上的P型氮化镓层935。
903，然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层910、 P型氮化镓层的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层920。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃，其厚度需要大于所述P型氮化镓层935的厚度。
步骤904：对所述复合介质层920进行干法刻蚀，形成相对设置的源极接触孔921和第一漏极接触孔922a；所述P型氮化镓层935位于源极接触孔921和第一漏极接触孔922a之间，在P型氮化镓层935上方重新对应于原第二漏极接触孔922b的位置开设沉积孔。
步骤9041，然后可以采用磁控溅射镀膜工艺，在源极接触孔921和第一漏极接触孔922a内、以及P型氮化镓层935上方、复合介质层920的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。由此获得源极931、第一漏极932a、和第二漏极932b。
为了使得所述源极接触孔921、漏极接触孔、清洁少杂质，还包括除杂步骤。具体的，在对复合介质层920进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC‐1+化学清洗剂SC‐2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口919。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口919；透过欧姆接触电极窗口919，可以看到复合介质层920的部分表面。如此，源极接触孔921上的第一金属构成了器件的源极931，漏极接触孔922上的第一金属构成了器件的漏极932。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤905，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层914进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层914进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层914之间的接触电阻。即，降低源极931、漏极932与氮化铝镓层914之间的接触电阻。
步骤906，通过欧姆接触电极窗口919，对复合介质层920和氮化铝镓层914 进行干法刻蚀，形成栅极接触孔923，其中，栅极接触孔923的底部与氮化铝镓层914的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口919，对复合介质层920以及部分的氮化铝镓层914，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔923。其中，栅极接触孔923完全的穿透了复合介质层920，并穿过部分的氮化铝镓层914，使得栅极接触孔923的底部与氮化铝镓层914的底部的距离H优选为氮化铝镓层914的一半。进一步地，刻蚀时使得栅极接触孔 923呈现一上宽下窄的、倒置的梯形。在本实施例中，形成一个栅极接触孔923 之后，栅极接触孔923内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔920，将栅极接触孔920内的杂质物去除掉。
本实施例通过在对复合介质层920进行干法刻蚀之后，采用DHF+SC1+SC2 的方法去除器件上的杂质物；并形成栅极接触孔923之后，采用盐酸溶液将栅极接触孔923内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔923内的清洁，进而保证了氮化镓半导体器件的性能。
步骤907、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔923和栅极接触孔923的外边缘沉积Ni/Au作为第二金属，金属厚度为 0.01～0.04μm/0.08～0.4μm；从而构成了栅极933。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤908，在整个第二组件的表面沉积一层绝缘层940。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层940。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极931、漏极932和栅极933的存在，从而在源极931与栅极933之间的绝缘层940、在栅极933与漏极932之间的绝缘层940是向下凹陷的，可利用磨平工艺使之平整。
步骤909，对源极接触孔931上方的绝缘层940进行干法刻蚀之后，形成开孔941。所述栅极933具有凸出于所述栅极接触孔923外的凸出部933a，所述开孔941的宽度小于所述凸出部933a的宽度。
步骤9010，在开孔941内、以及从源极接触孔931延伸至栅极接触孔923 上方的绝缘层940上沉积场板金属950，形成场板金属层950。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔941内、以及从源极接触孔921的外边缘的第一金属直至栅极接触孔923的外边缘的第一金属上方的复合介质层920上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层950。场板金属层950的厚度是均匀的，场板金属层950在开孔 941的位置处、以及源极接触孔921与栅极接触孔923之间的位置处的是向下凹陷的，通过在后续步骤的磨平工艺可使之平整。
本实施例引入了第一漏极、第二漏极的结构，即在第一漏极旁边引入一个额外的p-GaN区(第二漏极)，p-GaN区与漏极相连。在关态时，从p-GaN区注入的空穴有效地释放了陷阱中的电子，从而完全消除了电流崩塌效应。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
如图3a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层1010、复合介质层1020、源极1031和漏极1032、栅极1033、绝缘层1040、场板金属层1050、保护层1060。
其中，氮化镓外延层1010由硅(Si)衬底1012、氮化镓(GaN)层1013和氮化铝镓(AlGaN)层1014构成，其中，硅衬底1012、氮化镓层1013和氮化铝镓层 1014由下而上依次设置。
复合介质层1020设置于所述氮化镓外延层1010上；本实施例的所述复合介质层1020材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high‐k)介质。
源极1031、漏极1032和栅极1033设置于所述复合介质层1020上。具体地，源极1031、漏极1032和栅极1033外形像“钉子”般一部分插入至所述复合介质层1020中，所述源极1031、漏极1032和栅极1033分别贯穿所述复合介质层 1020与所述氮化镓外延层1010连接；而一部分突出于所述复合介质层1020顶部。所述源极1031和/或漏极1032由第一金属组成；所述第一金属的组份参见上述实施例所示。采用第一金属材质形成的源极1031、漏极1032，能够在器件高温退火过程中与所述氮化镓外延层1010中的氮化镓铝层1014发生反应，生成合金，从而使得源极1031、漏极1032与氮化铝镓层的接触面的接触良好，可以有效的降低源极1031、漏极1032与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，所述栅极1033往下延伸入所述氮化铝镓层1014中，所述栅极1033 底端到所述氮化铝镓层1014底部的距离H优选为整个所述氮化铝镓层1014的一半。栅极1033由第二金属组成，所述第二金属为Ni、Au合金。
优选地，所述栅极1033具有特别的构型。结合图3b、图3c和图3d所示，本实施例的栅极1033还可以有多种变形。按照氮化镓半导体器件从下至上的观察顺序看，栅极1033的横向宽度逐渐增加，呈现一“倒置梯形”。进一步地，栅极1033的“倒置梯形”的部分可以是从栅极接触孔1023中便呈现从下至上均匀变宽的形状(如图3b所示)，在高出复合介质层1020处具有凸出部1033a 则突然增加宽度使得完全覆盖栅极接触孔1023；或可以是在氮化铝镓层1014 中的栅极1033部分仍保持矩形构造，在氮化铝镓层1014以上至栅极接触孔1014 顶部的部分则从下至上均匀变宽(如图3c所示)；还可以是构成可以从栅极接触孔1023中便呈现从下至上均匀变宽的形状(如图3d所示)，在高出复合介质层1020凸出部1033a则宽度保持不变，只增加厚度。
绝缘层1040设置于漏极1032、栅极1033和一部分源极1031上方，以及裸露出来的全部复合介质层1020上，所述绝缘层1040的材质为二氧化硅。其中，绝缘层1040在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极 1031、漏极1032、栅极1033的存在，从而在源极1031与栅极1033之间的绝缘层1040、在栅极1033与漏极1032之间的绝缘层1040是向下凹陷的，可利用磨平工艺使之平整。
还可例如包括有场板金属层1050，其设置于所述绝缘层1040上。所述场板金属层1050贯穿所述绝缘层1040与所述源极1031连接。优选地，所述场板金属层1050的材质为铝硅铜金属层。
还包括有保护层1060，具体地，在所述场板金属层1050，以及所述绝缘层 1040表面，还沉积有一保护层1060。所述保护层1060包括上下设置的Si3N4 钝化层和PETEOS氧化层。增加保护层的结构后，可以隔离空气中杂质静电和粗糙的护层表面，减少杂质吸附和静电作用，减小表面漏电，从而提高器件耐压。
上述氮化镓半导体器件中的栅极1033的截面有别于现有栅极的“T型”结构，而是呈现上宽下窄的倒置“梯形”构造，抑制栅极边缘的高电场，有效地保证了氮化镓高压器件稳定的阻断特性，使器件在经过反复高压后，依旧能保持良好的可靠性。
本发明还提供上述氮化镓半导体器件的制备方法。如图3e所示，具体步骤包括：
步骤1001：在硅衬底1012上依次沉积氮化镓层1013和氮化铝镓层1014，形成氮化镓外延层110。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～‐3e10 伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层110的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层 1020。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤1002，对所述复合介质层1020进行干法刻蚀，形成相对设置的源极接触孔21和漏极接触孔1022。
为了使得所述源极接触孔1021、漏极接触孔1022清洁少杂质，还包括除杂步骤。具体的，在对复合介质层1020进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC‐1+化学清洗剂SC‐2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
步骤1003，在本实施例中，在源极接触孔1021和漏极接触孔1022内、以及复合介质层1020的表面上沉积第一金属1021。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为10200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口1019。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口1019；透过欧姆接触电极窗口1019，可以看到复合介质层1020的部分表面。如此，源极接触孔1021上的第一金属构成了器件的源极1031，漏极接触孔1022上的第一金属构成了器件的漏极1032。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤1004，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层1014进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层1014进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层1014之间的接触电阻。即，降低源极1031、漏极1032与氮化铝镓层14之间的接触电阻。
步骤1005，通过欧姆接触电极窗口1019，对复合介质层1020和氮化铝镓层1014进行干法刻蚀，形成栅极接触孔1023，其中，栅极接触孔1023的底部与氮化铝镓层1014的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口1019，对复合介质层1020以及部分的氮化铝镓层1014，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔1023。其中，栅极接触孔1023完全的穿透了复合介质层 1020，并穿过部分的氮化铝镓层1014，使得栅极接触孔1023的底部与氮化铝镓层1014的底部的距离H优选为氮化铝镓层1014的一半。进一步地，刻蚀时使得栅极接触孔1023呈现一上宽下窄的、倒置的梯形。在本实施例中，形成一个栅极接触孔1023之后，栅极接触孔1023内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔1020，将栅极接触孔1020内的杂质物去除掉。
本实施例通过在对复合介质层1020进行干法刻蚀之后，采用DHF+SC1+SC2 的方法去除器件上的杂质物；并形成栅极接触孔1023之后，采用盐酸溶液将栅极接触孔1023内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔1023内的清洁，进而保证了氮化镓半导体器件的性能。
步骤1006、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔1023和栅极接触孔1023的外边缘沉积Ni/Au作为第二金属，金属厚度为 0.01～0.04μm/0.08～0.4μm；从而构成了栅极1033。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤1007，在整个第二组件的表面沉积一层绝缘层1040。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层1040。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极1031、漏极1032 和栅极1033的存在，从而在源极1031与栅极1033之间的绝缘层1040、在栅极 1033与漏极1032之间的绝缘层1040是向下凹陷的，可利用磨平工艺使之平整。
步骤1008，对源极接触孔1031上方的绝缘层1040进行干法刻蚀之后，形成开孔1041。所述栅极1033具有凸出于所述栅极接触孔1023外的凸出部1033a，所述开孔1041的宽度小于所述凸出部1033a的宽度。
步骤1009，在开孔1041内、以及从源极接触孔1031延伸至栅极接触孔1023 上方的绝缘层1040上沉积场板金属1050，形成场板金属层1050。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔1041内、以及从源极接触孔1021的外边缘的第一金属直至栅极接触孔1023的外边缘的第一金属上方的复合介质层1020上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层1050。场板金属层1050的厚度是均匀的，场板金属层1050在开孔1041的位置处、以及源极接触孔1021与栅极接触孔1023之间的位置处的是向下凹陷的，通过在后续步骤的磨平工艺可使之平整。
步骤1010，采用磁控溅射镀膜工艺在所述场板金属层1050、绝缘层1040 的表面依次沉积一氮化硅层和PETEOS氧化层。
本实施例增加保护层的结构后，可以隔离空气中杂质静电和粗糙的护层表面，减少杂质吸附和静电作用，减小表面漏电，从而提高器件耐压。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种氮化镓半导体器件，其特征在于，包括：氮化镓外延层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层材质为氮化硅和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极、栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；其中，所述漏极包括相互连接的第一漏极和第二漏极；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接。
2.根据权利要求1所述氮化镓半导体器件，其特征在于，所述氮化镓外延层包括硅衬底，以及设置于所述硅衬底表面的氮化镓层、设置于所述氮化镓层表面的氮化铝镓层。
3.根据权利要求2所述氮化镓半导体器件，其特征在于，所述第二漏极包括与所述氮化铝镓层连接的P型氮化硅层。
4.根据权利要求2所述氮化镓半导体器件，其特征在于，所述栅极底部到所述氮化铝镓层底部的距离为所述氮化铝镓层的一半。
5.根据权利要求1或2或3或所述氮化镓半导体器件，其特征在于，所述复合介质层的厚度为2000埃。
6.一种氮化镓半导体器件的制备方法，其特征在于，包括如下步骤：
提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层；
P型氮化硅层的获得；在氮化镓外延层表面沉积二氧化硅层，然后在所述二氧化硅层上采用干法刻蚀形成沉积孔作为第二漏极接触孔；在所述沉积孔中沉积P型氮化镓层，去除所述二氧化硅层，得到形成在氮化镓外延层上的P型氮化镓层；
源极接触孔，第一漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和第一漏极接触孔，所述源极接触孔、所述第一漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；
在所述源极接触孔和所述第一漏极接触孔内、以及所述P型氮化硅层上、所述复合介质层的表面上，沉积第一金属，以获得源极、第一漏极、第二漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成栅极接触孔，其中，所述栅极接触孔贯穿所述复合介质层并伸入所述氮化铝镓层中；
在所述栅极接触孔和所述栅极接触孔的外边缘沉积第二金属件，以获得栅极，此时获得第二组件；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极接触孔对应；
在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域。
7.根据权利要求6所述氮化镓半导体器件的制备方法，其特征在于，所述开孔的宽度小于所述栅极凸出于所述栅极接触孔上方的凸出部宽度。
8.根据权利要求6所述氮化镓半导体器件的制备方法，其特征在于，所述高温退火处理步骤为：在保护氛围下，在840～850℃的温度下保持30～60秒。
9.根据权利要求6所述氮化镓半导体器件的制备方法，其特征在于，所述栅极底部到所述氮化铝镓层底部的距离为所述氮化铝镓层的一半。
10.根据权利要求6所述氮化镓半导体器件的制备方法，其特征在于，所述源极和/或第一漏极由第一金属组成；所述第一金属从下至上依次包括：第一钛金属层、铝金属层、第二钛金属层和氮化钛层。
CN201710487765.6A 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法 Pending CN107316891A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710487765.6A CN107316891A (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710487765.6A CN107316891A (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN107316891A true CN107316891A (zh) 2017-11-03

Family

ID=60180154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710487765.6A Pending CN107316891A (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107316891A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384167A (zh) * 2018-12-30 2020-07-07 苏州能讯高能半导体有限公司 半导体器件及制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040144991A1 (en) * 2003-01-15 2004-07-29 Fujitsu Limited Compound semiconductor device and method for fabricating the same
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
CN106601806A (zh) * 2015-10-15 2017-04-26 北京大学 一种半导体器件及其制作方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040144991A1 (en) * 2003-01-15 2004-07-29 Fujitsu Limited Compound semiconductor device and method for fabricating the same
CN104934476A (zh) * 2014-03-19 2015-09-23 株式会社东芝 半导体装置及其制造方法
CN106601806A (zh) * 2015-10-15 2017-04-26 北京大学 一种半导体器件及其制作方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111384167A (zh) * 2018-12-30 2020-07-07 苏州能讯高能半导体有限公司 半导体器件及制作方法
CN111384167B (zh) * 2018-12-30 2022-07-29 苏州能讯高能半导体有限公司 半导体器件及制作方法

Similar Documents

Publication Publication Date Title
CN107331697A (zh) 氮化镓半导体器件及其制备方法
CN113990948A (zh) 一种半导体器件及其应用与制造方法
CN107331696A (zh) 氮化镓半导体器件及其制备方法
CN106684132B (zh) 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN107275385B (zh) 氮化镓半导体器件及其制备方法
CN107316892B (zh) 氮化镓半导体器件及其制备方法
CN107316891A (zh) 氮化镓半导体器件及其制备方法
CN107230614B (zh) 氮化镓半导体器件的制备方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
CN107393962A (zh) 氮化镓半导体器件及其制备方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN107316890A (zh) 氮化镓半导体器件及其制备方法
CN107316894B (zh) 氮化镓半导体器件及其制备方法
CN107293576B (zh) 氮化镓半导体器件及其制备方法
CN207116436U (zh) 氮化镓半导体器件
CN107293578A (zh) 氮化镓半导体器件及其制备方法
CN107293577A (zh) 氮化镓半导体器件及其制备方法
CN107275386A (zh) 氮化镓半导体器件及其制备方法
CN107316893A (zh) 氮化镓半导体器件及其制备方法
CN107316895A (zh) 氮化镓半导体器件及其制备方法
CN107437560B (zh) 氮化镓半导体器件及其制备方法
CN107248526A (zh) 氮化镓半导体器件及其制备方法
CN107275384A (zh) 氮化镓半导体器件及其制备方法
CN107248524A (zh) 氮化镓半导体器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171103

RJ01 Rejection of invention patent application after publication