CN107195670B - GaN基增强型MOS-HEMT器件及其制备方法 - Google Patents

GaN基增强型MOS-HEMT器件及其制备方法 Download PDF

Info

Publication number
CN107195670B
CN107195670B CN201710509569.4A CN201710509569A CN107195670B CN 107195670 B CN107195670 B CN 107195670B CN 201710509569 A CN201710509569 A CN 201710509569A CN 107195670 B CN107195670 B CN 107195670B
Authority
CN
China
Prior art keywords
metal
tantalum
gate
gan
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201710509569.4A
Other languages
English (en)
Other versions
CN107195670A (zh
Inventor
张有润
刘程嗣
刘影
庞慧娇
胡刚毅
张波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201710509569.4A priority Critical patent/CN107195670B/zh
Publication of CN107195670A publication Critical patent/CN107195670A/zh
Application granted granted Critical
Publication of CN107195670B publication Critical patent/CN107195670B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种GaN基增强型MOS‑HEMT器件及其制备方法,从下至上依次包括:Si衬底、GaN层、AlGaN层、钝化层、处于栅下AlGaN层中由金属钽与AlGaN层反应生成的合金化合物,合金化合物上侧覆盖有氧化钽栅介质层,金属钽与AlGaN层反应生成的合金化合物是通过在氮气环境下高温退火使氧化钽栅介质层下的AlGaN层上表面部分与钽金属反应生成的,产生类似栅槽刻蚀的作用从而实现增强型HEMT,合金化合物生成后剩余的钽金属在氧气环境高温氧化生成氧化钽栅介质层,形成氧化钽栅介质的MOS‑HEMT;本发明避免了高精度干法刻蚀GaN基材料的复杂工艺,避免了等离子刻蚀栅凹槽过程对晶格造成损伤,具有简化工艺、可操作性高、提高器件性能等特点。

Description

GaN基增强型MOS-HEMT器件及其制备方法
技术领域
本发明属于半导体技术领域,具体涉及一种GaN基增强型MOS-HEMT器件及其制备方法。
背景技术
第三代宽禁带半导体材料GaN具有宽禁带、高临界击穿场强、高电子饱和漂移速度、高热导率等优异特点,能够满足下一代半导体功率器件对大功率、高频、高速、小体积的要求,特别适用于未来功率电子。AlGaN/GaN异质结结构通过自发极化和压电极化产生高浓度的二维电子气(2DEG),使得AlGaN/GaN功率器件具有电流密度大、导通电阻低、功率密度大等优点。
AlGaN/GaN异质结虽然具有的种种优势,但AlGaN/GaN异质结器件由于自发极化和压电极化效应,AlGaN/GaN HEMT器件通常为耗尽型器件。要使耗尽型器件关断就需要在栅电极施加负压偏置,在电路应用中会增加功耗和设计复杂程度,同时为保证失效安全性的要求,所以需要实现增强型氮化镓器件。由于AlGaN/GaN异质结中较强的极化电荷的存在,使得制备GaN基增强型器件特别的困难,因此对GaN基增强型器件的研究具有重要意义。
为了实现GaN增强型器件,需要减弱或者完全消除栅极区域的极化效应,从而降低二维电子气(2DEG)。其中一种方法就是采用凹槽技术。凹槽技术一般是利用干法刻蚀去掉栅极下的势垒层AlGaN,减薄势垒层AlGaN厚度,降低栅极以下的沟道二维电子气密度,从而使器件阈值电压向正方向移动,当阈值电压大于零时,器件变为增强型。此外还有P型氮化镓以及栅极区域氟离子注入等方式实现增强型器件。但是现有的实现增强型氮化镓器件的方法中,工艺较为复杂,可控制性和操作性一般较差,这限制了氮化镓器件的生产和应用。
发明内容
本发明的目的,就是针对目前氮化镓基增强型制备工艺中存在的缺点,提出一种GaN基增强型MOSHEMT器件及其制备方法。
为实现上述发明目的,本发明技术方案如下:
一种GaN基增强型MOS-HEMT器件,从下至上依次包括:Si衬底、GaN层、AlGaN层、以及位于整个器件表面的钝化层,源极金属化接触与漏极金属化接触分别位于器件左右两侧的AlGaN层的上表面,且源极金属化接触与漏极金属化接触的上方分别对钝化层开孔形成源极欧姆接触孔与漏极欧姆接触孔,金属钽与AlGaN层反应生成的合金化合物处于栅处AlGaN层中,所述合金化合物上侧覆盖有金属钽与氧气反应生成的氧化钽栅介质层,所述氧化钽栅介质层上侧为金属化栅极,同时所述合金化合物与氧化钽栅介质层的横向尺寸也与金属化栅极保持一致。
作为优选方式,所述金属钽与AlGaN层反应生成的合金化合物是通过在氮气环境下高温退火使氧化钽栅介质层下的AlGaN层上表面的部分AlGaN与钽金属反应生成的,产生类似栅槽刻蚀的作用从而实现增强型HEMT,生成合金化合物的反应结束后剩余的钽金属在氧气环境高温氧化生成氧化钽栅介质层,形成氧化钽栅介质的MOS-HEMT。
为实现上述发明目的,本发明还提供一种上述GaN基增强型MOS-HEMT器件的制备方法,包括如下步骤:
1)在氮化镓基材料表面光刻出有源区图形,刻蚀出有源区,形成有源区和非有源区隔离;
2)在有源区光刻出源、漏欧姆接触图形,并淀积欧姆金属,通过剥离、退火,形成欧姆接触电极;
3)在氮化镓基材料表面淀积钝化层;
4)在钝化层上光刻出合金栅区域图形,并刻蚀钝化层形成合金栅区域窗口;
5)涂覆光刻胶并光刻出钽金属图形窗口,或者采用步骤4中已有合金栅区域图形的光刻胶作为剥离钽金属的有图形光刻胶,采用磁控溅射方式淀积钽金属,并通过剥离形成栅处钽金属;
6)对所述栅区域钽金属在高温条件下进行合金反应以及热氧化反应;
7)光刻出栅区域图形,淀积栅金属,并通过剥离形成栅电极;
8)在钝化层上光刻出源、漏欧姆接触图形,刻蚀去除源、漏接触孔处钝化层,并去除光刻胶。
作为优选方式,所述制备方法中:步骤1)所述氮化镓基材料为AlGaN/GaN异质结材料;使用的光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀为ICP干法刻蚀法,刻蚀深度在250nm左右,具体深度根据氮化镓基材料各层的厚度进行调整。
作为优选方式,所述制备方法中:步骤2)制备所述源、漏欧姆接触时淀积金属为钛/铝/镍/金四层金属,淀积欧姆接触的方式为磁控溅射法或电子束蒸发法,快速退火温度在800℃到900℃,时间在30秒到40秒。
作为优选方式,所述制备方法中:步骤3)在材料表面淀积钝化层的方法为等离子体增强化学气相沉积、或电感耦合等离子体化学气相淀积;所述钝化层为SiO2或Si3N4,厚度为10nm-200nm。
作为优选方式,所述制备方法中:步骤4)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀钝化层的方法为RIE干法刻蚀。
作为优选方式,所述制备方法中:步骤5)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,淀积钽金属用的方式为磁控溅射法,所在的溅射腔体为氩气保护,氩气流量为20sccm,真空度为3mTorr。
作为优选方式,所述制备方法中:步骤6)中所述在高温条件下进行合金反应以及氧化反应,具体步骤为:
6.1)在栅下的AlGaN层区域进行合金反应,在N2氛围中进行快速热退火,温度在700℃-850℃,时间在1-2分钟,使下方部分钽金属与栅区氮化镓基材料进行合金反应;
6.2)在栅下的AlGaN层区域进行热氧化反应,在O2氛围中进行快速热退火,温度在400℃-700℃,时间在1-30分钟,使上方剩余部分钽金属在高温氧气氛围中热氧化形成氧化钽。
第一次快速热退火是利用金属钽与AlGaN反应会消耗一部分AlGaN材料减薄栅下AlGaN层厚度,降低栅下沟道二维电子气浓度,实现从耗尽型到增强型的转变;第二次快速热退火是利用金属钽在氧气氛围高温条件下热氧化形成高介电常数的氧化钽;实现增强型MOS-HEMT器件。
作为优选方式,所述制备方法中:步骤7)淀积栅金属时淀积金属为镍/金双层金属,淀积栅金属的方式为电子束蒸发法。
作为优选方式,所述制备方法中:步骤8)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀去除钝化层的方法为RIE者湿法腐蚀法,腐蚀液为氢氟酸溶液。
本发明的有益效果为:避免了高精度干法刻蚀GaN基材料的复杂工艺,避免了等离子刻蚀栅凹槽过程对晶格造成损伤,同时省去了淀积栅介质的工艺,具有简化工艺、可操作性高、提高器件性能等特点。
附图说明
图1为本发明的GaN基增强型MOS-HEMT器件结构示意图;
图2为制备工艺流程中在衬底上层生成外延层后结构示意图;
图3为制备工艺流程中刻蚀出隔离区后结构示意图;
图4为制备工艺流程中刻蚀出源漏区后结构示意图;
图5为制备工艺流程中生成金属化源漏后结构示意图;
图6为制备工艺流程中淀积钝化层后结构示意图
图7为制备工艺流程中钝化层刻蚀出栅区后结构示意图;
图8为制备工艺流程中溅射钽金属并剥离后结构示意图;
图9为制备工艺流程中热退火后钽金属下沉及氧化后结构示意图;
图10为制备工艺流程中淀积金属并剥离后结构示意图;
图11为制备工艺流程中刻蚀出源、漏接触孔后结构示意图。
其中,1为Si衬底,2为GaN层,3为AlGaN层;4为源极金属化接触,5为漏极金属化接触,6为钝化层,7为金属钽与AlGaN层反应生成的合金化合物,8为金属钽与氧气反应生成的氧化钽栅介质层,9为金属化栅极,10为源极欧姆接触孔,11为漏极欧姆接触孔,12为非有源区域,13为有源区域,14为AlGaN层表面光刻胶,15为源极欧姆接触图形,16为漏极欧姆接触图形,17为钝化层表面光刻胶,18为栅区域图形,19为定义栅区域图形后初始淀积的钽金属。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
本发明实现GaN基增强型MOS-HEMT器件的方法是:利用磁控溅射的方式将金属钽溅射至栅区域AlGaN层表面,金属钽与AlGaN层反应生成化合物的同时,会消耗栅区域AlGaN层的厚度。AlGaN层势垒层的减薄使得栅区域下的二维电子气的密度减少,器件的转移特性曲线会正向移动,因此可以实现GaN基增强型器件。利用钽金属钽在氧气氛围高温条件下热氧化形成高介电常数的氧化钽作为器件的栅介质,实现GaN基增强型MOS-HEMT器件。
本实施例提供一种GaN基增强型MOS-HEMT器件,从下至上依次包括:Si衬底1、GaN层2、AlGaN层3、以及位于整个器件表面的钝化层6,源极金属化接触4与漏极金属化接触5分别位于器件左右两侧的AlGaN层3的上表面,且源极金属化接触4与漏极金属化接触5的上方分别对钝化层6开孔形成源极欧姆接触孔10与漏极欧姆接触孔11,金属钽与AlGaN层反应生成的合金化合物7处于栅处AlGaN层3中,所述合金化合物7上侧覆盖有金属钽与氧气反应生成的氧化钽栅介质层8,所述氧化钽栅介质层8上侧为金属化栅极9,同时所述合金化合物7与氧化钽栅介质层8的横向尺寸也与金属化栅极9保持一致。
所述金属钽与AlGaN层反应生成的合金化合物7是通过在氮气环境下高温退火使氧化钽栅介质层8下的AlGaN层3上表面的部分AlGaN与钽金属反应生成的,产生类似栅槽刻蚀的作用从而实现增强型HEMT,生成合金化合物7的反应结束后剩余的钽金属在氧气环境高温氧化生成氧化钽栅介质层8,形成氧化钽栅介质的MOS-HEMT。
上述GaN基增强型MOS-HEMT器件的制备方法,包括如下步骤:
1)在氮化镓基材料表面光刻出有源区图形,刻蚀出有源区,形成有源区和非有源区隔离;
2)在有源区光刻出源、漏欧姆接触图形,并淀积欧姆金属,通过剥离、退火,形成欧姆接触电极;
3)在氮化镓基材料表面淀积钝化层;
4)在钝化层上光刻出合金栅区域图形,并刻蚀钝化层形成合金栅区域窗口;
5)涂覆光刻胶并光刻出钽金属图形窗口,或者采用步骤4中已有合金栅区域图形的光刻胶作为剥离钽金属的有图形光刻胶,采用磁控溅射方式淀积钽金属,并通过剥离形成栅处钽金属;
6)对所述栅区域钽金属在高温条件下进行合金反应以及热氧化反应;
7)光刻出栅区域图形,淀积栅金属,并通过剥离形成栅电极;
8)在钝化层上光刻出源、漏欧姆接触图形,刻蚀去除源、漏接触孔处钝化层,并去除光刻胶。
具体的,步骤1)所述氮化镓基材料为AlGaN/GaN异质结材料;使用的光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀为ICP干法刻蚀法,刻蚀深度在250nm左右,具体深度根据氮化镓基材料各层的厚度进行调整。
具体的,步骤2)制备所述源、漏欧姆接触时淀积金属为钛/铝/镍/金四层金属,淀积欧姆接触的方式为磁控溅射法或电子束蒸发法,快速退火温度在800℃到900℃,时间在30秒到40秒。
具体的,步骤3)在材料表面淀积钝化层的方法为等离子体增强化学气相沉积、或电感耦合等离子体化学气相淀积;所述钝化层为SiO2或Si3N4,厚度为10nm-200nm。
具体的,步骤4)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀钝化层的方法为RIE干法刻蚀。
具体的,步骤5)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,淀积钽金属用的方式为磁控溅射法,所在的溅射腔体为氩气保护,氩气流量为20sccm,真空度为3mTorr。
具体的,步骤6)中所述在高温条件下进行合金反应以及氧化反应,具体步骤为:
6.1)在栅下的AlGaN层区域进行合金反应,在N2氛围中进行快速热退火,温度在700℃-850℃,时间在1-2分钟,使下方部分钽金属与栅区氮化镓基材料进行合金反应;
6.2)在栅下的AlGaN层区域进行热氧化反应,在O2氛围中进行快速热退火,温度在400℃-700℃,时间在1-30分钟,使上方剩余部分钽金属在高温氧气氛围中热氧化形成氧化钽。
第一次快速热退火是利用金属钽与AlGaN反应会消耗一部分AlGaN材料减薄栅下AlGaN层厚度,降低栅下沟道二维电子气浓度,实现从耗尽型到增强型的转变;第二次快速热退火是利用金属钽在氧气氛围高温条件下热氧化形成高介电常数的氧化钽;实现增强型MOS-HEMT器件。
具体的,步骤7)淀积栅金属时淀积金属为镍/金双层金属,淀积栅金属的方式为电子束蒸发法。
具体的,步骤8)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀去除钝化层的方法为RIE者湿法腐蚀法,腐蚀液为氢氟酸溶液。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。

Claims (9)

1.一种GaN基增强型MOS-HEMT器件,其特征在于:从下至上依次包括:Si衬底(1)、GaN层(2)、AlGaN层(3)、以及位于整个器件表面的钝化层(6),源极金属化接触(4)与漏极金属化接触(5)分别位于器件左右两侧的AlGaN层(3)的上表面,且源极金属化接触(4)与漏极金属化接触(5)的上方分别对钝化层(6)开孔形成源极欧姆接触孔(10)与漏极欧姆接触孔(11),金属钽与AlGaN层反应生成的合金化合物(7)处于栅处AlGaN层(3)中,所述合金化合物(7)上侧覆盖有金属钽与氧气反应生成的氧化钽栅介质层(8),所述氧化钽栅介质层(8)上侧为金属化栅极(9),同时所述合金化合物(7)与氧化钽栅介质层(8)的横向尺寸也与金属化栅极(9)保持一致;所述金属钽与AlGaN层反应生成的合金化合物(7)是通过在氮气环境下高温退火使氧化钽栅介质层(8)下的AlGaN层(3)上表面的部分AlGaN与钽金属反应生成的,产生类似栅槽刻蚀的作用从而实现增强型HEMT,生成合金化合物(7)的反应结束后剩余的钽金属在氧气环境高温氧化生成氧化钽栅介质层(8),形成氧化钽栅介质的MOS-HEMT。
2.权利要求1所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于包括如下步骤:
1)在氮化镓基材料表面光刻出有源区图形,刻蚀出有源区,形成有源区和非有源区隔离;
2)在有源区光刻出源、漏欧姆接触图形,并淀积欧姆金属,通过剥离、退火,形成欧姆接触电极;
3)在氮化镓基材料表面淀积钝化层;
4)在钝化层上光刻出合金栅区域图形,并刻蚀钝化层形成合金栅区域窗口;
5)涂覆光刻胶并光刻出钽金属图形窗口,或者采用步骤4中已有合金栅区域图形的光刻胶作为剥离钽金属的有图形光刻胶,采用磁控溅射方式淀积钽金属,并通过剥离形成栅处钽金属;
6)对所述栅区域钽金属在高温条件下进行合金反应以及热氧化反应;
7)光刻出栅区域图形,淀积栅金属,并通过剥离形成栅电极;
8)在钝化层上光刻出源、漏欧姆接触图形,刻蚀去除源、漏接触孔处钝化层,并去除光刻胶。
3.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤1)所述氮化镓基材料为AlGaN/GaN异质结材料;使用的光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀为ICP干法刻蚀法,刻蚀深度在250nm左右,具体深度根据氮化镓基材料各层的厚度进行调整。
4.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤2)制备所述源、漏欧姆接触时淀积金属为钛/铝/镍/金四层金属,淀积欧姆接触的方式为磁控溅射法或电子束蒸发法,快速退火温度在800℃到900℃,时间在30秒到40秒。
5.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤3)在材料表面淀积钝化层的方法为等离子体增强化学气相沉积、或电感耦合等离子体化学气相淀积;所述钝化层为SiO2或Si3N4,厚度为10nm-200nm。
6.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤4)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,刻蚀钝化层的方法为RIE干法刻蚀。
7.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤5)光刻所用光刻胶为AZ5214材料,光刻曝光方式为接触式曝光,淀积钽金属用的方式为磁控溅射法,所在的溅射腔体为氩气保护,氩气流量为20sccm,真空度为3mTorr。
8.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤6)中所述在高温条件下进行合金反应以及氧化反应,具体步骤为:
6.1)在栅下的AlGaN层区域进行合金反应,在N2氛围中进行快速热退火,温度在700℃-850℃,时间在1-2分钟,使下方部分钽金属与栅区氮化镓基材料进行合金反应;
6.2)在栅下的AlGaN层区域进行热氧化反应,在O2氛围中进行快速热退火,温度在400℃-700℃,时间在1-30分钟,使上方剩余部分钽金属在高温氧气氛围中热氧化形成氧化钽。
9.根据权利要求2所述的GaN基增强型MOS-HEMT器件的制备方法,其特征在于:步骤7)淀积栅金属时淀积金属为镍/金双层金属,淀积栅金属的方式为电子束蒸发法。
CN201710509569.4A 2017-06-28 2017-06-28 GaN基增强型MOS-HEMT器件及其制备方法 Expired - Fee Related CN107195670B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710509569.4A CN107195670B (zh) 2017-06-28 2017-06-28 GaN基增强型MOS-HEMT器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710509569.4A CN107195670B (zh) 2017-06-28 2017-06-28 GaN基增强型MOS-HEMT器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107195670A CN107195670A (zh) 2017-09-22
CN107195670B true CN107195670B (zh) 2020-06-16

Family

ID=59880997

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710509569.4A Expired - Fee Related CN107195670B (zh) 2017-06-28 2017-06-28 GaN基增强型MOS-HEMT器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107195670B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830463B (zh) * 2018-12-29 2022-07-12 中国科学院微电子研究所 多层mos器件及其制备方法
CN112563136A (zh) * 2020-11-19 2021-03-26 上海工程技术大学 一种氮化镓基功率器件的新型制备方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5672723B2 (ja) * 2010-03-09 2015-02-18 富士通株式会社 化合物半導体装置の製造方法
CN104465748B (zh) * 2014-11-28 2017-07-14 中国科学院半导体研究所 一种GaN基增强型HEMT器件及其制备方法
CN104538302B (zh) * 2014-12-09 2017-05-31 电子科技大学 一种增强型hemt器件的制备方法

Also Published As

Publication number Publication date
CN107195670A (zh) 2017-09-22

Similar Documents

Publication Publication Date Title
US20200111876A1 (en) Algan/gan heterojunction hemt device compatible with si-cmos process and manufacturing method therefor
CN100557815C (zh) InA1N/GaN异质结增强型高电子迁移率晶体管结构及制作方法
JP2016139781A (ja) エンハンスメント型高電子移動度トランジスタおよびその製作方法
CN102810564B (zh) 一种射频器件及其制作方法
CN104201104A (zh) 一种氮化镓基增强型器件的制造方法
JP2010147347A (ja) 化合物半導体装置及びその製造方法
CN108305834A (zh) 一种增强型氮化镓场效应器件的制备方法
CN106373884A (zh) 复合栅介质GaN基绝缘栅高电子迁移率晶体管的制作方法
TWI653742B (zh) 半導體裝置與其之製造方法
CN216354230U (zh) 一种半导体器件及其应用
CN109244130A (zh) 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法
CN113690132B (zh) 一种基于双层钝化精准刻蚀的双t型栅的制备方法
CN106158950A (zh) 一种提高增强型GaN MOS沟道迁移率的器件结构及实现方法
CN107958928A (zh) 一种基于横向沟道调制的增强型场效应晶体管及其制作方法
CN107195670B (zh) GaN基增强型MOS-HEMT器件及其制备方法
CN106298904A (zh) 带氮化镓插入层的氮化镓基增强型器件及其制备方法
CN111933708B (zh) 一种氮化镓mis-hemt钝化设计及其制备方法
CN104538302B (zh) 一种增强型hemt器件的制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN112542384B (zh) 一种氮化镓增强型器件的制造方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
JP2012064663A (ja) 窒化物半導体装置およびその製造方法
CN115274851A (zh) 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法
CN111463259B (zh) 高电子迁移率场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20200616