CN107293578A - 氮化镓半导体器件及其制备方法 - Google Patents

氮化镓半导体器件及其制备方法 Download PDF

Info

Publication number
CN107293578A
CN107293578A CN201710488431.0A CN201710488431A CN107293578A CN 107293578 A CN107293578 A CN 107293578A CN 201710488431 A CN201710488431 A CN 201710488431A CN 107293578 A CN107293578 A CN 107293578A
Authority
CN
China
Prior art keywords
gallium nitride
layer
contact hole
compound medium
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710488431.0A
Other languages
English (en)
Other versions
CN107293578B (zh
Inventor
刘美华
林信南
刘岩军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.
Suzhou Chenhua Semiconductor Technology Co.,Ltd.
Original Assignee
Shenzhen Crystal Phase Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Crystal Phase Technology Co Ltd filed Critical Shenzhen Crystal Phase Technology Co Ltd
Priority to CN201710488431.0A priority Critical patent/CN107293578B/zh
Publication of CN107293578A publication Critical patent/CN107293578A/zh
Application granted granted Critical
Publication of CN107293578B publication Critical patent/CN107293578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H01L29/475—Schottky barrier electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及半导体材料技术领域，提供一种氮化镓半导体器件包括：氮化镓外延层；以及，设置于所述氮化镓外延层上的氮化硅和等离子体增强正硅酸乙脂复合介质层；设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，以及设置于所述绝缘层上的场板金属层。本发明的氮化镓半导体器件不易出现击穿氮化铝镓层的现象，进而避免了出现氮化镓半导体器件的漏电以及击穿的问题，有效的保护了氮化镓半导体器件，增强了氮化镓半导体器件的可靠性。

Description

氮化镓半导体器件及其制备方法
技术领域
本发明涉及半导体工艺领域，尤其涉及一种氮化镓半导体器件及其制备方法。
背景技术
氮化镓具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀以及抗辐射性能等优点，从而可以采用氮化镓制作半导体材料，而得到氮化镓半导体器件。
现有技术中，氮化镓半导体器件的制备方法为：在氮化镓外延层的表面上形成氮化硅层，在氮化硅层上刻蚀出源极接触孔和漏极接触孔，源极接触孔和漏极接触孔内沉积金属，从而形成源极和漏极；再刻蚀氮化硅层以及氮化镓外延层中的氮化铝镓层，形成一个凹槽，在凹槽中沉积金属层，从而形成栅极；然后沉积二氧化硅层以及场板金属层，从而形成氮化镓半导体器件。
然而现有技术中，人们关注如何提高导通电流和降低导通电阻的问题。
发明内容
为解决上述问题，本发明提供一种氮化镓半导体器件，包括：氮化镓外延层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层的材质为氮化硅和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极和栅极分别贯穿所述复合介质层与所述氮化镓外延层连接；其中，所述栅极包括相互连接的第一栅部和第二栅部，所述第一栅部、第二栅部均贯穿所述复合介质层与所述氮化镓外延层连接；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接。
本发明还提供这种具有倒梯形栅极的氮化镓半导体器件的制备方法，提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层，所述复合介质层材质为氮化硅和等离子体增强正硅酸乙脂；
源极接触孔和漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和漏极接触孔，所述源极接触孔、所述漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；
在所述源极接触孔和所述漏极接触孔内、以及所述复合介质层的表面上，沉积第一金属，以获得源极、漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成第一接触孔和第二接触孔，且所述第二接触孔的底部与所述氮化铝镓层的底部之间具有预设距离；
在所述第一接触孔、第二接触孔内、所述栅极接触孔的外边缘同时沉积第二金属件，获得第一栅部、第二栅部以形成栅极，此时获得第二组件；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极接触孔对应；
在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域。
有益效果：
本发明通过在氮化镓外延层的表面的复合介质层应用了新颖材料，还通过沉积第一金属在进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层进行反应之后形成合金，以降低刻蚀后的第一金属与氮化铝镓层的接触电阻；
本实施例引入混合栅结构，包括短的属于增强型的第一栅部和长的属于耗尽型的第二栅部。在关态条件下，第一栅部关断，而第二栅部可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。
附图说明
图1a为本发明又一实施例的氮化镓半导体器件的结构示意图。
图1b为本发明又一实施例的氮化镓半导体器件的栅极结构示意图。
图1c为本发明又一实施例的氮化镓半导体器件的制备流程示意图。
图2a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图2b为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
图3a为本发明另一实施例的氮化镓半导体器件的结构示意图。
图3b为本发明另一实施例的氮化镓半导体器件的栅极结构示意图。
图3c为本发明另一实施例的氮化镓半导体器件的制备流程示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1a所示，在本发明实施例中提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层310、复合介质层320、源极331和漏极332、栅极333、绝缘层340、场板金属层350。
其中，氮化镓外延层310由硅(Si)衬底312、氮化镓(GaN)层313和氮化铝镓(AlGaN)层314构成，其中，硅衬底312、氮化镓层313和氮化铝镓层314由下而上依次设置。
复合介质层320设置于所述氮化镓外延层310上；本实施例的所述复合介质层320材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high‐k)介质。
源极331、漏极332和栅极333设置于所述复合介质层320上。具体地，源极331、漏极332和栅极333外形像“钉子”般一部分插入至所述复合介质层 320中，所述源极331、漏极332和栅极333分别贯穿所述复合介质层320与所述氮化镓外延层310连接；而一部分突出于所述复合介质层320顶部。所述源极331和/或漏极332由第一金属组成。其中第一金属的组分结构与上述实施例相同。采用第一金属材质形成的源极331、漏极332，能够在器件高温退火过程中与所述氮化镓外延层310中的氮化镓铝层314发生反应，生成合金，从而使得源极331、漏极332与氮化铝镓层的接触面的接触良好，可以有效的降低源极 331、漏极332与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，结合图1b所示，本实施例的栅极333包括并列相连的两个部分：较短的为增强型第一栅部333a、较长的为耗尽型第二栅部333b。所述第一栅部 333a与所述氮化铝镓层314表面连接，所述第二栅部333b伸入所述氮化铝镓层 314中。这种长短两个部分构成的栅极区别于现有的栅极，而呈现“异型”。
进一步地，所述第一栅部333a的宽度D1优选不小于第二栅部333b的宽度 D2。当然，在其他实施例中，第一栅部333a和第二栅部333b的左右位置也可以互换。
所述栅极333b可以往下延伸入所述氮化铝镓层314中，所述栅极333b底端到所述氮化铝镓层314底部的距离H优选为整个所述氮化铝镓层314的一半。整个栅极333由第二金属组成，所述第二金属为Ni、Au合金。
绝缘层340设置于漏极332、栅极333和一部分源极331上方，以及裸露出来的全部复合介质层320上，所述绝缘层340的材质为二氧化硅。其中，绝缘层340在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极331、漏极332、栅极333的存在，从而在源极331与栅极333之间的绝缘层340、在栅极33与漏极332之间的绝缘层340是向下凹陷的，可通过后续的磨平步骤使之平整。
还可例如包括有场板金属层350，其设置于所述绝缘层340上。所述场板金属层350贯穿所述绝缘层340与所述源极331连接。优选地，所述场板金属层 350的材质为铝硅铜金属层。
本发明还提供上述氮化镓半导体器件的制备方法。如图1c所示，具体步骤包括：
步骤301：在硅衬底312上依次沉积氮化镓层313和氮化铝镓层314，形成氮化镓外延层310。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4 电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～‐3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层310的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层120。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤302，对所述复合介质层320进行干法刻蚀，形成相对设置的源极接触孔321和漏极接触孔322。
为了使得所述源极接触孔321、漏极接触孔322清洁少杂质，还包括除杂步骤。具体的，在对复合介质层320进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC‐1+化学清洗剂SC‐2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
步骤303，在本实施例中，在源极接触孔321和漏极接触孔322内、以及复合介质层120的表面上沉积第一金属。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口319。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口319；透过欧姆接触电极窗口319，可以看到复合介质层320的部分表面。如此，源极接触孔121上的第一金属构成了器件的源极331，漏极接触孔322上的第一金属构成了器件的漏极332。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤104，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层,314进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层314进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层314之间的接触电阻。即，降低源极331、漏极332与氮化铝镓层314之间的接触电阻。
步骤305，通过欧姆接触电极窗口,319，对复合介质层320和氮化铝镓层314 进行干法刻蚀，形成栅极接触孔323，其中，栅极接触孔323的底部与氮化铝镓层314的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口319，对复合介质层320以及部分的氮化铝镓层314，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔323。
其中，第一次刻蚀时，只在所述复合介质层320部分进行，获得较浅的第一接触孔323a；第二次干法刻蚀时在第一次刻蚀所获得的第一接触孔323a之中偏向一侧进行，并刻蚀贯穿整个复合介质层320后再深入至部分氮化铝镓层314 中进行，形成更深的第二接触孔323b；如此获得整体的栅极接触孔323。通过控制刻蚀工艺参数调节栅极接触孔323b的宽度，来控制第一栅部的宽度D1、第二栅部的宽度D2的比例关系。然后在所述栅极接触孔323a、栅极接触孔323b、以及部分复合介质层320沉积Ni/Au，金属厚度为0.01～0.04μm/0.08～0.4μm；获得栅极333。由此可知，两个栅极接触孔之间实际上相互连通的，第一栅部333a、第二栅部333b的制备也是一体成型的。
优选地，第二接触孔323b完全的穿透了复合介质层320，并穿过部分的氮化铝镓层314，使得第二接触孔323b的底部与氮化铝镓层314的底部的距离H 优选为氮化铝镓层314的一半。
在本实施例中，形成一个栅极接触孔323之后，栅极接触孔323内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔320，将栅极接触孔320内的杂质物去除掉。
具体地，本实施例通过在对复合介质层320进行干法刻蚀之后，采用 DHF+SC1+SC2的方法去除器件上的杂质物；并形成栅极接触孔323之后，采用盐酸溶液将栅极接触孔323内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔323内的清洁，进而保证了氮化镓半导体器件的性能。
此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤307，在整个第二组件的表面沉积一层绝缘层,340。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层340。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极331、漏极332和栅极333的存在，从而在源极331与栅极333之间的绝缘层340、在栅极333与漏极332之间的绝缘层340是向下凹陷的，可利用磨平工艺使之平整。
步骤308，对源极接触孔331上方的绝缘层340进行干法刻蚀之后，形成开孔341。所述栅极333具有凸出于所述栅极接触孔323外的凸出部333a，所述开孔341的宽度小于所述凸出部333a的宽度。
步骤309，在开孔341内、以及从源极接触孔331延伸至栅极接触孔323 上方的绝缘层340上沉积场板金属350，形成场板金属层350。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔341内、以及从源极接触孔321的外边缘的第一金属直至栅极接触孔323的外边缘的第一金属上方的复合介质层320上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层350。场板金属层350的厚度是均匀的，场板金属层350在开孔 341的位置处、以及源极接触孔221与栅极接触孔223之间的位置处的是向下凹陷的，可通过后续步骤中的磨平工艺使之平整。
有益效果：
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部333a和长的属于耗尽型的第二栅部333b。在关态条件下，第一栅部333a 关断，而第二栅部333b可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
如图2a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层610、复合介质层620、源极631和漏极632、栅极633、绝缘层640、场板金属层650。
其中，氮化镓外延层610由硅(Si)衬底612、氮化镓(GaN)层613和氮化铝镓(AlGaN)层614构成，其中，硅衬底612、氮化镓层613和氮化铝镓层614由下而上依次设置。
复合介质层620设置于所述氮化镓外延层610上；本实施例的所述复合介质层620材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high‐k)介质。
源极631、漏极632和栅极633设置于所述复合介质层620上。具体地，源极631、漏极632和栅极633外形像“钉子”般一部分插入至所述复合介质层 620中，所述源极631、漏极632和栅极633分别贯穿所述复合介质层620与所述氮化镓外延层610连接；而一部分突出于所述复合介质层620顶部。所述源极631和/或漏极632由第一金属组成与上述实施例所示。采用第一金属材质形成的源极631、漏极632，能够在器件高温退火过程中与所述氮化镓外延层610 中的氮化镓铝层614发生反应，生成合金，从而使得源极631、漏极632与氮化铝镓层的接触面的接触良好，可以有效的降低源极631、漏极632与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，所述栅极633往下延伸入所述氮化铝镓层614中、并直达到所述氮化铝镓层614底部，获得一“穿透型栅极”。栅极633由第二金属组成，所述第二金属为Ni、Au合金。
绝缘层640设置于漏极632、栅极633和一部分源极631上方，以及裸露出来的全部复合介质层620上，所述绝缘层640的材质为二氧化硅。其中，绝缘层640在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极631、漏极632、栅极633的存在，从而在源极631与栅极633之间的绝缘层640、在栅极633与漏极632之间的绝缘层640是向下凹陷的，可利用磨平工艺使之平整。
还可例如包括有场板金属层650，其设置于所述绝缘层640上。所述场板金属层650贯穿所述绝缘层640与所述源极631连接。优选地，所述场板金属层 650的材质为铝硅铜金属层。
上述氮化镓半导体器件中的栅极633穿透整个氮化铝镓层到达氮化镓层，能抑制栅极边缘的高电场，有效地保证了氮化镓高压器件稳定的阻断特性，使器件在经过反复高压后，依旧能保持良好的可靠性。
本发明还提供上述氮化镓半导体器件的制备方法。如图2b所示，具体步骤包括：
步骤601：在硅衬底612上依次沉积氮化镓层613和氮化铝镓层614，形成氮化镓外延层610。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4 电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～‐3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层610的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层620。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤602，对所述复合介质层620进行干法刻蚀，形成相对设置的源极接触孔21和漏极接触孔622。
为了使得所述源极接触孔621、漏极接触孔622清洁少杂质，还包括除杂步骤。具体的，在对复合介质层620进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC‐1+化学清洗剂SC‐2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
步骤603，在本实施例中，在源极接触孔621和漏极接触孔622内、以及复合介质层620的表面上沉积第一金属621。
具体地，可以采用磁控溅射镀膜工艺，在源极接触孔和漏极接触孔内、以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为6200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口619。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口619；透过欧姆接触电极窗口619，可以看到复合介质层620的部分表面。如此，源极接触孔621上的第一金属构成了器件的源极631，漏极接触孔622上的第一金属构成了器件的漏极632。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤604，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层614进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层614进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层614之间的接触电阻。即，降低源极631、漏极632与氮化铝镓层14之间的接触电阻。
步骤605，通过欧姆接触电极窗口619，对复合介质层620和氮化铝镓层614 进行干法刻蚀，形成栅极接触孔623，其中，栅极接触孔623的底部与氮化铝镓层614的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口619，对复合介质层620以及部分的氮化铝镓层614，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔623。其中，栅极接触孔623完全的穿透了复合介质层620，并穿过部分的氮化铝镓层614，使得栅极接触孔623的底部与氮化铝镓层614的底部的距离H优选为氮化铝镓层614的一半。
在本实施例中，形成一个栅极接触孔623之后，栅极接触孔623内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔620，将栅极接触孔620内的杂质物去除掉。
本实施例通过在对复合介质层620进行干法刻蚀之后，采用DHF+SC1+SC2 的方法去除器件上的杂质物；并形成栅极接触孔623之后，采用盐酸溶液将栅极接触孔623内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔623内的清洁，进而保证了氮化镓半导体器件的性能。
步骤606、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔 623和栅极接触孔623的外边缘沉积Ni/Au作为第二金属，金属厚度为 0.01～0.04μm/0.08～0.4μm；从而构成了栅极633。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤607，在整个第二组件的表面沉积一层绝缘层640。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层640。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极631、漏极632和栅极633的存在，从而在源极631与栅极633之间的绝缘层640、在栅极633与漏极632之间的绝缘层640是向下凹陷的，可利用磨平工艺使之平整。
步骤608，对源极接触孔631上方的绝缘层640进行干法刻蚀之后，形成开孔641。所述栅极33具有凸出于所述栅极接触孔623外的凸出部633a，所述开孔641的宽度小于所述凸出部633a的宽度。
步骤609，在开孔641内、以及从源极接触孔631延伸至栅极接触孔623 上方的绝缘层640上沉积场板金属650，形成场板金属层650。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔641内、以及从源极接触孔621的外边缘的第一金属直至栅极接触孔623的外边缘的第一金属上方的复合介质层620上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层650。场板金属层650的厚度是均匀的，场板金属层650在开孔 641的位置处、以及源极接触孔621与栅极接触孔623之间的位置处的是向下凹陷的，通过在后续步骤的磨平工艺可使之平整。
本实施例通过在氮化镓外延基底的表面上沉积复合介质层代替现有的氧化硅层作为复合介质层；再利用高温退火处理工艺，使源极、漏极与氮化镓外延层中的氮化铝镓层进行反应之后形成合金，从而使得源极、漏极与氮化铝镓层的接触面的接触良好，可以有效的降低源极、漏极与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。进一步地，优化栅极的结构使得栅极穿透整个氮化铝镓层，与CMOS工艺线兼容，调整电场分布，以此来改善器件的耐压。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
如图3a所示，本发明实施例提供一种氮化镓半导体器件，其从下至上包括：氮化镓外延层810、复合介质层820、源极831和漏极832、栅极833、绝缘层 840。
其中，氮化镓外延层810由硅(Si)衬底812、氮化镓(GaN)层813和氮化铝镓(AlGaN)层814构成，其中，硅衬底812、氮化镓层813和氮化铝镓层814由下而上依次设置。
复合介质层820设置于所述氮化镓外延层810上；本实施例的所述复合介质层820材质可例如为氮化硅和等离子体增强正硅酸乙脂(PETEOS)。该氮化硅和等离子体增强正硅酸乙脂属于一种高介电常数(high‐k)介质。
源极831、漏极832和栅极833设置于所述复合介质层820上。具体地，源极831、漏极832和栅极833外形像“钉子”般一部分插入至所述复合介质层 820中，所述源极831、漏极832和栅极833分别贯穿所述复合介质层820与所述氮化镓外延层810连接；而一部分突出于所述复合介质层820顶部。所述源极831和/或漏极832由第一金属组成与上述实施例所示。采用第一金属材质形成的源极831、漏极832，能够在器件高温退火过程中与所述氮化镓外延层810 中的氮化镓铝层814发生反应，生成合金，从而使得源极831、漏极832与氮化铝镓层的接触面的接触良好，可以有效的降低源极831、漏极832与氮化铝镓层的接触电阻；避免出现氮化镓半导体器件的漏电以及软击穿的问题。
优选地，结合图3b所示，本实施例的栅极833包括并列相连的两个部分：较短的为增强型第一栅部833a、较长的为耗尽型第二栅部833b。所述第一栅部 833a与所述氮化铝镓层814表面连接，所述第二栅部833b伸入所述氮化铝镓层 814中。这种长短两个部分构成的栅极区别于现有的栅极，而呈现“异型”。
进一步地，所述第一栅部833a的宽度D1优选不小于第二栅部833b的宽度D2。当然，在其他实施例中，第一栅部833a和第二栅部833b的左右位置也可以互换。
所述栅极833b可以往下延伸入所述氮化铝镓层314中，所述栅极833b底端到所述氮化铝镓层814底部的距离H优选为整个所述氮化铝镓层814的一半。整个栅极833由第二金属组成，所述第二金属为Ni、Au合金。
进一步地，包括设置在所述复合介质层820上的若干个浮空场板829，所述浮空场板829贯穿所述复合介质层820与所述氮化镓外延层810连接，且所述浮空场板829独立设置于所述源极831、漏极832之间并呈现环状。
每个浮空场板829的高度可优选为0.25～6微米。
绝缘层840设置于漏极832、栅极833和一部分源极831上方，以及裸露出来的全部复合介质层820上，所述绝缘层840的材质为二氧化硅。其中，绝缘层840在整个器件的表面进行均匀沉积，各处沉淀的厚度相同。由于源极831、漏极832、栅极833的存在，从而在源极831与栅极833之间的绝缘层840、在栅极833与漏极832之间的绝缘层840是向下凹陷的，可利用磨平工艺使之平整。
还可例如包括有场板金属层850，其设置于所述绝缘层840上。所述场板金属层850贯穿所述绝缘层840与所述源极831连接。优选地，所述场板金属层 850的材质为铝硅铜金属层。
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部和长的属于耗尽型的第二栅部。在关态条件下，第一栅部关断，而第二栅部可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。
本发明还提供上述氮化镓半导体器件的制备方法。如图3c所示，具体步骤包括：
步骤801：在硅衬底812上依次沉积氮化镓层813和氮化铝镓层814，形成氮化镓外延层810。氮化镓是第三代宽禁带半导体材料，具有大禁带宽度、高电子饱和速率、高击穿电场、较高热导率、耐腐蚀和抗辐射性能等特性、并且在高压、高频、高温、大功率和抗辐照环境条件下具有较强的优势，从而是研究短波光电子器件和高压高频率大功率器件的最佳材料；其中，大禁带宽度为3.4 电子伏特，高电子饱和速率为2e7厘米每秒，高击穿电场为1e10～‐3e10伏特每厘米。
然后可以采用等离子体增强化学气相电积方法，在氮化镓外延层810的表面上沉积一层氮化硅和等离子体增强正硅酸乙脂(PETEOS)，形成复合介质层820。其中，氮化硅和等离子体增强正硅酸乙脂的厚度例如可为2000埃。
步骤802，对所述复合介质层820进行干法刻蚀，形成相对设置的源极接触孔821和漏极接触孔822、以及多个浮空场板接触孔825；再在所述极接触孔821 和漏极接触孔822、以及多个浮空场板接触孔825内沉积第一金属形成相应的电极。
首先，先在复合介质层820上开设漏极接触孔822；然后可以采用磁控溅射镀膜工艺，在漏极接触孔内以及复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200埃，氮化钛层的厚度可例如为200埃。形成漏极。
步骤8031，再在源极接触孔821以及多个浮空场板接触孔825复合介质层 820的表面上沉积第一金属。
类似地，可以采用磁控溅射镀膜工艺，在源极接触孔以及多个浮空场板接触孔825、部分复合介质层的表面上，依次沉积第一钛金属层、铝金属层、第二钛金属层和氮化钛层，以形成第一金属；其中，第一钛金属层的厚度可例如为 200埃，铝金属层的厚度可例如为1200埃，第二钛金属层的厚度可例如为200 埃，氮化钛层的厚度可例如为200埃。由此，获得源极831和浮空场板835。
其中，每个浮空场板835的长度可例如为0.25～6微米。
为了使得所述源极接触孔821、漏极接触孔822、多个浮空场板接触孔825 清洁少杂质，还包括除杂步骤。具体的，在对复合介质层820进行干法刻蚀之后，可以先采用“DHF(稀的氢氟酸)+化学清洗剂SC‐1+化学清洗剂SC‐2”的方法，例如，可以先采用稀释后的氢氟酸溶液处理器件，然后采用过氧化氢与氢氧化氨的碱性混合溶液处理器件，再采用过氧化氢与氯化氢的酸性混合溶液处理器件，进而可以去除整个器件的表面上的杂质物。
对第一金属进行光刻和刻蚀，形成欧姆接触电极窗口819。
对第一金属进行光刻和刻蚀，其中光刻的程序包括了涂胶、曝光和显影，从而可以形成一个欧姆接触电极窗口819；透过欧姆接触电极窗口819，可以看到复合介质层820的部分表面。如此，源极接触孔821上的第一金属构成了器件的源极831，漏极接触孔822上的第一金属构成了器件的漏极832。此时，为了能清楚表达本发明过程，命名此时获得的器件为第一组件。
步骤804，对整个第一组件进行高温退火处理，以通过相互接触的刻蚀后的第一金属与氮化铝镓层814进行反应之后形成合金。
在本实施例中，具体的，在反应炉中通入氮气气体，在840～850℃的环境下对整个第一组件进行30秒的高温退火处理，从而刻蚀后的第一金属会成为合金，并且相互接触的刻蚀后的第一金属与氮化铝镓层814进行反应之后也可以在其接触面上也形成合金，从而可以降低第一金属与氮化铝镓层814之间的接触电阻。即，降低源极831、漏极832与氮化铝镓层14之间的接触电阻。
步骤805，通过欧姆接触电极窗口819，对复合介质层820和氮化铝镓层814 进行干法刻蚀，形成栅极接触孔823，其中，栅极接触孔823的底部与氮化铝镓层814的底部具有预设距离。
在本实施例中，采用干法刻蚀的方法，通过欧姆接触电极窗口819，对复合介质层820以及部分的氮化铝镓层814，进行干法刻蚀，进而在第一器件上形成一个栅极接触孔823。其中，栅极接触孔823完全的穿透了复合介质层820，并穿过部分的氮化铝镓层814，使得栅极接触孔823的底部与氮化铝镓层814的底部的距离H优选为氮化铝镓层814的一半。进一步地，刻蚀时使得栅极接触孔 823呈现一上宽下窄的、倒置的梯形。在本实施例中，形成一个栅极接触孔823 之后，栅极接触孔823内会存在杂质、颗粒以及离子等杂质物，从而可以采用盐酸溶液清洗栅极接触孔820，将栅极接触孔820内的杂质物去除掉。
本实施例通过在对复合介质层820进行干法刻蚀之后，采用DHF+SC1+SC2 的方法去除器件上的杂质物；并形成栅极接触孔823之后，采用盐酸溶液将栅极接触孔823内的杂质物去除掉。从而可以有效的保证了复合介质层的表面以及栅极接触孔823内的清洁，进而保证了氮化镓半导体器件的性能。
步骤806、在本实施例中，具体的，采用磁控溅射镀膜工艺，在栅极接触孔 823和栅极接触孔823的外边缘沉积Ni/Au作为第二金属，金属厚度为 0.01～0.04μm/0.08～0.4μm；从而构成了栅极833。此时，为了更清楚表达本发明内容，命名此时获得的器件为第二组件。
步骤808，在整个第二组件的表面沉积一层绝缘层840。
在本实施例中，具体的，在整个第二组件的表面沉积一层二氧化硅(SiO2)，厚度可例如为5000埃，形成二氧化硅层作为一层绝缘层840。其中，二氧化硅在整个器件的表面进行均匀沉积，各处厚度相同，由于源极831、漏极832和栅极833的存在，从而在源极831与栅极833之间的绝缘层840、在栅极833与漏极832之间的绝缘层840是向下凹陷的，可利用磨平工艺使之平整。
步骤808，对源极接触孔831上方的绝缘层840进行干法刻蚀之后，形成开孔841。所述栅极833具有凸出于所述栅极接触孔823外的凸出部833a，所述开孔841的宽度小于所述凸出部833a的宽度。
步骤809，在开孔841内、以及从源极接触孔831延伸至栅极接触孔823 上方的绝缘层840上沉积场板金属850，形成场板金属层850。
在本实施例中，具体的，可以采用磁控溅射镀膜工艺，在开孔841内、以及从源极接触孔821的外边缘的第一金属直至栅极接触孔823的外边缘的第一金属上方的复合介质层820上沉积场板金属，厚度可例如为10000埃，从而形成场板金属层850。场板金属层850的厚度是均匀的，场板金属层850在开孔 841的位置处、以及源极接触孔821与栅极接触孔823之间的位置处的是向下凹陷的，通过在后续步骤的磨平工艺可使之平整。
本实施例的氮化镓半导体器件采用混合栅结构，包括短的属于增强型的第一栅部和长的属于耗尽型的第二栅部。在关态条件下，第一栅部关断，而第二栅部可以在漏极电压下锁住沟道电势，提供高的阻断能力；开态时，增强型沟道和耗尽型沟道提供低的沟道电阻，保证高的导通电流和低的导通电阻。结合浮空的金属环，通过这个浮空的金属环，扩展了功率器件的耗尽区，减小了主肖特基结的电场强度，从而改善器件耐压。本实施例获得的氮化镓半导体器件可应用于电力电子元件、滤波器、无线电通信元件等技术领域中，具有良好的应用前景。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种氮化镓半导体器件，其特征在于，包括：氮化镓外延层；以及，
设置于所述氮化镓外延层上的复合介质层，所述复合介质层材质为氮化硅和等离子体增强正硅酸乙脂；
设置于所述复合介质层上的源极、漏极和栅极，所述源极、漏极分别贯穿所述复合介质层与所述氮化镓外延层连接；其中，所述栅极包括相互连接的第一栅部和第二栅部，所述第一栅部、第二栅部均贯穿所述复合介质层与所述氮化镓外延层连接；
设置于所述源极、漏极和栅极以及所述复合介质层上的绝缘层，所述绝缘层的材质为二氧化硅；
还包括设置于所述绝缘层上的场板金属层，所述场板金属层贯穿所述绝缘层与所述源极连接。
2.根据权利要求1所述氮化镓半导体器件，其特征在于，所述氮化镓外延层包括硅衬底，以及设置于所述硅衬底表面的氮化镓层、设置于所述氮化镓层表面的氮化铝镓层。
3.根据权利要求1所述氮化镓半导体器件，其特征在于，所述第二栅部往下延伸入所述氮化铝镓层中。
4.根据权利要求3所述氮化镓半导体器件，其特征在于，所述第二栅部底端到所述氮化铝镓层底部的距离为整个所述氮化铝镓层的一半。
5.根据权利要求1或2或3或所述氮化镓半导体器件，其特征在于，所述复合介质层的厚度为2000埃。
6.根据权利要求1或2或3或所述氮化镓半导体器件，其特征在于，所述第一栅部的宽度不小于所述第二栅部的宽度。
7.一种氮化镓半导体器件的制备方法，其特征在于，包括如下步骤：
提供一氮化镓外延层，其中，所述氮化镓外延层包括由下而上依次设置的硅衬底层、氮化镓层和氮化铝镓层；
在所述氮化镓外延层表面沉积氮化硅和等离子体增强正硅酸乙脂，形成复合介质层；
源极接触孔和漏极接触孔的获得：刻蚀所述复合介质层，以形成相互独立的源极接触孔和漏极接触孔，所述源极接触孔、所述漏极接触孔贯穿所述复合介质层到达所述氮化铝镓层；在所述源极接触孔和所述漏极接触孔内、以及所述复合介质层的表面上，沉积第一金属，以获得源极、漏极；
对所述第一金属进行光刻和刻蚀，形成欧姆接触电极窗口；此时获得第一组件；
对所述第一组件进行高温退火处理，以使得容置在所述源极接触孔和所述漏极接触孔内的所述第一金属形成合金并与所述氮化铝镓层进行反应；
栅极接触孔的获得：通过所述欧姆接触电极窗口，对所述复合介质层和所述氮化铝镓层进行干法刻蚀，形成第一接触孔和第二接触孔，且所述第二接触孔的底部与所述氮化铝镓层的底部之间具有预设距离；
在所述第一接触孔、第二接触孔内、所述栅极接触孔的外边缘同时沉积第二金属件，获得第一栅部、第二栅部以形成栅极，此时获得第二组件；
在所述第二组件的表面沉积一层绝缘层；
在所述绝缘层上进行干法刻蚀，以形成开孔，所述开孔与所述源极接触孔对应；
在所述开孔以及所述绝缘层上沉积场板金属层，所述场板金属层的投影至少覆盖所述开孔、以及从所述源极接触孔至所述栅极接触孔之间的区域。
8.根据权利要求7所述氮化镓半导体器件的制备方法，其特征在于，所述所述第一栅部的宽度不小于所述第二栅部的宽度。
9.根据权利要求7所述氮化镓半导体器件的制备方法，其特征在于，所述高温退火处理步骤为：在保护氛围下，在840～850℃的温度下保持30～60秒。
10.根据权利要求7所述氮化镓半导体器件的制备方法，其特征在于，所述预设距离为所述氮化铝镓层的厚度的一半。
CN201710488431.0A 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法 Active CN107293578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710488431.0A CN107293578B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710488431.0A CN107293578B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Publications (2)

Publication Number Publication Date
CN107293578A true CN107293578A (zh) 2017-10-24
CN107293578B CN107293578B (zh) 2020-08-07

Family

ID=60098547

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710488431.0A Active CN107293578B (zh) 2017-06-23 2017-06-23 氮化镓半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107293578B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018233659A1 (zh) * 2017-06-23 2018-12-27 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683405A (zh) * 2011-03-18 2012-09-19 富士通半导体股份有限公司 半导体器件、制造方法以及晶体管电路
US20120305936A1 (en) * 2011-06-02 2012-12-06 Sumitomo Electric Industries, Ltd. Semiconductor device
CN103000673A (zh) * 2011-09-09 2013-03-27 瑞萨电子株式会社 半导体器件及其制造方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683405A (zh) * 2011-03-18 2012-09-19 富士通半导体股份有限公司 半导体器件、制造方法以及晶体管电路
US20120305936A1 (en) * 2011-06-02 2012-12-06 Sumitomo Electric Industries, Ltd. Semiconductor device
CN103000673A (zh) * 2011-09-09 2013-03-27 瑞萨电子株式会社 半导体器件及其制造方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018233659A1 (zh) * 2017-06-23 2018-12-27 深圳市晶相技术有限公司 氮化镓半导体器件及其制备方法

Also Published As

Publication number Publication date
CN107293578B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
US11888052B2 (en) Semiconductor device and manufacturing method thereof employing an etching transition layer
CN106601809A (zh) 一种氮化镓场效应晶体管及其制作方法
CN107275385A (zh) 氮化镓半导体器件及其制备方法
CN107230625A (zh) 氮化镓晶体管及其制造方法
CN107331697A (zh) 氮化镓半导体器件及其制备方法
CN107316892A (zh) 氮化镓半导体器件及其制备方法
CN107230617A (zh) 氮化镓半导体器件的制备方法
CN107293578A (zh) 氮化镓半导体器件及其制备方法
CN207116436U (zh) 氮化镓半导体器件
CN107316894A (zh) 氮化镓半导体器件及其制备方法
CN107331696A (zh) 氮化镓半导体器件及其制备方法
CN107293577A (zh) 氮化镓半导体器件及其制备方法
CN107293576A (zh) 氮化镓半导体器件及其制备方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
CN107393962A (zh) 氮化镓半导体器件及其制备方法
CN107316891A (zh) 氮化镓半导体器件及其制备方法
CN107248524A (zh) 氮化镓半导体器件及其制备方法
CN107248525A (zh) 氮化镓半导体器件及其制备方法
CN107248526A (zh) 氮化镓半导体器件及其制备方法
CN107393963A (zh) 氮化镓半导体器件及其制备方法
CN107275384A (zh) 氮化镓半导体器件及其制备方法
CN107437560A (zh) 氮化镓半导体器件及其制备方法
CN107275386A (zh) 氮化镓半导体器件及其制备方法
CN107316893A (zh) 氮化镓半导体器件及其制备方法
CN107230614A (zh) 氮化镓半导体器件的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20210202

Address after: 518000 s1704, building 17, merchants Garden City, Liuhe community, Pingshan street, Pingshan District, Shenzhen City, Guangdong Province

Patentee after: SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.

Patentee after: Suzhou Chenhua Semiconductor Technology Co.,Ltd.

Address before: Room 201, building a, No.1 Qianhai 1st Road, Shenzhen Hong Kong cooperation zone, Shenzhen, Guangdong 518052

Patentee before: SHENZHEN JINGXIANG TECHNOLOGY Co.,Ltd.

TR01 Transfer of patent right