CN103456781A - 具有自对准栅的化合物半导体晶体管 - Google Patents

具有自对准栅的化合物半导体晶体管 Download PDF

Info

Publication number
CN103456781A
CN103456781A CN2013102178447A CN201310217844A CN103456781A CN 103456781 A CN103456781 A CN 103456781A CN 2013102178447 A CN2013102178447 A CN 2013102178447A CN 201310217844 A CN201310217844 A CN 201310217844A CN 103456781 A CN103456781 A CN 103456781A
Authority
CN
China
Prior art keywords
passivation layer
opening
compound semiconductor
grid
main body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013102178447A
Other languages
English (en)
Other versions
CN103456781B (zh
Inventor
G.库拉托拉
O.赫贝伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN103456781A publication Critical patent/CN103456781A/zh
Application granted granted Critical
Publication of CN103456781B publication Critical patent/CN103456781B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明涉及具有自对准栅的化合物半导体晶体管。晶体管器件包括化合物半导体主体，其具有第一表面和在化合物半导体主体中被部署在第一表面之下的二维电荷载流子气。晶体管器件进一步包括与二维电荷载流子气接触的源以及与源间隔开并且与二维电荷载流子气接触的漏。第一钝化层与化合物半导体主体的第一表面接触，而第二钝化层被部署在第一钝化层上。第二钝化层具有与第一钝化层不同的刻蚀速率选择性。栅延伸穿过第二钝化层到第一钝化层中。

Description

具有自对准栅的化合物半导体晶体管
技术领域
本申请涉及一种化合物半导体晶体管，并且更特别地涉及一种具有自对准栅的化合物半导体。
背景技术
以GaN技术制造的常规的HEMT（高电子迁移率晶体管）器件基于：刻蚀栅开口到第一层表面钝化层中（栅开口最终包括到阻挡层（例如AlGaN）中的栅基凹槽），继之以沉积可选的栅电介质和栅电极。接着在第二步中电极独立地从栅基开口中形成图案。这导致了由工艺和光刻重叠容差所定义的栅基之上的栅电极的重叠。也就是说，常规的GaN HEMT具有T形。栅朝着漏方向的该重叠导致了不想要的大的栅到漏电容Cgd。
通过跳过第一层表面钝化层，并且直接在GaN HEMT的阻挡层（例如具有GaN盖的AlGaN）上形成栅电极图案，可以回避栅到漏电容Cgd的问题。然而，当形成栅图案是通过等离子体刻蚀完成时，该方法引起阻挡层表面状况的退化，其中所述等离子体刻蚀被需要以实现短的栅长度，例如＜1μm。该方法还不允许所谓的原位（in-situ）钝化方案的使用，其中阻挡层被盖有在外延工具中已经可用的SiN层。在形成栅电极之后的该钝化层的沉积限制了可用的工艺选项，因为例如LPCVD（低压化学气相沉积）氮化物在形成栅金属电极之后是不可能的。
发明内容
在这里所述的实施例提供了一种具有非T形栅的具有第一层钝化方案（或者原位钝化）的化合物半导体晶体管器件。与等同的常规器件相比，该栅结构具有显著减少的栅到漏电容Cgd。
根据晶体管器件的实施例，器件包括化合物半导体主体，其具有第一表面和在化合物半导体主体中被部署在第一表面之下的二维电荷载流子气。晶体管器件进一步包括与二维电荷载流子气接触的源以及与源间隔开并且与二维电荷载流子气接触的漏。第一钝化层与化合物半导体主体的第一表面接触，而第二钝化层被部署在第一钝化层上。第二钝化层具有与第一钝化层不同的刻蚀速率选择性。栅延伸穿过第二钝化层到第一钝化层中。
根据制造晶体管器件的方法的实施例，该方法包括：提供化合物半导体主体，其具有第一表面和在化合物半导体主体中被部署在第一表面之下的二维电荷载流子气；形成与二维电荷载流子气接触的源；形成与源间隔开并且与二维电荷载流子气接触的漏；形成与化合物半导体主体的第一表面接触的第一钝化层；形成第一钝化层上的第二钝化层，所述第二钝化层具有与第一钝化层不同的刻蚀速率选择性；以及形成延伸穿过第二钝化层到第一钝化层中的栅。
根据阅读下面的详细的描述，并且根据观察附图，本领域的技术人员将辨别附加的特征和优点。
附图说明
图中的组件不必成比例，代之的是，强调图示本发明的原理。此外，在图中，同样的参考数字表示对应的部分。在图中：
图1图示了化合物半导体晶体管的横截面视图；
图2A至2E图示了在不同的制造阶段期间的图1的化合物半导体晶体管横截面视图；
图3图示了根据另一个实施例的化合物半导体晶体管的横截面视图；
图4图示了根据还有另一个实施例的化合物半导体晶体管的横截面视图；
图5图示了根据还有另一个实施例的化合物半导体晶体管的横截面视图；
图6A至6F图示了根据另一个实施例的在不同的制造阶段期间的化合物半导体晶体管横截面视图；
图7A和7B图示了根据还有另一个实施例的在不同的制造阶段期间的化合物半导体晶体管横截面视图。
具体实施方式
下一步所述的是具有非T形栅的具有第一层钝化方案（或原位钝化）的异质结构场效应晶体管（HFET）的实施例。术语HFET通常也被称为HEMT（高电子迁移率晶体管）、MODFET（调制掺杂FET）、或MESFET（金属半导体场效应晶体管）。术语化合物半导体晶体管、HFET、HEMT、MESFET和MODFET在这里被可互换地使用来指的是并入具有不同带隙的两种材料之间的结（即异质结）作为沟道的场效应晶体管。例如，GaAs可以与AlGaAs组合，GaN可以与AlGaN组合，InGaAs可以与InAlAs组合，GaN可以与InGaN组合等。同样，晶体管可以具有AlInN/AlN/GaN阻挡/间隔/缓冲层结构。如在这里所使用的术语化合物半导体晶体管也可以指的是使用诸如外延SiC之类的单个外延化合物半导体外延来制造的晶体管。在每个情况下，化合物半导体晶体管的栅结构都具有与等同的常规器件相比显著减少的栅到漏电容Cgd。
图1图示了HEMT的实施例的横截面视图，所述HEMT包括化合物半导体主体100，所述化合物半导体主体100具有第一表面以及在化合物半导体主体100中被部署在第一表面102之下的二维电荷载流子气104。在一个实施例中，HFET是GaN基的，而化合物半导体主体100包括成核（nucleation）层106、成核层106上的GaN缓冲层108、以及GaN缓冲层108上的GaN合金阻挡110层。阻挡层110可以包括诸如AlGaN、InAlN、AlN、InAlGaN等之类的任何合适的GaN合金。HFET的源112延伸穿过GaN合金阻挡层110到GaN缓冲层108中。HEFT的漏114被从源112间隔开，并且也延伸穿过GaN合金阻挡层110到GaN缓冲层108中。
一般地，用GaN技术，可以沿着c-方向（即Ga-面）或沿着N-面（例如，针对GaN/AlGaN异质结构）来生长GaN基异质结构。任何一个生长取向可以被用在制造在这里所述的GaN基结构中。同样，用GaN技术，应变效应和极化电荷的存在导致了二维电荷载流子气的实现，所述二维电荷载流子气是由非常高的载流子密度和载流子迁移率表征的二维电子或空穴反转（inversion）层。这样的二维电荷载流子气形成了HFET的导电沟道区104。可以在GaN缓冲层108与GaN合金阻挡层110之间提供薄的、例如1至2nm的AlN层，以最小化合金散射并且提高2DEG迁移率。也可以使用具有二维电子或空穴气的其它化合物半导体技术。在每种情况下，极化电荷被用来形成HFET的 二维电荷载流子气沟道区104。可以使用Ⅲ-Ⅴ族半导体材料的其它组合以便形成缓冲层108中的2DEG或2DHG（二维空穴气）沟道区104，如在现有技术众所周知的那样。一般地，可以使用任何异质结构，其中带不连续（band discontinuity）对器件概念负责。同样，如在图1中所示，源112和漏114可以在化合物半导体主体100的相同表面102处被接触。可替换地，源112和/或漏114可以通过从源112和/或漏114延伸到背面103的对应的导电通孔（未示出）来在结构的背面103处被电接触，所述对应的导电通孔可以是例如诸如n+衬底之类的金属化的和/或高掺杂衬底。
源112和漏114都接触二维电荷载流子气104。HFET可以是常开的，意指HFET工作在耗尽模式下，或者可以是常关的，意指HFET工作在增强模式下。在任何一种情况下，表面钝化层接触化合物半导体主体100的第一（顶）表面102。在一个实施例中，表面钝化层116包括Si3N4、Al2O3、SiO2、HfO2或ZrO2。第二钝化层118被部署在表面钝化层116上。第二钝化层118具有与第一钝化层116不同的刻蚀速率选择性。例如，当表面钝化层116是氮化硅时，第二钝化层118可以是二氧化硅（SiO2）。一般地，第二钝化层118具有与表面钝化层116不同的不同刻蚀选择性，并且可以包括例如SiO2、Si3N4、诸如 PSG（磷硅酸玻璃）或BPSG（硼磷硅酸玻璃）之类的硅酸盐玻璃等。
表面钝化层116不被形成HFET的栅120之上。也就是说，表面钝化层116不在栅120之后被形成。代之的是，在化合物半导体主体100的第一（顶）表面102上形成表面钝化层116，并且在形成栅120之前在表面钝化层116上形成第二钝化层118。接着开口被刻蚀到第二钝化层118中以形成栅120和可选的场板（field plate）122。关于表面钝化层116选择性地实行刻蚀。用阻塞（block-out）光刻步骤来完成表面钝化层116的刻蚀，所述阻塞光刻步骤掩蔽针对可选的场板122（如果被提供的话）的开口。继之以可选的栅电介质的沉积以及导电材料的沉积，使得开口至少部分地用导电材料填充。接着通过诸如回刻蚀或者化学机械抛光之类的任何合适的平面化工艺，来从第二钝化层118中移除导电材料的过量部分，使得栅120不具有T形，而表面钝化层116不覆盖栅120。在栅被开槽到化合物半导体主体100的情况下，凹槽对于重叠的钝化层116、118中的开口是自对准的。
可选的场板112在第二钝化层118中与栅120间隔开，并且被部署在表面钝化层116上。可选的场板122可以被电连接到源122或栅120，或者浮置。可选的场板122耗尽了被形成在化合物半导体主体100中的沟道区104，例如当被连接到源电势时通过约30至40V。可选的场板122还减少了晶体管的栅到漏电容Cgd，改进QGD/QGS（栅到漏与栅到源）比，并且考虑到更高的电场。接着，在第二钝化层118上形成源、漏和栅电极124、126以及对应的通孔125、127到晶体管的各个节点，如在图1中所示，其中栅电极不在视图中。
HFET的栅120具有背离化合物半导体主体100的第一面121以及面向化合物半导体主体100的第二面123。根据在图1中所示的实施例，第一面121处的栅120的宽度（w1）和第二面123处的栅120的宽度（w2）相同。也就是说，栅120在栅120的整个高度（h）之上具有一致的宽度。同样根据在图1中所示的实施例，栅120延伸完全穿过表面钝化层116，并且延伸到化合物半导体主体中。诸如电介质材料或注入区之类的器件隔离区128把晶体管与形成在相同的管芯上的其它器件隔离。
图2A至2E图示了在制造工艺的不同步骤期间的图1的晶体管器件的横截面视图。图2A示出了在源112和漏114被形成为与二维电荷载流子气104接触之后的化合物半导体主体100，表面钝化层116被形成为与化合物半导体主体100的第一（顶）表面102接触，而第二钝化层118被形成在第一钝化层116上。表面钝化层116的厚度控制了可选的场板122（如果被提供的话）的行动。第二钝化层118的厚度控制了栅120的高度以及可选的场板122。在一个实施例中，表面钝化层116包括小于100nm厚的氮化硅层，而第二钝化层118包括经由例如TEOS（正硅酸乙酯）工艺形成的大于300nm厚的二氧化硅层。
通过下面的工艺形成栅和可选的场板122。形成栅和场板开口130、132，所以如在图2B中所示，开口130、132延伸穿过第二钝化层118到表面钝化层116。根据本实施例，在单个光刻步骤中形成栅和场板开口130、132，防止对不准。只有光刻工艺的关键尺寸支配栅与场板开口130、132之间的距离。栅和场板开口130被刻蚀穿过对于位于下面的表面钝化层116选择性的第二钝化层118。因此，针对钝化层116、118不同的刻蚀速率选择性。
接着在第二钝化层118的区上形成掩模层134，使得场板开口132由掩模层134所保护，而栅开口130不被保护，如在图2C中所示。掩模层134只需覆盖栅开口130与场板开口132之间的台面136的部分。如在图2C中所示，当场板开口132被保护时，栅开口130延伸穿过表面钝化层116，并且到化合物半导体主体100中。在可替换的实施例中，在到达化合物半导体主体100的第一（顶）表面102之前，表面钝化层116的刻蚀停止，使得栅开口130在到达化合物半导体主体100之前终止，而且第一钝化层116的部分保留在栅开口130下。在任何一种情况下，栅开口130的基部被形成，部分地或完全穿过表面钝化层116，而场栅开口132被保护，并且因此不延伸到位于下面的表面钝化层116中。
下一步，在形成栅和场板开口130、132并且移除掩模层134之后，在第二钝化层118上沉积导电材料138，使得栅和场板开口130、132被至少部分地用导电材料138填充，如在图2D中所示。可以使用任何合适的导电材料138，例如TaN/W通孔CVD（化学气相沉积）或n+多晶硅。接着，从第二钝化层118的背离化合物半导体主体100的面移除过量的导电材料138，如在图2E中所示。任何合适的工艺可以被用来平面化第二钝化层，例如CMP（化学机械抛光）或回刻蚀工艺。在经平面化的第二钝化层118上形成源、漏和栅电极124、126以及对应的导电通孔125、127，例如如在图1中所示。
如果可选的场板122被省略，那么通过形成延伸穿过第二和表面钝化层118、116并且到化合物半导体主体100中的栅开口130、在第二钝化层118上沉积导电材料138使得栅开口130至少部分地用导电材料138填充、以及从第二钝化层118的顶面移除过量的导电材料138，可以简化栅形成工艺。照此，可以跳过在图2C中所示的掩模步骤。如上面所解释，如果想要的话，栅开口130可以在到达化合物半导体主体100的第一（顶）表面102之前终止，使得表面钝化层116的部分保留在栅下，并且形成栅电介质。
图3图示了类似于图1中所示的实施例的HFET的实施例的横截面视图，然而栅120通过诸如二氧化硅之类的电介质材料140与化合物半导体主体100绝缘。在形成栅开口130之后并且在栅导电材料138的沉积之前，可以经由任何常规合适的工艺来形成电介质材料140。
图4图示了类似于图1中所示的实施例的HFET的另一个实施例的横截面视图，然而栅120在到达化合物半导体主体100的第一（顶）表面102之前终止。这样，表面钝化层116的部分117保留在栅120下。根据该实施例，置于栅120与化合物半导体主体100之间的表面钝化层116的该更薄的部分117起到栅电介质的作用。
图5图示了类似于在图1中所示的实施例的HFET的还有的实施例的横截面视图，然而栅120以及可选的场板122都被形成在表面钝化层116上。也就是说，栅120不延伸到表面钝化层116中。通过跳过与图2C关联的处理（即场板开口的掩蔽，以及栅开口到表面钝化层中的进一步延伸），可以实现该结构。同样根据在图5中所图示的实施例，提供第二可选的场板142。第二可选的场板142在第二钝化层118中与栅120以及第一可选的场板122（如果被提供的话）间隔开，并且被部署在漏114之上的表面钝化层116上。第二可选的场板142被电连接到漏114，并且朝着源112比朝着漏114横向延伸更远。例如通过在该结构的漏区中在第二钝化层118（对于表面钝化层是选择性的）中形成附加的开口、以及如果栅开口130将要被延伸到表面钝化层116中或者延伸穿过表面钝化层116那么就用掩模层134来保护附加的开口，如在图2C中所示，可以类似于第一可选场板122那样形成第二可选场板142。在图2D中所示的通常的导电材料沉积步骤至少部分地用导电材料138填充场板开口以及栅开口，其接着可以被平面化，如在图2E中所示。
图6A至6F图示了在制造根据另一个实施例的晶体管的不同步骤期间的化合物半导体晶体管的横截面视图。图6A示出了在栅和任何可选的场板开孔130、132被形成为延伸穿过第二钝化层118到表面钝化层116之后、并且在例如通过注入诸如Ar、Kr或Xe之类的非反应离子到表面钝化层116的（多个）暴露部分中来损坏表面钝化层116的（多个）被暴露的部分之后的化合物半导体主体100。到表面钝化层116中的损坏注入导致了在用各向同性的成分来刻蚀表面钝化层116的每个暴露的部分之后的斜剖面，例如，如针对利用到场氧化物中的损坏注入以及随后的氧化物的湿法刻蚀的高电压终止所做的那样。注入损坏在图6A至6F中由虚线表示。
接着在每个开口130、132的侧壁和底部上沉积诸如碳之类的共形硬掩模材料144，如在图6B中所示。共形硬掩模材料144具有与表面钝化层116相关的厚度，例如50至80nm。接着，各向异性地回刻蚀共形硬掩模材料144，以在栅开口130的侧壁上形成硬掩模（间隔）146，而在包括场板开口132（如果存在的话）的第二钝化层118的区上形成硬掩模层，如在图6C中所示。下一步，通过各向同性地刻蚀表面钝化层116，栅开口130被延伸到表面钝化层116中，如在图6D中所示。被形成在表面钝化层116中的栅开口130的下部以后将包含栅120的基部，并且由于所执行的各向同性刻蚀而具有逐渐变细的侧壁150。具有逐渐变细的侧壁150的、被形成在表面钝化层116中的栅开口130的部分与第二钝化层118中的栅开口130的部分对准。如果想要的话，那么栅开口130可以被进一步延伸到化合物半导体主体100中，如在这里之前所述。
在每种情况下，接着例如经由氧等离子体工艺来移除硬掩模148，并且在硬掩模148的移除之后导电材料152被沉积在第二钝化层118上，使得每个开口130、132都至少部分地用导电材料152填充，如在图6E中所示。接着，经由任何合适的平面化工艺来从背离化合物半导体主体100的第二钝化层118的面移除过量的导电材料152，如在图6F中所示。
图7A至7B图示了制造化合物半导体晶体管的方法的另一个实施例的横截面视图。图7A示出了在源112与漏114被形成为与二维电荷载流子气104接触、表面钝化层116被形成为与化合物半导体主体100的第一（顶）面102接触、以及第二钝化层118被形成在第一钝化层116上之后的化合物半导体主体100。图7A还示出了在栅以及一个或多个可选的场板开口130、132被形成延伸穿过第二钝化层118并且至少到表面钝化层116中、共形导电材料154被沉积在第二钝化层118上使得每个开口130、132的侧壁和底部衬有导电材料154、以及每个开口130、132的邻近于侧壁和底部的里面部分用导电材料156填充之后的化合物半导体主体。在一个实施例中，共形导电材料被溅射到该结构上，这使得栅和场板开口130、132的里面部分没有导电材料。
下一步，从背离化合物半导体主体100的第二钝化层118的面、以及从开口侧壁的上部移除导电材料154，以分离栅120和场板122。在没有光刻的情况下，这可以通过使用CMP或毯式（blanket）回刻蚀工艺来被完成。在毯式回刻蚀工艺的情况下，开口130、132的导电底部例如由阻性塞（resist plug）156保护，如在图7A中所示。在分离栅120与场板122之后，从每个开口130、132的里面部分移除电绝缘材料156，如在图7B中所示。根据在图7A和7B中所示的实施，栅120和每个可选的场板122衬着被形成穿过第二钝化层118并且到表面钝化层116中的对应的开口130、132的侧壁和底部，使得每个开口130、132的邻近于侧壁和底部的里面的部分不用导电材料填充。
诸如“下”、“之下”、“下面的”、“之上”、“上面的”等等之类的空间相关的术语被用于容易的描述，以解释一个元件相对于第二元件的定位。除了与在图中所描绘的那些取向不同的取向之外，术语意图包括器件的不同取向。另外，诸如“第一”、“第二”等等的术语也被用来描述各种元件、区、部分等，并且同样不意图是限制性的。遍及整个说明书，同样的术语指的是同样的元件。
如在这里所使用，术语“具有”、“包含”、“包括”等是开放式术语，其指示了所陈述的元件或特征的存在，但是不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括多个以及单个，除非上下文另外清楚地指示。
考虑到变化和应用的上面的范围，应该理解的是，本发明不由前面的描述限制，也不用附图限制。代之的是，本发明仅仅由下面的权利要求及其法律等同物限制。

Claims (23)

1.一种晶体管器件，其包括：
化合物半导体主体，具有第一表面和在化合物半导体主体中被部署在第一表面之下的二维电荷载流子气；
与二维电荷载流子气接触的源；
与源间隔开并且与二维电荷载流子气接触的漏；
与化合物半导体主体的第一表面接触的第一钝化层；
被部署在第一钝化层上的第二钝化层，所述第二钝化层具有与第一钝化层不同的刻蚀速率选择性；以及
延伸穿过第二钝化层到第一钝化层中的栅。
2.根据权利要求1所述的晶体管器件，其中，
栅具有背离化合物半导体主体的第一面、以及面向化合物半导体主体的第二面，并且其中第一面处的栅的宽度与第二面处的栅的宽度相同。
3.根据权利要求1所述的晶体管器件，其中，
被部署在最接近于化合物半导体主体的栅的部分具有逐渐变细的侧壁。
4.根据权利要求1所述的晶体管器件，其中，
栅延伸完全穿过第一钝化层到化合物半导体主体中。
5.根据权利要求4所述的晶体管器件，其中，
通过电介质材料，栅与化合物半导体主体绝缘。
6.根据权利要求1所述的晶体管器件，其中，
栅部分地延伸到第一钝化层中，使得第一钝化层的部分保留在栅下，并且使栅与化合物半导体主体绝缘。
7.根据权利要求1所述的晶体管器件，其中，
第一钝化层包括从由Si3N4、Al2O3、SiO2、HfO2和ZrO2组成的组中所选择的材料，而第二钝化层包括从由SiO2、Si3N4、PSG和BPSG组成的组中所选择的与第一钝化层不同的材料。
8.根据权利要求1所述的晶体管器件，其中，
第一钝化层小于100nm厚，而第二钝化层大于300nm厚。
9.根据权利要求1所述的晶体管器件，进一步包括在第二钝化层中与栅间隔开并且被部署在第一钝化层上的场板。
10.根据权利要求9所述的晶体管器件，其中，
场板电连接到源或栅。
11.根据权利要求1所述的晶体管器件，进一步包括在第二钝化层中与栅间隔开并且被部署在漏之上的第一钝化层上的场板，其中场板电连接到漏，并且朝着源比朝着漏横向延伸得更远。
12.根据权利要求1所述的晶体管器件，其中，
栅被部署在形成在第一和第二钝化层中的开口中，并且衬着开口的侧壁和底部，使得邻近于侧壁和底部的开口的里面的部分不用栅填充。
13.根据权利要求1所述的晶体管器件，其中，
化合物半导体主体包括GaN层上的GaN合金层，并且其中二维电荷载流子气发生在GaN层与GaN合金层之间的界面附近的GaN层中。
14.一种制造晶体管器件的方法，其包括：
提供化合物半导体主体，其具有第一表面和在化合物半导体主体中被部署在第一表面之下的二维电荷载流子气；
形成与二维电荷载流子气接触的源；
形成与源间隔开并且与二维电荷载流子气接触的漏；
形成与化合物半导体主体的第一表面接触的第一钝化层；
形成第一钝化层上的第二钝化层，所述第二钝化层具有与第一钝化层不同的刻蚀速率选择性；以及
形成延伸穿过第二钝化层到第一钝化层中的栅。
15.根据权利要求14所述的方法，进一步包括形成在第二钝化层中与栅间隔开并且被部署在第一钝化层上的场板。
16.根据权利要求15所述的方法，其中，形成栅和场板包括：
形成延伸穿过第二钝化层到第一钝化层的第一和第二间隔开的开口；
在第二钝化层的区上形成掩模层，使得第二开口由掩模层保护，而第一开口没有被保护；
延伸第一开口穿过第一钝化层并且到化合物半导体主体中，而第二开口由掩模层保护；
在第一开口被延伸穿过第一钝化层并且移除掩模层后在第二钝化层上沉积导电材料，使得第一和第二开口至少部分地用导电材料填充；以及
从背离化合物半导体材料的第二钝化层的面移除导电材料。
17.根据权利要求15所述的方法，其中，形成栅和场板包括：
形成延伸穿过第二钝化层到第一钝化层的第一和第二间隔开的开口；
在第二钝化层的区上形成掩模层，使得第二开口由掩模层保护，而第一开口不被保护；
延伸第一开口到第一钝化层中，同时第二开口由掩模层保护，使得第一钝化层的部分保留在第一开口下；
在第一开口被延伸到第一钝化层中并且掩模层被移除后在第二钝化层上沉积导电材料，使得第一和第二开口至少部分地用导电材料填充；以及
从背离化合物半导体材料的第二钝化层的面移除导电材料。
18.根据权利要求14所述的方法，其中，形成栅：
形成延伸穿过第二和第一钝化层并且到化合物半导体主体中的开口；
在第二钝化层上沉积导电材料，使得开口至少部分地用导电材料填充；以及
从背离化合物半导体材料的第二钝化层的面移除导电材料。
19.根据权利要求14所述的方法，其中，形成栅：
形成延伸穿过第二钝化层到第一钝化层中的开口，使得开口在到达化合物半导体主体之前终止，并且第一钝化层的部分保留在开口下；
在第二钝化层上沉积导电材料，使得开口至少部分地用导电材料填充；以及
从背离化合物半导体材料的第二钝化层的面移除导电材料。
20.根据权利要求14所述的方法，其中，形成栅包括：
形成延伸穿过第二钝化层到第一钝化层的开口；
在开口的侧壁上沉积硬掩模；
各向同性地刻蚀具有逐渐变细的侧壁的开口到第一钝化层中，所述具有逐渐变细的侧壁的开口与第二钝化层中的开口对准；
从第二钝化层中的开口的侧壁移除硬掩模；
在移除硬掩模之后在第二钝化层上沉积导电材料，使得第二钝化层中的开口和第一钝化层中的开口至少部分地用导电材料填充；以及
从背离化合物半导体材料的第二钝化层的面移除导电材料。
21.根据权利要求20所述的方法，其中，各向同性地刻蚀具有逐渐变细的侧壁的开口到第一钝化层中包括：
注入非反应离子到第一钝化层的暴露部分中；以及
在离子注入之后用各向同性成分刻蚀第一钝化层的暴露部分。
22.根据权利要求14所述的方法，进一步包括：
形成在第二钝化层中与栅间隔开并且被部署在漏之上的第一钝化层上的场板，并且朝着源比朝着漏横向延伸得更远；以及
电连接场板到漏。
23.根据权利要求14所述的方法，其中形成栅包括：
形成延伸穿过第二钝化层并且至少到第一钝化层中的开口；
在第二钝化层上沉积共形导电材料，使得开口的侧壁和底部衬有导电材料；
用电绝缘材料填充邻近于侧壁和底部的开口的里面的部分；
从背离化合物半导体材料的第二钝化层的面、以及从开口侧壁的上部移除导电材料；以及
在从开口侧壁的上部移除导电材料之后，从开口的里面的部分移除电绝缘材料。
CN201310217844.7A 2012-06-04 2013-06-04 具有自对准栅的化合物半导体晶体管 Active CN103456781B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/487698 2012-06-04
US13/487,698 US9443941B2 (en) 2012-06-04 2012-06-04 Compound semiconductor transistor with self aligned gate
US13/487,698 2012-06-04

Publications (2)

Publication Number Publication Date
CN103456781A true CN103456781A (zh) 2013-12-18
CN103456781B CN103456781B (zh) 2017-04-26

Family

ID=49579632

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310217844.7A Active CN103456781B (zh) 2012-06-04 2013-06-04 具有自对准栅的化合物半导体晶体管

Country Status (3)

Country Link
US (1) US9443941B2 (zh)
CN (1) CN103456781B (zh)
DE (1) DE102013105713B4 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517919A (zh) * 2013-09-29 2015-04-15 日月光半导体制造股份有限公司 半导体组件及其制造方法
CN105261648A (zh) * 2014-07-08 2016-01-20 瑞萨电子株式会社 半导体器件及其制造方法
CN106328699A (zh) * 2015-07-03 2017-01-11 台达电子工业股份有限公司 半导体装置
CN106601791A (zh) * 2015-10-15 2017-04-26 北京大学 一种金属氧化物半导体高电子迁移率晶体管及其制作方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
CN106935643A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
CN107039517A (zh) * 2015-12-10 2017-08-11 安世有限公司 半导体装置和制作半导体装置的方法
CN107078157A (zh) * 2014-08-13 2017-08-18 英特尔公司 自对准栅极后制iii‑n晶体管
CN108695157A (zh) * 2018-04-16 2018-10-23 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
US20150340483A1 (en) * 2014-05-21 2015-11-26 International Rectifier Corporation Group III-V Device Including a Shield Plate
US10403718B2 (en) * 2017-12-28 2019-09-03 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US10355085B1 (en) 2017-12-28 2019-07-16 Nxp Usa, Inc. Semiconductor devices with regrown contacts and methods of fabrication
US11121229B2 (en) * 2017-12-28 2021-09-14 Vanguard International Semiconductor Corporation Methods of fabricating semiconductor structures and high electron mobility transistors
EP3823036A1 (en) * 2019-11-18 2021-05-19 Imec VZW Process for scaling a gate length
EP3905335A1 (en) 2020-04-28 2021-11-03 Infineon Technologies AG Group iii nitride-based transistor device
US20220102344A1 (en) * 2020-09-25 2022-03-31 Intel Corporation Gallium nitride (gan) three-dimensional integrated circuit technology
US11923424B2 (en) * 2020-12-31 2024-03-05 Nxp B.V. Semiconductor device with conductive elements formed over dielectric layers and method of fabrication therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
US20090189187A1 (en) * 2007-01-10 2009-07-30 Briere Michael A Active area shaping for Ill-nitride device and process for its manufacture
US20110049526A1 (en) * 2009-08-28 2011-03-03 Transphorm Inc. Semiconductor Devices with Field Plates

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW495808B (en) * 2000-02-04 2002-07-21 Semiconductor Energy Lab Thin film formation apparatus and method of manufacturing self-light-emitting device using thin film formation apparatus
JP4385206B2 (ja) * 2003-01-07 2009-12-16 日本電気株式会社 電界効果トランジスタ
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7550783B2 (en) 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
DE102005041358B4 (de) * 2005-08-31 2012-01-19 Infineon Technologies Austria Ag Feldplatten-Trenchtransistor sowie Verfahren zu dessen Herstellung
US8003504B2 (en) * 2006-09-01 2011-08-23 Bae Systems Information And Electronic Systems Integration Inc. Structure and method for fabrication of field effect transistor gates with or without field plates
JP5105160B2 (ja) * 2006-11-13 2012-12-19 クリー インコーポレイテッド トランジスタ
US7692263B2 (en) * 2006-11-21 2010-04-06 Cree, Inc. High voltage GaN transistors
JP5512287B2 (ja) 2007-02-22 2014-06-04 フォルシュングスフェアブント ベルリン エー ファウ 半導体素子およびその製造方法
US8309987B2 (en) * 2008-07-15 2012-11-13 Imec Enhancement mode semiconductor device
JP2010118556A (ja) * 2008-11-13 2010-05-27 Furukawa Electric Co Ltd:The 半導体装置および半導体装置の製造方法
US8384129B2 (en) * 2009-06-25 2013-02-26 The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
KR101226955B1 (ko) * 2009-12-11 2013-01-28 한국전자통신연구원 전계 효과 트랜지스터의 제조방법
CN102576727B (zh) * 2010-06-23 2016-01-27 康奈尔大学 门控iii-v半导体结构和方法
JP5649347B2 (ja) * 2010-07-20 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置
JP5979836B2 (ja) * 2011-09-09 2016-08-31 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置の製造方法
US8633094B2 (en) * 2011-12-01 2014-01-21 Power Integrations, Inc. GaN high voltage HFET with passivation plus gate dielectric multilayer structure
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1950945A (zh) * 2004-05-11 2007-04-18 美商克立股份有限公司 具有多个场板的宽能带隙晶体管
US20070018199A1 (en) * 2005-07-20 2007-01-25 Cree, Inc. Nitride-based transistors and fabrication methods with an etch stop layer
US20090189187A1 (en) * 2007-01-10 2009-07-30 Briere Michael A Active area shaping for Ill-nitride device and process for its manufacture
US20110049526A1 (en) * 2009-08-28 2011-03-03 Transphorm Inc. Semiconductor Devices with Field Plates

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104517919A (zh) * 2013-09-29 2015-04-15 日月光半导体制造股份有限公司 半导体组件及其制造方法
CN104517919B (zh) * 2013-09-29 2017-10-31 日月光半导体制造股份有限公司 半导体组件及其制造方法
CN105261648A (zh) * 2014-07-08 2016-01-20 瑞萨电子株式会社 半导体器件及其制造方法
CN105261648B (zh) * 2014-07-08 2020-06-09 瑞萨电子株式会社 半导体器件及其制造方法
CN107078157A (zh) * 2014-08-13 2017-08-18 英特尔公司 自对准栅极后制iii‑n晶体管
CN106328699B (zh) * 2015-07-03 2020-04-14 台达电子工业股份有限公司 半导体装置
CN106328699A (zh) * 2015-07-03 2017-01-11 台达电子工业股份有限公司 半导体装置
CN106601791A (zh) * 2015-10-15 2017-04-26 北京大学 一种金属氧化物半导体高电子迁移率晶体管及其制作方法
CN106601809A (zh) * 2015-10-15 2017-04-26 北京大学 一种氮化镓场效应晶体管及其制作方法
CN107039517A (zh) * 2015-12-10 2017-08-11 安世有限公司 半导体装置和制作半导体装置的方法
CN106935643A (zh) * 2015-12-31 2017-07-07 北京大学 高电子迁移率晶体管和存储器芯片
WO2019201002A1 (zh) * 2018-04-16 2019-10-24 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN108695157A (zh) * 2018-04-16 2018-10-23 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法
CN108695157B (zh) * 2018-04-16 2020-09-04 厦门市三安集成电路有限公司 一种空隙型复合钝化介质的氮化镓晶体管及制作方法

Also Published As

Publication number Publication date
DE102013105713A1 (de) 2013-12-05
DE102013105713B4 (de) 2020-02-13
CN103456781B (zh) 2017-04-26
US20130320350A1 (en) 2013-12-05
US9443941B2 (en) 2016-09-13

Similar Documents

Publication Publication Date Title
CN103456781A (zh) 具有自对准栅的化合物半导体晶体管
US10892357B2 (en) Double-channel HEMT device and manufacturing method thereof
US7750369B2 (en) Nitride semiconductor device
US9525044B2 (en) Method of manufacturing a spacer supported lateral channel FET
US9263545B2 (en) Method of manufacturing a high breakdown voltage III-nitride device
US10204995B2 (en) Normally off HEMT with self aligned gate structure
US9412834B2 (en) Method of manufacturing HEMTs with an integrated Schottky diode
US10090406B2 (en) Non-planar normally off compound semiconductor device
TWI533452B (zh) 化合物半導體裝置及其製造方法
CN107369621B (zh) 鳍式场效应晶体管及其形成方法
US10062630B2 (en) Water and ion barrier for the periphery of III-V semiconductor dies
WO2023035102A1 (en) Nitride-based semiconductor device and method for manufacturing thereof
CN112582413B (zh) 半导体元件及其制造方法
KR20130082306A (ko) 고전자이동도 트랜지스터 및 그 제조방법
US20210013331A1 (en) High electron mobility transistor devices and methods for forming the same
TWI704674B (zh) 半導體元件及其製造方法
US11923449B2 (en) Manufacturing method for semiconductor device
CN112951725B (zh) 半导体结构及其形成方法
US20240014307A1 (en) High electron mobility transistor (hemt) device and method of forming the same
KR20240050587A (ko) 질화물계 반도체 소자 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant