CN104517919B - 半导体组件及其制造方法 - Google Patents

半导体组件及其制造方法 Download PDF

Info

Publication number
CN104517919B
CN104517919B CN201310452552.1A CN201310452552A CN104517919B CN 104517919 B CN104517919 B CN 104517919B CN 201310452552 A CN201310452552 A CN 201310452552A CN 104517919 B CN104517919 B CN 104517919B
Authority
CN
China
Prior art keywords
passivation layer
annulus
semiconductor subassembly
height
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310452552.1A
Other languages
English (en)
Other versions
CN104517919A (zh
Inventor
蒋源峰
黄敏龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201310452552.1A priority Critical patent/CN104517919B/zh
Publication of CN104517919A publication Critical patent/CN104517919A/zh
Application granted granted Critical
Publication of CN104517919B publication Critical patent/CN104517919B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种半导体组件及其制造方法，所述半导体组件包含一硅基板、一第一钝化层及一第二钝化层，所述硅基板包含数个硅穿孔及数个导电柱，所述第一钝化层包含一平坦部及一环状部，所述环状部的高度低于所述导电柱的顶面的高度，所述第二钝化层覆盖在所述第一钝化层上，且所述第二钝化层的高度低于所述第一钝化层的环状部的高度。通过在所述硅基板的背面设置有所述第一及第二钝化层，蚀刻之后，所述第一钝化层仍包覆在所述硅基板的背面，可减少所述第一钝化层被蚀刻过深而延伸至所述硅基板的背面的机会，进而能降低半导体组件成品的电路短路风险，以提高制造良率。

Description

半导体组件及其制造方法
技术领域
本发明是有关于一种半导体组件及其制造方法，特别是有关于一种设置有蚀刻速度不同的两钝化层的半导体组件及其制造方法。
背景技术
现今，电子产品设计产业是朝轻、薄、短小的趋势迈进，而半导体封装技术也发展出如堆叠式半导体元件封装等封装技术，其中所述堆叠式半导体封装是利用垂直堆叠的方式将多个半导体元件封装于同一封装结构中，如此可提升封装密度以使封装体小型化，且可利用立体堆叠缩短半导体元件之间的信号传送的路径，以提高半导体的信号传送速度。目前现有的堆叠式半导体元件封装的制造方法，是将晶片堆叠于具有直通硅穿孔(ThroughSilicon Via,TSV)的晶圆上，以进行晶圆级的封装，并且在完成封装后对晶圆进行切割，而形成多个独立的封装单元。
在制造过程中，首先，利用激光钻孔(Laser Drilling)在所述晶圆上形成穿孔，接着在填充导电材料，如铜(Cu)等，以形成直通硅穿孔(TSV)，并且在晶圆表面形成钝化层(Passivation)，最后，再利用等离子体蚀刻(plasma etching)技术，使直通硅穿孔(TSV)外露于钝化层，作为后续线路的连接。
然而，由于等离子体蚀刻所述钝化层会在直通硅穿孔(TSV)外围形成环槽，且在过度蚀刻时，所述环槽容易延伸至晶圆表面，造成等离子体的能量沿着所述环槽而接触到晶圆表面产生局部放电效应，因而导致所述晶圆的电路(如另一侧有源表面的电路)短路，造成制造良率降低。
故，有必要提供一种半导体组件及其制造方法，以解决现有技术所存在的问题。
发明内容
有鉴于此，本发明提供一种半导体组件及其制造方法，以解决钝化层在硅穿孔外围蚀刻过深，进而避免半导体组件成品的电路短路。
本发明的主要目的在于提供一种半导体组件，其可以降低半导体组件成品的电路短路风险，以提高制造良率。
本发明的次要目的在于提供一种半导体组件的制造方法，其可以克服钝化层在硅穿孔外围蚀刻过深的问题。
为达成本发明的前述目的，本发明一实施例提供一种半导体组件，其中所述半导体组件包含一硅基板、一第一钝化层及一第二钝化层，所述硅基板包含一有源表面、一背面、数个硅穿孔及数个导电柱，所述背面相反于所述有源表面，所述硅穿孔自所述有源表面贯穿至所述背面，所述导电柱分别位于所述硅穿孔中，其中每一导电柱具有外露于所述背面的一外周面及一顶面，所述第一钝化层包含一平坦部及一环状部，所述平坦部覆盖在所述背面，所述环状部包覆所述导电柱的外周面，其中所述环状部的高度低于所述导电柱的顶面的高度，所述第二钝化层覆盖在所述第一钝化层上，且所述第二钝化层的高度低于所述第一钝化层的环状部的高度。
再者，本发明另一实施例提供一种半导体组件的制造方法，其中所述半导体组件的方法包含步骤：将一硅基板置于一载板上，所述硅基板包含：一有源表面；及一背面，相反于所述有源表面，所述有源表面贴附在所述载板上；在所述硅基板上形成数个硅穿孔，所述硅穿孔自所述有源表面贯穿至所述背面；在各所述硅穿孔中制作一导电柱，其中每一导电柱具有外露于所述背面的一外周面及一顶面；将一第一钝化层覆盖在所述背面及所述导电柱的外周面与顶面上，再将一第二钝化层覆盖在所述第一钝化层上，其中所述第二钝化层具有一平整的外表面；及对所述第一及第二钝化层进行蚀刻，使所述第一钝化层形成：一平坦部，覆盖在所述背面；一环状部，包覆所述导电柱的外周面，其中所述环状部的高度低于所述导电柱的顶面的高度，及所述第二钝化层的高度低于所述第一钝化层的环状部的高度。
如上所述，由于所述硅基板的背面设置有所述第一及第二钝化层，所述第一及第二钝化层在蚀刻之后，所述第一钝化层仍包覆在所述硅基板的背面，可减少所述第一钝化层被蚀刻过深而延伸至所述硅基板的背面的机会，进而能避免等离子体的能量沿着环槽而接触到晶圆表面产生局部放电效应的现有技术问题，因此可降低半导体组件成品的电路短路风险，以提高制造良率。
附图说明
图1是本发明一实施例半导体组件的示意图。
图2是本发明另一实施例半导体组件的示意图。
图3A至3C是本发明一实施例半导体组件的制造方法的示意图。
图4是本发明另一实施例半导体组件的制造方法的示意图。
具体实施方式
以下各实施例的说明是参考附加的图式，用以例示本发明可用以实施的特定实施例。再者，本发明所提到的方向用语，例如上、下、顶、底、前、后、左、右、内、外、侧面、周围、中央、水平、横向、垂直、纵向、轴向、径向、最上层或最下层等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。
请参照图1所示，本发明一实施例的半导体组件100主要包含一硅基板2、一第一钝化层3及一第二钝化层4。本发明将于下文逐一详细说明上述各元件的细部构造、组装关系及其运作原理。
所述硅基板2包含一有源表面21、一背面22、数个硅穿孔23及数个导电柱24，所述背面22相反于所述有源表面21，所述硅穿孔23自所述有源表面21贯穿至所述背面22，所述导电柱24分别位于所述硅穿孔23中，其中每一导电柱24具有外露于所述背面22的一外周面241及一顶面242。在设置所述第一及第二钝化层3、4之后，所述半导体组件100可再所述导电柱24的顶面242沉积一助焊层或焊料层，以结合另一上芯片或上封装体的金属球或接垫(未绘示)。
所述第一钝化层3包含一平坦部31及一环状部32，所述平坦部31覆盖在所述背面22，所述环状部32包覆所述导电柱24的外周面241且连接所述平坦部31，其中所述环状部32的高度高于所述平坦部31的高度，并低于所述导电柱24的顶面242的高度。在本实施中，所述第一钝化层3的材料为聚酰亚胺(使用加热炉烘烤固化工艺)、二氧化硅(使用化学气相蒸镀工艺)、氮化硅(使用化学气相蒸镀工艺)或聚对二甲苯(使用化学气相蒸镀工艺)。
所述第二钝化层4覆盖在所述第一钝化层3的平坦部31上，且所述第二钝化层4的高度低于所述第一钝化层3的环状部32的高度，其中所述第一及第二钝化层3、4是利用等离子体干式蚀刻，使所述第二钝化层4与所述第一钝化层3的环状部32之间形成有一环槽40，所述第一钝化层3的材料相对所述第二钝化层4的材料具有较低的蚀刻速度，在本实施中，所述第二钝化层4的材料为苯并环丁烯、聚酰亚胺(以上皆使用旋涂工艺)。另外，所述半导体组件100还包含数个保护层5，如二氧化硅(SiO2)，所述保护层5分别包覆在所述导电柱24的外周面241及所述第一钝化层3的环状部32之间，且所述保护层5的高度等于所述环状部32的高度，用以绝缘所述导电柱24及硅基板2。
依据上述之结构，由于所述硅基板2的背面22设置有所述第一及第二钝化层3、4，且所述第一钝化层3的材料相对所述第二钝化层4的材料具有较低的蚀刻速度，使所述第一及第二钝化层3、4在蚀刻之后，所述第一钝化层3仍包覆在所述硅基板2的背面22，可减少所述第一钝化层3被蚀刻过深而延伸至所述硅基板2的背面22的机会(即所述环槽40未贯穿所述第一钝化层3)，进而能避免等离子体的能量沿着环槽而接触到晶圆表面产生局部放电效应的现有技术问题，因此可降低半导体组件100成品的电路短路风险，以提高制造良率。
请参照图2所示，本发明另一实施例的半导体组件100相似于本发明一实施例，并大致沿用相同元件名称及图号，但本实施例的差异特征在于：所述第一及第二钝化层3、4是利用蚀刻液湿式蚀刻，使所述第二钝化层4与所述第一钝化层3的环状部32连接在一起(即所述第二钝化层4不具有环槽)。通过上述的设计，本实施例同样可避免所述第一钝化层3被蚀刻过深而能降低半导体组件100成品的电路短路，并提供另一实施方式。
请参照图3A至图3C并配合图1，其显示依照本发明的一实施例的制造方法的流程图。本实施例半导体组件100的制造方法可包括如下步骤：
如图3A所示，将一硅基板2置于一载板7上，所述硅基板2包含一有源表面21及一背面22，所述背面22相反于所述有源表面21，所述有源表面21贴附在所述载板7上，接着利用激光钻孔在所述硅基板2上形成数个硅穿孔23，所述硅穿孔23自所述有源表面21贯穿至所述背面22，并且在各所述硅穿孔23中制作一导电柱24，其中每一导电柱24具有外露于所述背面22的一外周面241及一顶面242，将一第一钝化层3覆盖在所述背面22及所述导电柱24的外周面241与顶面242上。
如图3B所示，将一第二钝化层4覆盖在所述第一钝化层3上，其中所述第二钝化层4具有一平整的外表面41，且所述第一钝化层3的厚度小于所述第二钝化层4的厚度。
如图3C所示，对所述第一及第二钝化层3、4进行等离子体干式蚀刻，使所述第一钝化层3形成一平坦部31及一环状部32，所述平坦部31覆盖在所述背面22，所述环状部32包覆所述导电柱24的外周面241，并使所述第二钝化层4与所述第一钝化层3的环状部32之间形成有一环槽40，其中所述环状部32的高度高于所述平坦部31的高度，并低于所述导电柱24的顶面242的高度，且所述第二钝化层4的高度低于所述第一钝化层3的环状部32的高度。
最后，如图1所示，移除所述载板7，在所述硅基板2的有源表面21上进行凸块工艺形成数个凸块，即可完成半导体组件100(即晶圆)的制作，并可以更进一步进行切割成为数个芯片或硅中介层(interposer)。
另外，如图4所示，为半导体组件100的制造方法的另一种实施方式，其差异特征在于，在覆盖第一及第二钝化层3、4之后，所述第一及第二钝化层3、4也可进行蚀刻液湿式蚀刻，使所述第二钝化层4与所述第一钝化层3的环状部32连接在一起(即所述第二钝化层4不具有环槽)；接着，如图2所示，移除所述载板7，在所述硅基板2的有源表面21上进行凸块工艺形成数个凸块，即可完成半导体组件100(即晶圆)的制作，并可以更进一步进行切割成为数个芯片或硅中介层(interposer)。
上述两种制造方法同样可减少所述第一钝化层3被蚀刻过深而延伸至所述硅基板2的背面22的机会，进而能避免等离子体的能量沿着环槽而接触到晶圆表面产生局部放电效应的现有技术问题，因此可降低半导体组件100成品的电路短路风险，以提高制造良率。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种半导体组件，其特征在于：所述半导体组件包含：
一硅基板，包含：一有源表面；一背面，相反于所述有源表面；数个硅穿孔，自所述有源表面贯穿至所述背面；及数个导电柱，分别位于所述硅穿孔中，其中每一导电柱具有外露于所述背面的一外周面及一顶面；
一第一钝化层，包含：一平坦部，覆盖在所述背面；及一环状部，包覆所述导电柱的外周面，其中所述环状部的高度低于所述导电柱的顶面的高度；及
一第二钝化层，覆盖在所述第一钝化层上，且所述第二钝化层的高度低于所述第一钝化层的环状部的高度。
2.如权利要求1所述的半导体组件，其特征在于：所述第二钝化层与所述环状部之间形成有一环槽。
3.如权利要求1所述的半导体组件，其特征在于：所述第二钝化层与所述环状部连接在一起。
4.如权利要求1所述的半导体组件，其特征在于：所述第一钝化层的材料为聚酰亚胺、二氧化硅、氮化硅或聚对二甲苯。
5.如权利要求1所述的半导体组件，其特征在于：所述第二钝化层的材料为苯并环丁烯、聚酰亚胺，且所述第一钝化层的材料相对所述第二钝化层的材料具有较低的蚀刻速度。
6.如权利要求1所述的半导体组件，其特征在于：所述半导体组件还包含数个保护层，分别包覆在所述导电柱的外周面及所述第一钝化层的环状部之间，且所述保护层的高度等于所述环状部的高度。
7.一种半导体组件的制造方法，其特征在于：所述制造方法包含步骤：将一硅基板置于一载板上，所述硅基板包含：一有源表面；及一背面，相反于所述有源表面，所述有源表面贴附在所述载板上；
在所述硅基板上形成数个硅穿孔，所述硅穿孔自所述有源表面贯穿至所述背面；
在各所述硅穿孔中制作一导电柱，其中每一导电柱具有外露于所述背面的一外周面及一顶面；
将一第一钝化层覆盖在所述背面及所述导电柱的外周面与顶面上，再将一第二钝化层覆盖在所述第一钝化层上，其中所述第二钝化层具有一平整的外表面；及
对所述第一及第二钝化层进行蚀刻，使所述第一钝化层形成：一平坦部，覆盖在所述背面；一环状部，包覆所述导电柱的外周面，其中所述环状部的高度低于所述导电柱的顶面的高度，及所述第二钝化层的高度低于所述第一钝化层的环状部的高度。
8.如权利要求7所述的半导体组件的制造方法，其特征在于：在所述第一及第二钝化层进行蚀刻的步骤前，所述第一钝化层的厚度小于所述第二钝化层的厚度。
9.如权利要求7所述的半导体组件的制造方法，其特征在于：在所述第一及第二钝化层进行蚀刻的步骤中，所述第一及第二钝化层进行等离子体干式蚀刻，使所述第二钝化层与所述第一钝化层的环状部之间形成有一环槽。
10.如权利要求7所述的半导体组件的制造方法，其特征在于：在所述第一及第二钝化层进行蚀刻的步骤中，所述第一及第二钝化层进行蚀刻液湿式蚀刻，使所述第二钝化层与所述第一钝化层的环状部连接在一起。
CN201310452552.1A 2013-09-29 2013-09-29 半导体组件及其制造方法 Active CN104517919B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310452552.1A CN104517919B (zh) 2013-09-29 2013-09-29 半导体组件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310452552.1A CN104517919B (zh) 2013-09-29 2013-09-29 半导体组件及其制造方法

Publications (2)

Publication Number Publication Date
CN104517919A CN104517919A (zh) 2015-04-15
CN104517919B true CN104517919B (zh) 2017-10-31

Family

ID=52793010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310452552.1A Active CN104517919B (zh) 2013-09-29 2013-09-29 半导体组件及其制造方法

Country Status (1)

Country Link
CN (1) CN104517919B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241075A (zh) * 2022-09-23 2022-10-25 盛合晶微半导体(江阴)有限公司 基于tsv互连的半导体封装结构及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820257A (zh) * 2011-06-09 2012-12-12 台湾积体电路制造股份有限公司 硅通孔结构和方法
CN103137588A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 电连接结构
CN103456781A (zh) * 2012-06-04 2013-12-18 英飞凌科技奥地利有限公司 具有自对准栅的化合物半导体晶体管

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199050B2 (en) * 2004-08-24 2007-04-03 Micron Technology, Inc. Pass through via technology for use during the manufacture of a semiconductor device
KR20110045632A (ko) * 2009-10-27 2011-05-04 삼성전자주식회사 반도체 칩, 스택 모듈 및 메모리 카드

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102820257A (zh) * 2011-06-09 2012-12-12 台湾积体电路制造股份有限公司 硅通孔结构和方法
CN103137588A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 电连接结构
CN103456781A (zh) * 2012-06-04 2013-12-18 英飞凌科技奥地利有限公司 具有自对准栅的化合物半导体晶体管

Also Published As

Publication number Publication date
CN104517919A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN105448862B (zh) 半导体结构及其制作方法
TWI474467B (zh) 三維積體電路的組裝方法
TWI397162B (zh) 基材具有導通孔之半導體元件及其製作方法
TWI729073B (zh) 電氣互連橋接技術
US11127664B2 (en) Circuit board and manufacturing method thereof
CN104347528B (zh) 半导体封装件及其制法
TW201714275A (zh) 半導體封裝結構及其形成方法
TW201119005A (en) Chip package and fabrication method thereof
CN103904057A (zh) PoP封装结构及制造工艺
TWI695472B (zh) 晶片封裝結構及其製造方法
TWI436464B (zh) 半導體封裝、基板及基板製造方法
CN104037133A (zh) 一种圆片级芯片扇出封装方法及其封装结构
TW202008520A (zh) 封裝半導體元件及其製備方法
US8173539B1 (en) Method for fabricating metal redistribution layer
CN104124212B (zh) 半导体封装件及其制法
CN104517919B (zh) 半导体组件及其制造方法
US20130326873A1 (en) Method of fabricating multi-chip stack package structure having inner layer heat-dissipating board
CN102779767B (zh) 半导体封装结构及其制造方法
TWI575672B (zh) 晶片封裝體及其製造方法
US9171770B2 (en) Electronic device and manufacturing method thereof
CN107887363A (zh) 电子封装件及其制法
TWI818429B (zh) 半導體封裝結構、方法、器件和電子產品
CN207250486U (zh) 晶圆级芯片封装结构
CN104576620B (zh) 半导体封装结构与其制造方法
TWI515841B (zh) 半導體封裝件及其製法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant