KR101997487B1 - Ic 패키지용 고밀도 필름 - Google Patents

Ic 패키지용 고밀도 필름 Download PDF

Info

Publication number
KR101997487B1
KR101997487B1 KR1020150061134A KR20150061134A KR101997487B1 KR 101997487 B1 KR101997487 B1 KR 101997487B1 KR 1020150061134 A KR1020150061134 A KR 1020150061134A KR 20150061134 A KR20150061134 A KR 20150061134A KR 101997487 B1 KR101997487 B1 KR 101997487B1
Authority
KR
South Korea
Prior art keywords
pads
rdl
layer
temporary carrier
density
Prior art date
Application number
KR1020150061134A
Other languages
English (en)
Other versions
KR20160011139A (ko
Inventor
다이청 후
Original Assignee
다이청 후
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이청 후 filed Critical 다이청 후
Publication of KR20160011139A publication Critical patent/KR20160011139A/ko
Application granted granted Critical
Publication of KR101997487B1 publication Critical patent/KR101997487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 IC 패키지용 고밀도 필름을 개시한다. 공정은 복수의 하부 패드가 하부에 형성되고, 복수의 제 1 상부 패드가 상부에 형성되며, 재분배층이 IC 디자인룰에 따라 제조되고, 복수의 제 2 상부 패드가 상부에 형성되고, 상부 재분배층이 시작점으로서 복수의 제 1 상부 패드를 사용해서 PCB 디자인룰에 따라 제조되는 것을 포함하고, 복수의 하부 패드의 밀도는 복수의 제 1 상부 패드의 밀도보다 높고, 복수의 제 1 상부 패드의 밀도는 복수의 제 2 상부 패드의 밀도보다 높다.

Description

IC 패키지용 고밀도 필름{HIGH DENSITY FILM FOR IC PACKAGE}
본 출원은 2014년 6월 18일에 제출된 미국 출원 제 14/308,702 호의 부분 계속 출원이다.
본 발명은 IC 패키지용 고밀도 필름에 관한 것이고, 특히 인터포저를 갖지 않는 고밀도 필름에 관한 것이다. 종래의 인터포저는 그 안에 내장되는 실리콘 관통 전극(TSV)을 갖는 반도체 인터포저 또는 유리 관통 전극(TGV)을 갖는 유리 인터포저를 포함한다.
도 1은 종래 기술의 IC 패키지용 기판을 도시한다.
도 1은 미국 특허 공개 제 2014/0102777 호에 개시된, 내장되는 실리콘 인터포저(20)를 갖는 종래 기술의 IC 패키지용 기판을 도시한다. 실리콘 인터포저(20)는 4개의 측변(206)을 갖는다. 몰딩 화합물(22)은 4개의 측변(206) 둘레의 실리콘 인터포저(20)를 둘러싼다. 복수의 메탈 전극(200)은 실리콘 인터포저(20)를 관통하여 형성된다. 절연 라이너(201)는 그 사이의 전기적 절연을 위해 관통 전극(200)과 실리콘 인터포저(20) 사이에 형성된다. 상부 재분배(redistribution)층(21)은 실리콘 인터포저(20)의 상부에 형성되고, 복수의 메탈 패드(210)가 상부에 노출된다. 상부의 복수의 메탈 패드(210)는 IC 칩(도시하지 않음)을 수용해서 장착하기 위해 제공된다. 회로 빌드업층(25)은 복수의 메탈 패드(220)가 하부에 형성된 상태로 실리콘 인터포저(20)의 하부에 형성된다. 복수의 솔더볼(4)이 형성되고, 각각의 솔더볼(4)이 상응하는 하부 메탈 패드(220)의 하부에 형성된다.
도 1은 종래 기술의 IC 패키지를 도시한다.
도 2a~도 2m은 본 발명에 따른 고밀도 필름을 제조하기 위한 공정을 도시한다.
도 2n~도 2s는 본 발명에 따른 고밀도 필름을 사용하는 IC 패키지를 도시한다.
도 3은 본 발명에 따른 고밀도 필름을 제조하기 위한 공정 흐름을 도시한다.
도 4는 본 발명에 따른 고밀도 필름을 제조하기 위한 공정 흐름을 더 도시한다.
도 5는 본 발명에 따른 고밀도 필름을 사용하여 IC 패키지를 제조하기 위한 공정 흐름을 도시한다.
도 6은 본 발명에 따른 변형예를 도시한다.
도 2a~도 2m은 본 발명에 따른 고밀도 필름을 제조하기 위한 공정을 도시한다.
도 2a는 임시 캐리어(I)가 준비되고, 제 1 분리층(31)이 임시 캐리어(I)의 상부에 도포되며, 티타늄/구리와 같은 시드층이 제 1 분리층(31)의 상부에 형성되는 것을 도시한다.
도 2b는 패턴화된 포토레지스트(33)가 시드층(32)의 상부에 형성되는 것을 도시한다.
도 2c는 복수의 하부 패드(341)가 시드층(32)의 상부에 형성되는 것을 도시한다.
도 2d는 패턴화된 포토레지스트(33)가 제거되고 복수의 하부 패드(341)가 남아 있는 것을 도시한다.
도 2e는 패드(341) 사이의 시드층(32)이 제거된 것을 도시한다.
도 2f는 시작점으로서 복수의 하부 패드(341)를 사용해서, 이하의 IC 디자인룰에 따라 제 1 재분배 회로(342)가 형성되는 것을 도시하는데, 이는 제 1 유전층(351)이 하부 패드(341)의 상부에 도포되는 스텝과, 그 후, 제 1 재분배 회로(342)가 종래 기술을 통해 형성되는 스텝을 포함한다.
도 2g는 복수의 제 1 상부 패드(343)가 형성되는 것을 도시하는데, 이는 제 2 유전층(352)이 제 1 재분배 회로(342)의 상부에 도포되는 스텝과, 복수의 제 1 상부 패드(343)가 종래 기술을 통해 형성되는 스텝을 포함한다. 제 1 재분배 회로(342)와 복수의 제 1 상부 패드(343)는 본 실시예에 있어서 예시적인 것이다. 재분배 회로층은 필요에 따라 보다 많은 층으로 회로를 확장하도록 반복적으로 공정이 행해질 수 있다. 하부 패드(341), 제 1 재분배 회로(342) 및 제 1 상부 패드(343)는 총칭하여 회로 필름(RDL I)으로 칭해진다.
도 2h는 회로 필름(RDL I)을 형성하도록 임시 캐리어(I)가 제거되는 것을 도시한다. 그리고 이어서, 회로 필름(RDL I)의 복수의 개별 유닛을 생산하도록 개별화(singulating) 공정이 수행된다.
도 2i는 회로 필름(RDL I)의 개별 유닛을 도시한다.
도 2j는 임시 캐리어(II)가 준비된 것을 도시한다. 제 2 분리층(311)이 임시 캐리어(II)의 상부에 도포된다. 복수의 회로 필름(RDL I)이 제 2 분리층(311)의 상부에 배치된다.
도 2k는 시작점으로서 복수의 제 1 상부 패드(343)를 사용해서, 이하의 PCB 디자인룰에 따라 제 2 재분배 회로(441)가 형성되는 것을 도시하는데, 이는 제 3 유전층(451)이 회로 필름(RDL I)의 상부에 도포되는 스텝과, 그 후, 제 2 재분배 회로(441)가 종래 기술을 통해 형성되는 스텝을 포함한다.
PCB 공정을 위해 사용되는 유전층은 아지노모토 빌드업 필름(ABF) 또는 프리프레그(PP) 중 하나일 수 있다.
도 2l은 복수의 제 2 상부 패드(442)가 형성되는 것을 도시하는데, 이는 제 4 유전층(452)이 제 2 재분배 회로(441)와 제 3 유전층(451)의 상부에 도포되는 스텝과, 복수의 제 2 상부 패드(442)가 종래 기술을 통해 형성되는 스텝을 포함한다. 제 2 재분배 회로(441)와 복수의 제 2 상부 패드(442)는 본 실시예에 있어서 예시적인 것이다. 재분배 회로는 필요에 따라 보다 많은 층으로 회로를 확장하도록 반복적으로 공정이 행해질 수 있다. 재분배 회로(441)와 제 2 상부 패드(442)는 총칭해서 회로 필름(RDL II)으로 칭해진다. 고밀도 필름(RDL I+RDL II)이 제 2 분리층(311)의 상부에 형성된다.
도 2m은 임시 캐리어(II)가 제거되어 고밀도 필름(RDL I+RDL II)이 분리되는 것을 도시한다.
도 2n~도 2s는 본 발명에 따른 고밀도 필름을 사용하는 IC 패키지의 제조 공정을 도시한다.
도 2n은 적어도 하나의 칩(51)이 하부 패드(341)의 하부에 장착되는 것을 도시한다.
도 2o는 칩(51) 또는 칩들(51)을 밀봉하도록 몰딩 화합물(511)이 도포되는 것을 도시한다.
도 2p는 칩의 열방출을 위해 칩(51)의 하부 표면을 드러내도록 몰딩 화합물(511)에 시닝(thinning) 공정이 적용되는 것을 도시한다.
도 2q는 유전층(521)이 제 2 상부 패드(442) 사이에 도포되고, 복수의 솔더볼(52)이 매설되며, 각각의 솔더볼(52)이 상응하는 상부 패드(442)의 상부에 형성되는 것을 도시한다.
도 2r은 부가적인 열방출을 위해 칩(51)의 하부 표면에 히트 싱크(53)가 구성되는 것을 도시한다.
도 2s는 도 2r의 제품에 적용된 개별화 공정 후, IC 패키지의 개별 유닛이 형성된 것을 도시한다.
도 3은 본 발명에 따른 고밀도 필름을 제조하기 위한 공정 흐름을 나타낸 것으로서, 복수의 하부 패드(341)가 하부에 형성되고 복수의 제 1 상부 패드(343)가 상부에 형성된 상태에서 이하의 IC 디자인룰에 따라 하부 재분배층(RDL I)을 제조하는 스텝으로서, 복수의 하부 패드(341)의 밀도는 복수의 제 1 상부 패드(343)의 밀도보다 높은 스텝과,
복수의 제 2 상부 패드(442)가 상부에 형성된 상태에서 시작점으로서 복수의 제 1 상부 패드(343)를 사용해서, 이하의 PCB 디자인룰에 따라 상부 재분배층(RDL II)을 제조하는 스텝으로서, 복수의 제 1 상부 패드(343)의 밀도는 복수의 제 2 상부 패드(442)의 밀도보다 높은 스텝을 포함한다.
도 4는 고밀도 필름을 제조하기 위한 추가 공정 흐름을 나타낸 것으로서, 임시 캐리어(I)를 준비하는 스텝과,
임시 캐리어(I)의 상부에 제 1 분리층(31)을 도포하는 스텝과,
제 1 분리층(31)의 상부에 시드층(32)을 형성하는 스텝과,
시드층의 상부에 복수의 하부 패드(341)를 형성하는 스텝과,
하부 패드(341) 사이의 시드층을 식각하는 스텝과,
시작점으로서 하부 패드(341)를 사용해서, IC 디자인룰에 따라 하부 재분배층(RDL I)을 형성하고, 복수의 제 1 상부 패드(343)가 상부에 형성되어, 회로 필름(RDL I)을 형성하는 스텝과,
회로 필름(RDL I)을 분리하도록 임시 캐리어(I)를 제거하는 스텝과,
복수의 RDL I 유닛을 생산하도록 회로 필름(RDL I)을 개별화하는 스텝과,
임시 캐리어(II)를 준비하는 스텝과,
임시 캐리어(II)의 상부에 제 2 분리층(311)을 도포하는 스텝과,
제 2 분리층(311)의 상부에 복수의 RDL I 유닛을 배치하는 스텝과,
시작점으로서 제 1 상부 패드(343)를 사용해서, 복수의 RDL I 유닛의 상부에 PCB 디자인룰에 따라 제 2 상부 재분배층(RDL II)을 형성하고, 복수의 제 2 상부 패드(442)가 상부에 형성되는 스텝과,
고밀도 필름(RDL I+RDL II)을 분리하도록 임시 캐리어(II)를 제거하는 스텝을 포함한다.
도 5는 본 발명에 따른 고밀도 필름을 사용해서 IC 패키지를 제조하기 위한 공정 흐름을 나타낸 것으로서, 하부 재분배층(RDL I)을 분리하도록 임시 캐리어(I)를 제거하는 스텝과,
복수의 RDL I 유닛을 생산하도록 하부 재분배층(RDL I)을 개별화하는 스텝과,
임시 캐리어(II)를 준비하는 스텝과,
임시 캐리어(II)의 상부에 제 2 분리층(311)을 도포하고,
제 2 분리층(311)의 상부에 복수의 RDL I 유닛을 배치하는 스텝과,
시작점으로서 복수의 제 1 상부 패드(343)를 사용해서, 복수의 RDL I 유닛의 상부에 PCB 디자인룰에 따라 제 2 상부 재분배층(RDL II)을 형성하고, 복수의 제 2 상부 패드(442)가 상부에 형성되는 스텝과,
고밀도 필름(RDL I+RDL II)을 분리하도록 임시 캐리어(II)를 제거하는 스텝과,
복수의 하부 패드(341)의 하부에 적어도 하나의 칩(51)을 장착하는 스텝과,
몰딩 화합물(511)로 칩(51)을 몰딩하는 스텝과,
칩(51)의 하부 표면을 드러내도록 하부로부터 몰딩 화합물(511)을 시닝하는 스텝과,
칩(51)의 하부에 히트 싱크(53)를 장착하는 스텝과,
복수의 분리된 유닛을 생산하도록 개별화하는 스텝을 포함한다.
본 발명에 개시되는 고밀도 필름(RDL I+RDL II)이 총 두께에 있어서 매우 얇은 대략 50~200㎛이므로, 용이한 취급을 위한 고밀도 필름의 강성 또는 기계적 강도를 향상하도록, 섬유 기반의 필러(55)가 유전층(351, 352, 451, 452, 521)의 형성 중 유전층 또는 몰딩 화합물 중 하나에 내장되어, 본 발명에 따른 고밀도 필름의 강성을 강화한다.
몇몇 실시형태가 예시의 형태로 설명되었지만, 본 발명의 사상으로부터 벗어나지 않고 다양한 변형예가 구성될 수 있다는 것이 당업자에게 명백하다. 이러한 변형예는 모두 첨부된 특허청구범위에 의해 규정되는 바와 같이, 본 발명의 범위 내에 있다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. IC 패키지용 고밀도 필름을 제조하기 위한 공정으로서,
    복수의 하부 패드가 하부에 형성되고, 복수의 제 1 상부 패드가 상부에 형성되며, IC 디자인룰에 따라 하부 재분배층을 제조하는 스텝과,
    복수의 제 2 상부 패드가 상부에 형성되고, 시작점으로서 상기 복수의 제 1 상부 패드를 사용해서, PCB 디자인룰에 따라 상부 재분배층을 제조하는 스텝을 포함하고,
    상기 복수의 하부 패드의 밀도는 상기 복수의 제 1 상부 패드의 밀도보다 높고, 상기 복수의 제 1 상부 패드의 밀도는 복수의 제 2 상부 패드의 밀도보다 높으며,
    상기 하부 재분배층을 제조하는 스텝은,
    임시 캐리어(I)를 준비하는 스텝과,
    상기 임시 캐리어(I)의 상부에 제 1 분리층을 도포하는 스텝과,
    상기 제 1 분리층의 상부에 시드층을 형성하는 스텝과,
    상기 시드층의 상부에 상기 복수의 하부 패드를 형성하는 스텝과,
    상기 하부 패드 사이의 시드층을 식각하는 스텝과,
    회로 필름(RDL I)을 형성하도록, 상기 복수의 제 1 상부 패드가 상부에 형성되고, 시작점으로서 상기 복수의 하부 패드를 사용해서, IC 디자인룰에 따라 상기 하부 재분배층을 형성하는 스텝을 더 포함하고,
    상기 상부 재분배층을 제조하는 스텝은,
    회로 필름(RDL I)을 분리하도록 상기 임시 캐리어(I)를 제거하는 스텝과,
    복수의 RDL I 유닛을 생산하도록 상기 회로 필름(RDL I)을 개별화하는 스텝과,
    임시 캐리어(II)를 준비하는 스텝과,
    상기 임시 캐리어(II)의 상부에 제 2 분리층을 도포하는 스텝과,
    상기 제 2 분리층의 상부에 상기 복수의 RDL I 유닛을 배치하는 스텝과,
    고밀도 필름을 형성하도록, 상기 복수의 제 2 상부 패드가 상부에 형성되고, 시작점으로서 상기 복수의 제 1 상부 패드를 사용해서, 상기 회로 필름(RDL I)의 상부에 PCB 디자인룰에 따라 상기 상부 재분배층을 형성하는 스텝을 더 포함하는 것인 IC 패키지용 고밀도 필름의 제조 공정.
  7. 삭제
  8. 삭제
  9. 제 6 항에 있어서,
    고밀도 필름을 분리하도록 임시 캐리어(II)를 제거하는 스텝과,
    복수의 하부 패드의 하부에 적어도 하나의 칩을 장착하는 스텝을 더 포함하는 것인 IC 패키지용 고밀도 필름의 제조 공정.
  10. 제 9 항에 있어서,
    몰딩 화합물로 칩을 몰딩하는 스텝과,
    칩의 하부 표면을 드러내도록 몰딩 화합물을 시닝하는 스텝을 더 포함하는 것인 IC 패키지용 고밀도 필름의 제조 공정.
  11. 제 10 항에 있어서,
    칩의 하부에 히트 싱크를 장착하는 스텝을 더 포함하는 것인 IC 패키지용 고밀도 필름의 제조 공정.
  12. 제 11 항에 있어서,
    복수의 분리된 유닛을 형성하도록 개별화하는 스텝을 더 포함하는 것인 IC 패키지용 고밀도 필름의 제조 공정.
  13. 삭제
KR1020150061134A 2014-06-18 2015-04-30 Ic 패키지용 고밀도 필름 KR101997487B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201414308702A 2014-06-18 2014-06-18
US14/308,702 2014-06-18
US14/509,395 US9799622B2 (en) 2014-06-18 2014-10-08 High density film for IC package
US14/509,395 2014-10-08

Publications (2)

Publication Number Publication Date
KR20160011139A KR20160011139A (ko) 2016-01-29
KR101997487B1 true KR101997487B1 (ko) 2019-07-08

Family

ID=53189710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150061134A KR101997487B1 (ko) 2014-06-18 2015-04-30 Ic 패키지용 고밀도 필름

Country Status (6)

Country Link
US (2) US9799622B2 (ko)
EP (1) EP2958142B1 (ko)
JP (1) JP6484116B2 (ko)
KR (1) KR101997487B1 (ko)
CN (1) CN204614786U (ko)
TW (1) TWM515202U (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104538318B (zh) * 2014-12-24 2017-12-19 通富微电子股份有限公司 一种扇出型圆片级芯片封装方法
US10043769B2 (en) 2015-06-03 2018-08-07 Micron Technology, Inc. Semiconductor devices including dummy chips
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法
JP2017050464A (ja) * 2015-09-03 2017-03-09 凸版印刷株式会社 配線基板積層体、その製造方法及び半導体装置の製造方法
US9799616B2 (en) * 2016-03-08 2017-10-24 Dyi-chung Hu Package substrate with double sided fine line RDL
US9786586B1 (en) 2016-08-21 2017-10-10 Micron Technology, Inc. Semiconductor package and fabrication method thereof
US10032702B2 (en) 2016-12-09 2018-07-24 Dyi-chung Hu Package structure and manufacturing method thereof
US10002852B1 (en) * 2016-12-15 2018-06-19 Dyi-chung Hu Package on package configuration
JP6783648B2 (ja) * 2016-12-26 2020-11-11 新光電気工業株式会社 配線基板、半導体装置
US10687419B2 (en) * 2017-06-13 2020-06-16 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
JP6907765B2 (ja) * 2017-07-04 2021-07-21 昭和電工マテリアルズ株式会社 ファンアウト・ウエハレベルパッケージの仮固定方法
US10902769B2 (en) 2017-07-12 2021-01-26 Facebook Technologies, Llc Multi-layer fabrication for pixels with calibration compensation
US10733930B2 (en) * 2017-08-23 2020-08-04 Facebook Technologies, Llc Interposer for multi-layer display architecture
CN107564900B (zh) * 2017-08-29 2019-09-03 中国电子科技集团公司第五十八研究所 基于射频信号传输的扇出型封装结构及制造方法
US10304716B1 (en) * 2017-12-20 2019-05-28 Powertech Technology Inc. Package structure and manufacturing method thereof
US11798865B2 (en) 2019-03-04 2023-10-24 Intel Corporation Nested architectures for enhanced heterogeneous integration
CN113571494A (zh) * 2020-04-28 2021-10-29 群创光电股份有限公司 电子装置及其制作方法
US20230197645A1 (en) * 2021-12-20 2023-06-22 Nxp Usa, Inc. Radio frequency packages containing multilevel power substrates and associated fabrication methods

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311912A (ja) * 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162240A (en) 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
JPH11289167A (ja) * 1998-03-31 1999-10-19 Nec Corp 多層配線板
JP3973340B2 (ja) 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
US7038142B2 (en) * 2002-01-24 2006-05-02 Fujitsu Limited Circuit board and method for fabricating the same, and electronic device
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP5356876B2 (ja) 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5550280B2 (ja) * 2009-07-29 2014-07-16 京セラ株式会社 多層配線基板
WO2012009831A1 (zh) * 2010-07-23 2012-01-26 欣兴电子股份有限公司 线路板及其制造方法
US8749254B2 (en) * 2010-11-15 2014-06-10 Advanced Micro Devices, Inc. Power cycling test arrangement
KR101767108B1 (ko) 2010-12-15 2017-08-11 삼성전자주식회사 하이브리드 기판을 구비하는 반도체 패키지 및 그 제조방법
JP5837783B2 (ja) * 2011-09-08 2015-12-24 ルネサスエレクトロニクス株式会社 半導体集積回路装置
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
TWI499023B (zh) 2012-10-11 2015-09-01 Ind Tech Res Inst 封裝基板及其製法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004311912A (ja) * 2002-12-06 2004-11-04 Sony Corp 回路基板モジュール及びその製造方法

Also Published As

Publication number Publication date
US9799622B2 (en) 2017-10-24
KR20160011139A (ko) 2016-01-29
US10304794B2 (en) 2019-05-28
TWM515202U (zh) 2016-01-01
JP6484116B2 (ja) 2019-03-13
CN204614786U (zh) 2015-09-02
US20170365573A1 (en) 2017-12-21
EP2958142B1 (en) 2020-03-11
JP2016004999A (ja) 2016-01-12
EP2958142A1 (en) 2015-12-23
US20150371965A1 (en) 2015-12-24

Similar Documents

Publication Publication Date Title
KR101997487B1 (ko) Ic 패키지용 고밀도 필름
US9263373B2 (en) Thin film RDL for nanochip package
US9236348B2 (en) Ultrathin buried die module and method of manufacturing thereof
US8039315B2 (en) Thermally enhanced wafer level package
US10154599B2 (en) Redistribution film for IC package
US10229892B2 (en) Semiconductor package and method for manufacturing a semiconductor package
US20140210099A1 (en) Packaged Semiconductor Devices and Packaging Methods
US9123685B2 (en) Microelectronic packages having frontside thermal contacts and methods for the fabrication thereof
KR20150104467A (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
TW201528460A (zh) 半導體封裝結構以及其製造方法
US9859130B2 (en) Manufacturing method of interposed substrate
TWI705507B (zh) 封裝基材的製作方法
US9502322B2 (en) Molding compound supported RDL for IC package
TWI715970B (zh) 低翹曲扇出型封裝結構
US9362256B2 (en) Bonding process for a chip bonding to a thin film substrate
KR101711710B1 (ko) 반도체 패키지 및 그 제작 방법
US10361171B2 (en) Stacked package structure and manufacturing method thereof
US9955578B2 (en) Circuit structure
TWI512921B (zh) 載板結構與晶片封裝結構及其製作方法
US9466553B2 (en) Package structure and method for manufacturing package structure
KR20100078948A (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant