KR20100078948A - 반도체 패키지 및 이의 제조 방법 - Google Patents

반도체 패키지 및 이의 제조 방법 Download PDF

Info

Publication number
KR20100078948A
KR20100078948A KR1020080137341A KR20080137341A KR20100078948A KR 20100078948 A KR20100078948 A KR 20100078948A KR 1020080137341 A KR1020080137341 A KR 1020080137341A KR 20080137341 A KR20080137341 A KR 20080137341A KR 20100078948 A KR20100078948 A KR 20100078948A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
chip body
film
electrode
healing
Prior art date
Application number
KR1020080137341A
Other languages
English (en)
Other versions
KR101019706B1 (ko
Inventor
윤철근
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080137341A priority Critical patent/KR101019706B1/ko
Publication of KR20100078948A publication Critical patent/KR20100078948A/ko
Application granted granted Critical
Publication of KR101019706B1 publication Critical patent/KR101019706B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures

Abstract

반도체 패키지는 회로부를 갖는 반도체 칩 몸체, 상기 반도체 칩 몸체 상에 배치되며 상기 회로부와 전기적으로 연결된 본딩 패드 및 상기 반도체 칩 몸체의 상면 및 상기 상면과 대향하는 하면을 관통하는 관통홀을 갖는 반도체 칩, 상기 관통홀 내에 배치되며 상기 본딩 패드와 전기적으로 연결된 관통 전극 및 상기 관통 전극 및 상기 상기 관통홀에 의하여 형성된 상기 반도체 칩 몸체의 내측면 사이에 막 형태로 개재되며, 유동성 힐링 물질을 포함하는 마이크로 캡슐, 상기 힐링 물질을 경화시키기 위한 촉매제 및 절연 물질을 포함하는 크랙 힐링 막을 포함한다.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACURING THE SAME}
본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.
최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.
최근에는 적어도 2 개의 반도체 칩들을 적층하여 데이터 저장 용량 및/또는 데이터 처리 속도를 보다 향상시킨 적층 반도체 패키지가 널리 사용되고 있다.
적층 반도체 패키지를 제조하기 위해서는 적층된 각 반도체 칩들을 전기적으로 연결하는 기술을 필요로 한다. 일반적으로, 적층 반도체 패키지에서 적층된 각 반도체 칩들은 도전성 와이어 또는 관통 전극을 이용하여 전기적으로 연결된다. 최근에는 적층 반도체 패키지의 부피를 크게 감소시킬 뿐만 아니라 신호 지연을 감소시키는 관통 전극을 이용하여 적층된 반도체 칩들을 전기적으로 연결하는 기술이 널리 사용되고 있다.
관통 전극을 갖는 적층 반도체 패키지는 반도체 칩들에 형성된 관통홀, 관통홀에 의하여 형성된 내측면에 절연막, 절연막 상에 형성된 관통 전극을 포함한다.
그러나, 관통 전극을 갖는 적층 반도체 패키지는 관통 전극, 절연막 및 반도체 칩의 열팽창계수(CTE)가 서로 달라 반도체 칩 및 절연막에 크랙이 쉽게 발생되는 문제점을 갖는다. 반도체 칩 및 절연막에 형성된 크랙은 열 팽창 및/또는 열 수축에 의하여 점차 성장되고 이로 인해 적층 반도체 패키지의 신뢰성이 크게 감소되는 문제점을 갖는다.
본 발명의 하나의 목적은 열 팽창 및/또는 열 수축에 의하여 발생된 크랙을 스스로 치유하여 신뢰성을 보다 향상시킨 반도체 패키지를 제공한다.
본 발명의 다른 목적은 상기 반도체 패키지의 제조 방법을 제공한다.
본 발명에 따른 반도체 패키지는 회로부를 갖는 반도체 칩 몸체, 상기 반도체 칩 몸체 상에 배치되며 상기 회로부와 전기적으로 연결된 본딩 패드 및 상기 반도체 칩 몸체의 상면 및 상기 상면과 대향하는 하면을 관통하는 관통홀을 갖는 반도체 칩, 상기 관통홀 내에 배치되며 상기 본딩 패드와 전기적으로 연결된 관통 전극 및 상기 관통 전극 및 상기 상기 관통홀에 의하여 형성된 상기 반도체 칩 몸체의 내측면 사이에 막 형태로 개재되며, 유동성 힐링 물질을 포함하는 마이크로 캡슐, 상기 힐링 물질을 경화시키기 위한 촉매제 및 절연 물질을 포함하는 크랙 힐링 막을 포함한다.
반도체 패키지의 상기 관통 전극은 금속 씨드막을 더 포함한다.
본 발명에 따른 반도체 패키지의 제조 방법은 회로부 및 상기 회로부와 전기적으로 연결된 본딩 패드를 갖는 반도체 칩 몸체의 상면으로부터 블라인드 홈을 형성하는 단계, 상기 블라인드 홈에 의하여 형성된 상기 반도체 칩 몸체의 내측면에 유동성 힐링 물질을 포함하는 마이크로 캡슐, 상기 힐링 물질을 경화시키기 위한 촉매제 및 절연물질을 포함하는 크랙 힐링 막을 형성하는 단계, 상기 관통홀 내의 상기 크랙 힐링 막 상에 상기 본딩 패드와 전기적으로 연결된 관통 전극을 형성하는 단계, 상기 반도체 칩 몸체의 상기 상면과 대향하는 후면으로부터 상기 관통 전극을 노출하는 단계를 포함한다.
상기 크랙 힐링 막은 스핀 코팅 공정에 의하여 형성된다.
상기 관통 전극을 형성하는 단계는 상기 크랙 힐링 막 상에 금속 씨드막을 형성하는 단계를 더 포함한다.
상기 반도체 칩 몸체는 적어도 2 개가 적층되고, 각 반도체 칩 몸체에 형성된 각 관통 전극들은 전기적으로 연결된다.
본 발명에 의하면, 열 팽창 및/또는 열 수축에 의하여 반도체 칩에 발생된 크랙을 스스로 치유가능토록 하여 반도체 칩 또는 적층 반도체 패키지의 신뢰성을 보다 향상시킬 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 1을 참조하면, 반도체 패키지(100)는 반도체 칩(10), 관통 전극(20) 및 크랙 힐링 막(crack healing layer;30)를 포함한다.
반도체 칩(10)은 반도체 칩 몸체(3), 본딩 패드(5) 및 관통홀(7)을 포함한다.
반도체 칩 몸체(3)는, 예를 들어, 직육면체 형상을 갖는다. 직육면체 형상을 갖는 반도체 칩 몸체(3)는 상면(1) 및 상면(1)과 대향 하는 하면(2)을 갖는다. 반도체 칩 몸체(3)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함하는 회로부(미도시)를 포함한다.
본딩 패드(5)는 반도체 칩 몸체(3)에 배치되며, 본딩 패드(5)는 회로부와 전기적으로 연결된다. 본 실시예에서, 본딩 패드(5)는, 예를 들어, 반도체 칩 몸체(3)의 상면(1) 상에 배치된다.
관통홀(7)은 반도체 칩 몸체(3)의 상면(1) 및 하면(2)을 관통한다. 본 실시예에서, 관통홀(7)은, 예를 들어, 본딩 패드(5) 및 본딩 패드(5)와 대응하는 반도체 칩 몸체(3)를 관통한다. 이와 다르게, 관통홀(7)은 본딩 패드(5)로부터 이격된 반도체 칩 몸체(3)를 관통하여도 무방하다.
크랙 힐링 막(30)은 반도체 칩 몸체(3)의 상면(1) 및 관통홀(7)에 의하여 형성된 반도체 칩 몸체(3)의 내측면을 덮는다.
도 2는 도 1의 'A' 부분 확대도이다.
도 2를 참조하면, 크랙 힐링 막(30)은 절연 물질(32), 마이크로 캡슐(34) 및 촉매제(36)를 포함한다.
마이크로 캡슐(34)은 유동성 힐링 물질(35)을 포함한다. 유동성 힐링 물 질(35)은 에폭시 계열 합성 수지를 포함하며, 마이크로 캡슐(34) 내에 저장된 유동성 힐링 물질(35)은 촉매제(36)와 반응하여 경화 또는 중합된다. 마이크로 캡슐(34)은 약 200㎛∼220㎛의 사이즈를 갖는 구 형상을 갖는다.
촉매제(36)는 절연 물질(32) 내에 포함되며, 유동성 힐링 물질(35)을 경화 또는 중합시킨다.
관통 전극(20)은 크랙 힐링 막(30) 상에 배치된다. 관통 전극(20)은, 예를 들어, 구리를 포함할 수 있다. 관통 전극(20)중 반도체 칩 몸체(3)의 하면(2)과 대응하는 단부는 반도체 칩 몸체(3)의 하면(2)으로부터 소정 높이로 돌출될 수 있다.
한편, 관통 전극(20)이 도금 공정에 의하여 형성될 경우, 크랙 힐링 막(30) 및 관통 전극(20) 사이에는 얇은 두께를 갖는 금속 씨드막(22)이 개재될 수 있다.
도 3은 본 실시예에 따른 크랙 힐링 막의 작용을 설명하기 위한 단면도이다.
도 3을 참조하면, 반도체 패키지(100)가 가열 또는 냉각될 경우 반도체 패키지(100)는 열에 의하여 팽창 또는 냉각에 의하여 수축되고 이로 인해 반도체 칩(10)의 반도체 칩 몸체(3)에는 크랙(12)이 발생될 수 있다. 반도체 칩(10)에 발생된 크랙(12)은 열에 의한 팽창 및/또는 수축이 반복됨에 따라 점차 크게 성장되어 반도체 패키지의 신뢰성을 크게 감소시킨다.
또한, 반도체 칩 몸체(3)에 크랙(12)이 발생될 경우, 반도체 칩 몸체(3) 보다 약한 강도를 갖는 크랙 힐링 막(30)에도 응력이 인가되어 크랙 힐링 막(30)이 찢어지게 되고, 이로 인해 크랙 힐링 막(30)에 포함된 마이크로 캡슐(34)이 찢어지게 된다. 마이크로 캡슐(34)이 찢어짐에 따라 마이크로 캡슐(34) 내에 저장된 유동 성 힐링 물질(35)은 마이크로 캡슐(34)로부터 흘러나와 크랙(12)이 발생된 부분을 채운다. 또한, 크랙(12)이 발생된 부분을 채운 유동성 힐링 물질(35)은 크랙 힐링 막(30)에 포함된 촉매제(36)에 의하여 경화 또는 중합되고 이로 인해 크랙(12)의 성장은 억제 된다.
도 4 내지 도 9들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.
도 4를 참조하면, 반도체 패키지를 제조하기 위해서 웨이퍼에 형성된 반도체 칩(3)의 반도체 칩 몸체(3)의 상면(1)으로부터 상면(1)과 마주하는 하면(2)을 향해 블라인드 홈(4)이 형성된다. 블라인드 홈(4)은 드릴을 이용한 드릴링 공정, 식각 공정 또는 레이저 빔을 이용한 레이저 드릴링 공정에 의하여 형성될 수 있다.
본 실시예에서, 블라인드 홈(4)은 반도체 칩 몸체(3)의 상면(1) 상에 형성된 본딩 패드(5)와 대응하는 위치에 형성될 수 있다. 이와 다르게, 블라인드 홈(4)은 본딩 패드(5)로부터 이격된 반도체 칩 몸체(3)의 상면(1) 상에 형성될 수 있다.
도 5를 참조하면, 반도체 칩 몸체(3)의 상면(1)으로부터 블라인드 홈(4)이 형성된 후, 반도체 칩 몸체(3)의 상면(1) 및 블라인드 홈(4)에 의하여 형성된 반도체 칩 몸체(3)의 내측면에는 크랙 힐링 막(30)이 형성된다.
크랙 힐링 막(30)은 도 2에 도시된 바와 같이 휘발 성분에 의하여 유동성을 갖는 절연 물질, 촉매제(36) 및 유동성 힐링 물질(35)이 저장된 마이크로 캡슐(34)을 포함하는 혼합 물질을 스핀 코팅 방식에 의하여 막 형태로 형성될 수 있고, 유동성 절연 물질의 휘발 성분이 제거되어 반도체 칩 몸체(3)의 상면(1) 및 블라인드 홈(4)에 의하여 형성된 반도체 칩 몸체(3)의 내측면에는 크랙 힐링 막(30)이 형성된다.
크랙 힐링 막(30)이 형성된 후, 반도체 칩 몸체(3)의 상면(1) 및 블라인드 홈(4)에 의하여 형성된 반도체 칩 몸체(3)의 내측면에는, 예를 들어, 예비 금속 씨드막(미도시)이 전면적에 걸쳐 형성된다. 예비 금속 씨드막은 스퍼터링 공정, CVD 공정 등에 의하여 반도체 칩 몸체(3)의 상면(1) 및 블라인드 홈(4)에 의하여 형성된 반도체 칩 몸체(3)의 내측면에 형성될 수 있다.
이어서, 예비 금속 씨드막 상에는 블라인드 홈(4)과 대응하는 부분을 노출하는 포토레지스트 패턴(미도시)이 형성되고, 포토레지스트 패턴에 의하여 노출된 예비 금속 씨드막을 이용하여 블라인드 홈(4) 내에는 관통 전극(20)이 형성된다.
이어서, 포토레지스트 패턴은 예비 금속 씨드막으로부터 제거되고, 예비 금속 씨드막은 관통 전극(20)을 식각 마스크로 이용하여 패터닝되어 관통 전극(20) 이외의 예비 금속 씨드막은 크랙 힐링 막(30)으로부터 제거되어 금속 씨드막(22)이 형성된다.
도 6을 참조하면, 관통 전극(20)이 형성된 후, 반도체 칩 몸체(3)의 후면(2)은, 예를 들어, 화학적 기계적 연마(CMP) 공정에 의하여 연마 또는 식각 공정에 의하여 식각되어 관통 전극(20)의 일측 단부는 반도체 칩 몸체(3)의 후면(2)으로부터 노출된다.
이하, 도 7 내지 도 9들을 참조하여 크랙 힐링 막(30)의 작용을 설명하기로 한다.
도 7에 도시된 바와 같이 열 팽창 및/또는 열 수축에 의하여 반도체 칩(10)에 크랙(12)이 발생될 경우, 크랙(12)에 의하여 크랙 힐링 막(30)에 찢어짐이 발생된다.
도 8에 도시된 바와 같이 반도체 칩(10)에 크랙(12)이 성장됨에 따라 크랙 힐링 막(30)의 찢어짐도 함께 진행되고 이로 인해 크랙 힐링 막(30)에 포함된 마이크로 캡슐(34)도 함께 찢어지고 이로 인해 마이크로 캡슐(34) 내에 포함된 유동성 힐링 물질(35)은 크랙 힐링 막(30)의 찢어진 부분 및 반도체 칩(10)의 크랙(12) 내부로 흘러들어가게 된다.
도 9를 참조하면, 유동성 힐링 물질(34)은 크랙 힐링 막(30)에 포함된 촉매제(36)에 의하여 반응되고, 이로 인해 유동성 힐링 물질(34)은 경화 또는 중합되어 반도체 칩(10)에 발생된 크랙(12)의 성장을 억제한다.
비록 본 실시예에서는 하나의 반도체 패키지를 제조하는 것이 도시 및 설명되었지만, 이와 다르게 적어도 2 개의 반도체 칩 몸체를 적층하고, 각 반도체 칩 몸체에 포함된 관통 전극들을 전기적으로 연결하여도 무방하다.
이상에서 상세하게 설명한 바에 의하면, 열 팽창 및/또는 열 수축에 의하여 반도체 칩에 발생된 크랙을 스스로 치유가능토록 하여 반도체 칩 또는 적층 반도체 패키지의 신뢰성을 보다 향상시킬 수 있다.
앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로 부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2는 도 1의 'A' 부분 확대도이다.
도 3은 본 실시예에 따른 크랙 힐링 막의 작용을 설명하기 위한 단면도이다.
도 4 내지 도 9들은 본 발명의 일실시예에 따른 반도체 패키지의 제조 방법을 도시한 단면도들이다.

Claims (6)

  1. 회로부를 갖는 반도체 칩 몸체, 상기 반도체 칩 몸체 상에 배치되며 상기 회로부와 전기적으로 연결된 본딩 패드 및 상기 반도체 칩 몸체의 상면 및 상기 상면과 대향하는 하면을 관통하는 관통홀을 갖는 반도체 칩;
    상기 관통홀 내에 배치되며 상기 본딩 패드와 전기적으로 연결된 관통 전극; 및
    상기 관통 전극 및 상기 상기 관통홀에 의하여 형성된 상기 반도체 칩 몸체의 내측면 사이에 막 형태로 개재되며, 유동성 힐링 물질을 포함하는 마이크로 캡슐, 상기 힐링 물질을 경화시키기 위한 촉매제 및 절연 물질을 포함하는 크랙 힐링 막을 포함하는 반도체 패키지.
  2. 제1항에 있어서,
    상기 관통 전극은 금속 씨드막을 더 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 회로부 및 상기 회로부와 전기적으로 연결된 본딩 패드를 갖는 반도체 칩 몸체의 상면으로부터 블라인드 홈을 형성하는 단계;
    상기 블라인드 홈에 의하여 형성된 상기 반도체 칩 몸체의 내측면에 유동성 힐링 물질을 포함하는 마이크로 캡슐, 상기 힐링 물질을 경화시키기 위한 촉매제 및 절연물질을 포함하는 크랙 힐링 막을 형성하는 단계;
    상기 관통홀 내의 상기 크랙 힐링 막 상에 상기 본딩 패드와 전기적으로 연결된 관통 전극을 형성하는 단계;
    상기 반도체 칩 몸체의 상기 상면과 대향하는 후면으로부터 상기 관통 전극을 노출하는 단계를 포함하는 반도체 패키지의 제조 방법.
  4. 제3항에 있어서,
    상기 크랙 힐링 막은 스핀 코팅 공정에 의하여 형성되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제3항에 있어서,
    상기 관통 전극을 형성하는 단계는 상기 크랙 힐링 막 상에 금속 씨드막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  6. 제3항에 있어서,
    상기 반도체 칩 몸체는 적어도 2 개가 적층되고, 각 반도체 칩 몸체에 형성된 각 관통 전극들은 전기적으로 연결된 것을 특징으로 하는 반도체 패키지의 제조 방법.
KR1020080137341A 2008-12-30 2008-12-30 반도체 패키지 및 이의 제조 방법 KR101019706B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080137341A KR101019706B1 (ko) 2008-12-30 2008-12-30 반도체 패키지 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080137341A KR101019706B1 (ko) 2008-12-30 2008-12-30 반도체 패키지 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20100078948A true KR20100078948A (ko) 2010-07-08
KR101019706B1 KR101019706B1 (ko) 2011-03-07

Family

ID=42640111

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080137341A KR101019706B1 (ko) 2008-12-30 2008-12-30 반도체 패키지 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101019706B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9230921B2 (en) 2013-10-08 2016-01-05 Globalfoundries Inc. Self-healing crack stop structure

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766070A (ja) * 1993-08-26 1995-03-10 Kyocera Corp 積層セラミックコンデンサの製造方法
JPH07299708A (ja) * 1994-04-26 1995-11-14 Sumitomo Electric Ind Ltd 窒化ケイ素系セラミックス部品の製造方法
CN1199536C (zh) * 1999-10-26 2005-04-27 伊比登株式会社 多层印刷配线板及多层印刷配线板的制造方法

Also Published As

Publication number Publication date
KR101019706B1 (ko) 2011-03-07

Similar Documents

Publication Publication Date Title
TWI384630B (zh) 製造電子部件封裝結構之方法
US6701614B2 (en) Method for making a build-up package of a semiconductor
KR101997487B1 (ko) Ic 패키지용 고밀도 필름
US6545366B2 (en) Multiple chip package semiconductor device
US7902660B1 (en) Substrate for semiconductor device and manufacturing method thereof
JP5147678B2 (ja) 微細配線パッケージの製造方法
TW201709455A (zh) 具有空腔的微電子組件及製造方法
US9054082B2 (en) Semiconductor package, semiconductor device, and method for manufacturing semiconductor package
US20080099910A1 (en) Flip-Chip Semiconductor Package with Encapsulant Retaining Structure and Strip
US8338924B2 (en) Substrate for integrated circuit package with selective exposure of bonding compound and method of making thereof
JP2007503713A (ja) 電子モジュールおよびその製造方法
EP2733729A2 (en) Semiconductor device and method for producing the same
US7923835B2 (en) Package, electronic device, substrate having a separation region and a wiring layers, and method for manufacturing
JP2001015650A (ja) ボールグリッドアレイパッケージとその製造方法
JP2006261485A (ja) 半導体装置およびその製造方法
JP2010205877A (ja) 半導体装置の製造方法、半導体装置及び電子装置
US9972560B2 (en) Lead frame and semiconductor device
TWI245350B (en) Wafer level semiconductor package with build-up layer
JP2003338518A (ja) 半導体チップのバンプ及びその製造方法
TWI590331B (zh) 藉由多孔與非多孔層所強化的電子結構及製造方法
JP3262728B2 (ja) 半導体装置及びその製造方法
TWI567894B (zh) 晶片封裝
JP2011109104A (ja) 電子部品を封入する方法
TW201941394A (zh) 線路基板、堆疊式半導體組體及其製作方法
KR101019706B1 (ko) 반도체 패키지 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee