CN107564900B - 基于射频信号传输的扇出型封装结构及制造方法 - Google Patents

基于射频信号传输的扇出型封装结构及制造方法 Download PDF

Info

Publication number
CN107564900B
CN107564900B CN201710758205.XA CN201710758205A CN107564900B CN 107564900 B CN107564900 B CN 107564900B CN 201710758205 A CN201710758205 A CN 201710758205A CN 107564900 B CN107564900 B CN 107564900B
Authority
CN
China
Prior art keywords
pinboard
wiring layer
tgv
tsv
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710758205.XA
Other languages
English (en)
Other versions
CN107564900A (zh
Inventor
明雪飞
王剑峰
高娜燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201710758205.XA priority Critical patent/CN107564900B/zh
Publication of CN107564900A publication Critical patent/CN107564900A/zh
Application granted granted Critical
Publication of CN107564900B publication Critical patent/CN107564900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Combinations Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请涉及一种基于射频信号传输的扇出型封装结构及制造方法，该扇出型封装结构包括多个半导体芯片、TGV转接板、TSV转接板、第一再布线层、第二再布线层和第三再布线层，TGV转接板的第一面制作有第一再布线层，半导体芯片通过第一再布线层安装于TGV转接板上；TGV转接板的第二面制作有第二再布线层，TSV转接板位于半导体芯片的侧边，TSV转接板上表面的导电材料通过第二再布线层与TGV转接板互连，TSV转接板下表面的导电材料通过第三再布线层与焊球互连。本发明的封装结构通过TGV转接板不仅可以实现射频的最短路径引出减小射频信号的传输损耗，同时可以实现射频电路封装结构的小型化。

Description

基于射频信号传输的扇出型封装结构及制造方法
技术领域
本发明属于集成电路的封装技术领域，特别是涉及基于射频信号传输的扇出型封装结构及制造方法。
背景技术
扇出型封装技术作为实现电子系统元器件小型化和低成本应用的解决途径，目前正在发展成为集成灵活性高的主要先进封装工艺。该技术无需基板，可以减重约40%以上，满足现代电子装备系统小型化、低成本、高集成度的迫切需求。
在传统的集成电路的封装方式中，通常需要采用硅通孔来实现电路的集成，硅通孔(英文：through silicon vias，简称：TSV)周围的载流子在电磁或磁场作用下可以自由移动，对邻近的电路或信号会产生影响，因此在利用硅通孔对射频器件进行封装时，会影响射频器件的射频信号的传输质量。
此外，目前射频器件多采用单芯片封装，集成度低，因此在不影响射频信号传输质量的前提下，如何实现射频电路的集成以及小尺寸封装已经成为急需解决的问题。
发明内容
本发明提供一种基于射频信号传输的扇出型封装结构及制造方法，该封装结构用玻璃通孔（英文：through glass via，简称：TGV）转接板来实现射频电路的集成，同时解决高集成度带来的射频信号传输损耗的问题。
第一方面，本发明提供了一种基于射频信号传输的扇出型封装结构，该扇出型封装结构包括需要集成的多个半导体芯片、玻璃通孔TGV转接板、硅通孔TSV转接板、第一再布线层，该扇出型封装结构还包括第二再布线层和第三再布线层，上述半导体芯片至少包括射频芯片及控制芯片，其中：
TGV转接板的第一面制作有第一再布线层，半导体芯片通过第一再布线层安装于TGV转接板上；
TGV转接板的第二面制作有第二再布线层，TSV转接板位于半导体芯片的侧边，该TSV转接板上表面的导电材料通过第二再布线层与该TGV转接板互连，该TSV转接板下表面的导电材料通过第三再布线层与焊球互连。
可选的，该扇出型封装结构还包括第一组焊球和第二组焊球，第二再布线层上焊接有第一组焊球，第三再布线层上焊接有第二组焊球。
可选的，在TSV转接板、第二再布线层、第三再布线层形成的空间内填充有预定填充材料。
可选的，第一再布线层根据各个半导体芯片间的信号互连设计要求制作而成，该TGV转接板具有预定排布的通孔阵列，每个通孔均由导电材料填充，各个半导体芯片间通过该第一再布线层互连，第二再布线层通过TGV的通孔阵列实现与第一再布线层的互连，射频信号通过TGV的通孔阵列从上表面最短路径引出。
可选的，该TSV转接板具有预定排布的通孔阵列，每个通孔均由导电材料填充，第二再布线层通过该TSV转接板的通孔阵列与第三再布线层互连。
第二方面，本发明还提供了一种基于射频信号传输的扇出型封装结构的制造方法，该制造方法包括：
在预制的有通孔阵列的TGV转接板圆片的第一面上进行再布线层制作，使TGV转接板圆片的第一面上形成有第一再布线层；
根据半导体芯片间的信号互连设计要求，通过划片对形成有第一再布线层的TGV转接板进行截取，得到相应尺寸的在第一面上形成有第一再布线层的TGV转接板；
根据预定互连方式将半导体芯片安装在TGV转接板上；
根据半导体芯片间的信号互连设计要求，通过划片对预制的有通孔阵列的TSV转接板圆片进行截取，得到相应尺寸的TSV转接板；
将连接有半导体芯片的TGV转接板以及TSV转接板置于载片上，该TSV转接板位于该TGV转接板的侧边，通过预定填充工艺将半导体芯片、TGV转接板、TSV转接板封装在一个塑封体内；
以预定减薄工艺露出该TSV转接板的所有焊盘，取下该载片，在该封装体上表面制作第二再布线层，在该封装体下表面制作第三再布线层，第二再布线层用于实现该TGV转接板与该TSV转接板上导电材料的互连以及射频信号的上表面最短距离引出。
可选的，该制造方法还包括：
在第二再布线层上焊接第一组焊球或天线；
在第三再布线层层上焊接第二组焊球，第三再布线层用于实现该TSV转接板的导电材料与第二组焊球的互连。
由于TGV转接板没有自由移动的电荷，介电性能优良，且热膨胀系数（英文：coefficient of thermal expansion，简称：CTE）低，本申请中利用TGV连接板实现各个半导体芯片之间的互连以及射频信号通过TGV转接板从上表面最短路径引出，在实现射频电路的多芯片小型化集成的同时，大大降低了低射频信号的传输损耗。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性的，并不能限制本发明。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构的制造方法的流程图；
图2是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构所用的TGV转接板的示意图；
图3是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构单面制作再布线层后的TGV转接板的示意图；
图4是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构中在互连半导体芯片后的TGV转接板的结构示意图；
图5是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构所用的TSV转接板的示意图；
图6是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构中将互连半导体芯片后的TGV转接板与TSV转接板置于载片并塑封成一体后的结构示意图；
图7是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构中封装体减薄后所有TSV焊盘露出的示意图；
图8是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构去掉载片后的封装示意图；
图9是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构在塑封体上下表面制作再布线层后结构示意图；
图10是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构在上下表面再布线层上植球后的封装结构示意图。
其中，1-TGV转接板，21-第一再布线层，22-第二再布线层，23-第三再布线层，3-半导体芯片，4-TSV转接板，5-填充材料，61-第一组焊球，62-第二组焊球，7-载片。
具体实施方式
这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本发明相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本发明的一些方面相一致的装置和方法的例子。
由于TGV转接板具备没有自由移动的电荷，介电性能优良，能够减少射频信号的传输损耗，且热膨胀系数CTE与半导体芯片匹配，能够提高制造装配的可靠性。因此本申请中利用TGV转接板来实现射频器件的集成。
图1是本发明一个实施例中提供的一种基于射频信号传输的扇出型封装结构的制造方法的流程图，该制造方法包括如下步骤：
步骤101，在预制的有通孔阵列的TGV转接板圆片的第一面上进行再布线层制作，使该TGV转接板圆片的第一面上形成有第一再布线层；
在实际应用中，选用具备预定排布的通孔阵列的TGV转接板圆片，TGV转接板圆片中部分TGV转接板的结构可以参见图2所示，TGV转接板1具备有若干个通孔。一般来讲，TGV转接板圆片上的每个通孔会贯穿TGV转接板相对的两个面，且每个通孔均由导电材料填充。
为了实现半导体芯片之间按照预定互连设计要求互连，可以在TGV转接板圆片单面（本实施例中称为第一面）制作再布线层。
在实际应用中，在预制的有通孔阵列的TGV转接板圆片上可以根据半导体芯片间的信号互连设计要求，通过光刻但不限于光刻的方式在TGV转接板圆片的第一面制作再布线层。为了便于区分，本实施例中将TGV转接板圆片的第一面制作的再布线层称为第一再布线层。请参见图3所示，TGV转接板1的单面制作有第一再布线层21。
步骤102，根据半导体芯片间的信号互连设计要求，通过划片对形成有第一再布线层的TGV转接板进行截取，得到相应尺寸的在第一面上形成有第一再布线层的TGV转接板；
步骤103，根据预定互连方式将半导体芯片安装在上述TGV转接板上；
这里所讲的预定互连方式是指将各个半导体芯片通过第一再布线层21实现芯片间互连的以及与TGV转接板1的通孔内的导电材料相连。图4中，半导体芯片3通过预定互连方式安装于单面制作有第一再布线层21的TGV转接板1上。
步骤104，根据半导体芯片间的信号互连设计要求，通过划片对预制的有通孔阵列的TSV转接板圆片进行截取，得到相应尺寸的TSV转接板；
在实际应用中，选用具备预定排布的通孔阵列的TSV转接板圆片，TSV转接板圆片中部分TSV转接板的结构可以参见图5所示，TSV转接板4具备有若干个通孔。一般来讲，TSV转接板圆片上的每个通孔会贯穿TSV转接板圆片相对的两个面，且每个通孔均由导电材料填充。
步骤105，将连接有半导体芯片的上述TGV转接板以及TSV转接板置于载片上，TSV转接板位于TGV转接板的侧边，通过预定填充工艺将半导体芯片、TGV转接板、TSV转接板封装在一个塑封体内；
请参见图6所示，将连接有半导体芯片3的单面制作有第一再布线层21的TGV转接板1以及TSV转接板4置于载片7上，TSV转接板4位于TGV转接板1的侧边，再利用填充材料5填充后，将半导体芯片3、TGV转接板1、TSV转接板4封装在一个塑封体内。
步骤106，以预定减薄工艺露出TSV转接板的所有焊盘，取下载片，在封装体上表面制作第二再布线层，在封装体下表面制作第三再布线层。
请参见图7所示，利用预定减薄工艺去除上层多余的填充材料5，使得TSV转接板4露出所有焊盘，按照预定方式取下载片7，如图8所示， TSV转接板4的上层和下层均露出导电材料。然后在封装体上表面（TGV转接板1的第二面、TSV转接板4以及填充材料形成的表面）制作第二再布线层22，使得TSV转接板4上表面的导电材料通过第二再布线层22与TGV转接板1的导电材料互连，第二再布线层22还使得射频信号从上表面最短路径引出。
在封装体下表面（TSV转接板下表面）制作第三再布线层23，如图9所示，使得TSV转接板下表面的导电材料通过第三再布线层23与第二组焊球互连。
第二再布线层22通过TSV转接板4的通孔阵列与第三再布线层23实现互连。
第二再布线层可以用于实现TGV转接板与TSV转接板上导电材料的互连以及射频信号的上表面最短距离引出。
步骤107，在第二再布线层上焊接第一组焊球或天线，在第三再布线层上焊接第二组焊球。
请参见图10所示，为了使该封装电路可以与其他芯片互连，可以在第二再布线层22上焊接第一组焊球61，第一组焊球61用于实现半导体芯片3与外部的射频信号间的互连。可选的，第二再布线层22上还可以引出天线。
在第三再布线层23上焊接第二组焊球62，第三再布线层23用于实现TSV转接板4的导电材料与第二组焊球62的互连，第二组焊球62用于实现该封装电路与外部的低速或数字信号间的互连，以实现低频和数字信号的传输。
综上所述，本发明实施例的基于射频信号传输的扇出型封装结构的制造方法，利用TGV连接板实现各个半导体芯片之间的互连，在实现射频电路的多芯片小型化集成的同时，大大降低了低射频信号的传输损耗。
本领域技术人员在考虑说明书及实践这里发明的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未发明的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (7)

1.一种基于射频信号传输的扇出型封装结构，其特征在于，所述扇出型封装结构包括需要集成的多个半导体芯片、玻璃通孔TGV转接板、硅通孔TSV转接板、第一再布线层，所述扇出型封装结构还包括第二再布线层和第三再布线层，所述半导体芯片至少包括射频芯片及控制芯片，其中：
所述TGV转接板的第一面制作有第一再布线层，所述半导体芯片通过所述第一再布线层安装于所述TGV转接板上；
所述TGV转接板的第二面制作有第二再布线层，所述TSV转接板位于所述半导体芯片的侧边，所述TSV转接板上表面的导电材料通过所述第二再布线层与所述TGV转接板互连；
所述扇出型封装机构还包括第二组焊球，所述TSV转接板下表面的导电材料通过所述第三再布线层与所述第二组焊球互连。
2.根据权利要求1所述的基于射频信号传输的扇出型封装结构，其特征在于，所述扇出型封装结构还包括第一组焊球，所述第二再布线层上焊接有所述第一组焊球。
3.根据权利要求1所述的基于射频信号传输的扇出型封装结构，其特征在于，在所述TSV转接板、所述第二再布线层、所述第三再布线层形成的空间内填充有预定填充材料。
4.根据权利要求1所述的基于射频信号传输的扇出型封装结构，其特征在于，所述第一再布线层根据各个半导体芯片间的信号互连设计要求制作而成，所述第二再布线层通过所述TGV的通孔阵列实现与第一再布线层的互连。
5.根据权利要求1至4中任一所述的基于射频信号传输的扇出型封装结构，其特征在于，所述TSV转接板具有预定排布的通孔阵列，每个通孔均由导电材料填充，所述第二再布线层通过所述TSV转接板的通孔阵列与所述第三再布线层互连。
6.一种基于射频信号传输的扇出型封装结构的制造方法，其特征在于，所述制造方法包括：
在预制的有通孔阵列的TGV转接板圆片的第一面上进行再布线层制作，使所述TGV转接板圆片的第一面上形成有第一再布线层；
根据半导体芯片间的信号互连设计要求，通过划片对形成有第一再布线层的TGV转接板进行截取，得到相应尺寸的在第一面上形成有第一再布线层的TGV转接板；
根据预定互连方式将所述半导体芯片安装在所述TGV转接板上；
根据半导体芯片间的信号互连设计要求，通过划片对预制的有通孔阵列的TSV转接板圆片进行截取，得到相应尺寸的TSV转接板；
将连接有半导体芯片的所述TGV转接板以及所述TSV转接板置于载片上，所述TSV转接板位于所述TGV转接板的侧边，通过预定填充工艺将所述半导体芯片、所述TGV转接板、所述TSV转接板封装在一个塑封体内；
以预定减薄工艺露出所述TSV转接板的所有焊盘，取下所述载片，在所述封装体上表面制作第二再布线层，在所述封装体下表面制作第三再布线层，所述第二再布线层用于实现所述TGV转接板与所述TSV转接板上导电材料的互连以及射频信号的上表面最短距离引出。
7.根据权利要求6所述的制造方法，其特征在于，所述制造方法还包括：
在所述第二再布线层上焊接第一组焊球或天线；
在所述第三再布线层层上焊接第二组焊球，所述第三再布线层用于实现所述TSV转接板的导电材料与所述第二组焊球的互连。
CN201710758205.XA 2017-08-29 2017-08-29 基于射频信号传输的扇出型封装结构及制造方法 Active CN107564900B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710758205.XA CN107564900B (zh) 2017-08-29 2017-08-29 基于射频信号传输的扇出型封装结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710758205.XA CN107564900B (zh) 2017-08-29 2017-08-29 基于射频信号传输的扇出型封装结构及制造方法

Publications (2)

Publication Number Publication Date
CN107564900A CN107564900A (zh) 2018-01-09
CN107564900B true CN107564900B (zh) 2019-09-03

Family

ID=60977471

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710758205.XA Active CN107564900B (zh) 2017-08-29 2017-08-29 基于射频信号传输的扇出型封装结构及制造方法

Country Status (1)

Country Link
CN (1) CN107564900B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189905B2 (en) * 2018-04-13 2021-11-30 International Business Machines Corporation Integrated antenna array packaging structures and methods
CN109037170A (zh) * 2018-07-13 2018-12-18 中国电子科技集团公司第五十八研究所 一种射频微系统集成封装天线
CN110010546B (zh) * 2018-12-25 2021-01-05 浙江集迈科微电子有限公司 一种竖立放置射频模块的相变散热结构的制作工艺
CN110911835B (zh) * 2019-12-02 2022-07-22 青岛歌尔智能传感器有限公司 天线器件及其制备方法
CN114762103A (zh) * 2019-12-16 2022-07-15 华为技术有限公司 一种芯片堆叠结构及其制作方法
CN112864147B (zh) * 2021-01-18 2022-10-25 华南理工大学 一种可组合式的三维多芯片封装结构
CN112992851B (zh) * 2021-04-20 2021-11-23 浙江集迈科微电子有限公司 转接板及其制备方法
CN113035834B (zh) * 2021-05-28 2021-07-30 浙江集迈科微电子有限公司 转接板及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594418A (zh) * 2012-08-13 2014-02-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN105027282A (zh) * 2013-03-08 2015-11-04 高通股份有限公司 启用通孔的层叠封装

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9799622B2 (en) * 2014-06-18 2017-10-24 Dyi-chung Hu High density film for IC package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103594418A (zh) * 2012-08-13 2014-02-19 矽品精密工业股份有限公司 半导体封装件及其制法
CN105027282A (zh) * 2013-03-08 2015-11-04 高通股份有限公司 启用通孔的层叠封装

Also Published As

Publication number Publication date
CN107564900A (zh) 2018-01-09

Similar Documents

Publication Publication Date Title
CN107564900B (zh) 基于射频信号传输的扇出型封装结构及制造方法
US11417576B2 (en) Seal for microelectronic assembly
KR101277429B1 (ko) 스택 다이 ｂｇａ 또는 ｌｇａ 컴포넌트 어셈블리
CN104064551B (zh) 一种芯片堆叠封装结构和电子设备
CN107533986A (zh) 包括用于减小焊点中的应力并改善焊点可靠性的核心层的加强型晶片级封装
CN102034780B (zh) 集成电路芯片、具有该芯片的倒装芯片封装和其制造方法
CN109087908A (zh) 封装结构、电子设备及封装方法
US10074472B2 (en) InFO coil on metal plate with slot
KR20020043435A (ko) 반도체 장치 및 반도체 장치의 제조 방법
CN103187396A (zh) 具有无半导体通孔的超薄中介片的半导体封装件
US20030085463A1 (en) Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method fo formation and testing
TW201336003A (zh) 具有集成插槽的系統級封裝及用於製造其的方法
CN110335859A (zh) 一种基于tsv的多芯片的封装结构及其制备方法
KR20170027391A (ko) 복수의 칩들이 내장된 반도체 패키지 및 그의 제조방법
CN108807361B (zh) 一种芯片堆栈立体封装结构
CN107507816A (zh) 扇出型晶圆级多层布线封装结构
CN209276148U (zh) 一种基于扇出型封装结构的混合封装系统
US20080164620A1 (en) Multi-chip package and method of fabricating the same
EP2779226A1 (en) Apparatus for electronic assembly with improved interconnect and associated methods
CN105009279B (zh) 半导体器件及制造半导体器件的方法
KR20170002266A (ko) 플립 칩 패키징
JPWO2016199437A1 (ja) 半導体装置
CN210403697U (zh) 一种半导体芯片的大板级封装结构
CN220457668U (zh) 一种包括多层电路板的封装模组及电子设备
US11309288B2 (en) Electronic system, die assembly and device die

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant