CN210403697U - 一种半导体芯片的大板级封装结构 - Google Patents
一种半导体芯片的大板级封装结构 Download PDFInfo
- Publication number
- CN210403697U CN210403697U CN201921381593.5U CN201921381593U CN210403697U CN 210403697 U CN210403697 U CN 210403697U CN 201921381593 U CN201921381593 U CN 201921381593U CN 210403697 U CN210403697 U CN 210403697U
- Authority
- CN
- China
- Prior art keywords
- chip
- layer
- hole
- adapter plate
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 37
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 230000010354 integration Effects 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- NGVDGCNFYWLIFO-UHFFFAOYSA-N pyridoxal 5'-phosphate Chemical compound CC1=NC=C(COP(O)(O)=O)C(C=O)=C1O NGVDGCNFYWLIFO-UHFFFAOYSA-N 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本实用新型提供了一种半导体芯片的大板级封装结构，包括：一转接板以及两个分别设置于所述转接板的上表面和下表面的芯片封装结构；每一所述芯片封装结构包括：至少一个芯片，每一所述芯片设置于所述转接板的对应面上，所述芯片的远离所述转接板的一面设置有连接凸点；封装层，其设置于所述转接板的对应面以及所述芯片上，所述封装层上设置有用于将所述连接凸点露出的第一通孔；电介质层，其设置于所述封装层上，所述电介质层上设置有与所述第一通孔正对且连通的第二通孔；金属走线层，其设置于所述电介质层上并通过所述第二通孔以及所述第一通孔与对应的连接凸点电连接。
Description
技术领域
本实用新型涉及芯片封装领域，具体涉及一种半导体芯片的大板级封装结构。
背景技术
大板级封装(Panel Level Packaging ；PLP)是IC封装方式的一种，是指将生产完成后的整片晶圆切割成单个裸芯片贴在大板上进行封装，最后切割制成单颗 IC。
标准WLP（fan-in WLP）是指在晶圆进行切片前对芯片进行封装，之后再切片分割出单个封装体，封装的尺寸与芯片的相同，芯片有足够的面积把所有的I/O接口都放进去。但I/O数目的增加提高了对焊球间距的要求，又因为PCB对于IC封装体尺寸和信号输出的要求，标准WLP不能满足放下所有I/O 接口的需求，扇出型（Fan-out）WLP成为了更合适的封装形式。Fan-out封装是基于晶圆重构技术将各个芯片埋置到晶圆上，接下来的封装步骤与标准WLP 工艺类似，实际封装面积大于芯片面积，面积扩展使增加其它有源器件及无源元件形成SiP成为可能。
目前，芯片系统的发展趋势是实现大规模集成不同功能模块的元器件，集成对芯片系统在单位面积下的功能和性能要求逐渐提高，要求产品尺寸小型化。现有的封装多为单面在Z方向上延申集成，芯片集成度及空间利用率较低，体积模块较大。
因此，现有技术存在缺陷，急需改进。
实用新型内容
本实用新型的目的是提供一种半导体芯片的大板级封装结构，可以提高空间利用率。
本实用新型提供了一种半导体芯片的大板级封装结构，包括：一转接板以及两个分别设置于所述转接板的上表面和下表面的芯片封装结构；
每一所述芯片封装结构包括：
至少一个芯片，每一所述芯片设置于所述转接板的对应面上，所述芯片的远离所述转接板的一面设置有连接凸点；
封装层，其设置于所述转接板的对应面以及所述芯片上，所述封装层上设置有用于将所述连接凸点露出的第一通孔；
电介质层，其设置于所述封装层上，所述电介质层上设置有与所述第一通孔正对且连通的第二通孔；
金属走线层，其设置于所述电介质层上并通过所述第二通孔以及所述第一通孔与对应的连接凸点电连接。
在本实用新型所述的半导体芯片的大板级封装结构中，两个所述芯片封装结构的金属走线层通过一连接孔结构电连接；所述连接孔结构由一所述芯片封装结构的电介质层延伸至另一所述芯片封装结构的电介质层。
在本实用新型所述的半导体芯片的大板级封装结构中，所述连接孔结构为金属化孔。
在本实用新型所述的半导体芯片的大板级封装结构中，所述连接孔结构包括一通道孔以及在所述通道孔中延伸的导线，所述导线的两端分别与两个所述芯片封装结构的金属走线层电连接。
在本实用新型所述的半导体芯片的大板级封装结构中，所述连接孔结构的轴向垂直于所述转接板。
在本实用新型所述的半导体芯片的大板级封装结构中，还包括：
油墨层，其设置于所述金属走线层以及所述电介质层上，所述油墨层设置有开口区域以将所述金属走线层的局部露出；
导电金属球，其设置于所述开口区域并与所述局部的金属走线层电连接。
在本实用新型所述的半导体芯片的大板级封装结构中，所述至少一个芯片包括多个功能芯片。
本实用新型采用双面结构，转接板可以根据需要使用不同材料和结构，通过双面封装芯片，可以提高集成度以及提高空间利用率。
附图说明
图1是本实用新型实施例中的半导体芯片的大板级封装结构的一种结构示意图图。
具体实施方式
下面详细描述本实用新型的实施方式，所述实施方式的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的，仅用于解释本实用新型，而不能理解为对本实用新型的限制。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本实用新型的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
请参照图1，图1是本实用新型一些实施例中的一种半导体芯片的大板级封装结构的结构图。该半导体芯片的大板级封装结构，包括：一转接板10以及
两个分别设置于所述转接板10的上表面和下表面的芯片封装结构20。
其中，每一芯片封装结构包括：至少一个芯片21、封装层22、电介质层23、金属走线层24、油墨层25以及导电金属球26。
其中，该转接板10可以为金属板，例如铜板，也可以为非金属板。
其中，每一所述芯片21设置于所述转接板10的对应面上，所述芯片21的远离所述转接板10的一面设置有连接凸点211；该封装层22设置于所述转接板10的对应面以及所述芯片21上，所述封装层22上设置有用于将所述连接凸点211露出的第一通孔。电介质层23设置于所述封装层22上，所述电介质层23上设置有与所述第一通孔正对且连通的第二通孔。金属走线层24设置于所述电介质层23上并通过所述第二通孔以及所述第一通孔与对应的连接凸点211电连接。
其中，两个芯片封装结构20的金属走线层24通过连接孔结构30电连接；连接孔结构30由一所述芯片封装结构20的电介质层23延伸至另一所述芯片封装结构20的电介质层23。连接孔结构的轴向垂直于所述转接板。
在一些实施例中，该连接孔结构30为金属化孔。
在一些实施例中，该连接孔结构30包括一通道孔以及在所述通道孔中延伸的导线，所述导线的两端分别与两个所述芯片封装结构20的金属走线层24电连接。
其中，油墨层25设置于所述金属走线层24以及所述电介质层23上，所述油墨层25设置有开口区域以将所述金属走线层24的局部露出；导电金属球26设置于开口区域并与该局部的金属走线层24电连接。
其中，该至少一个芯片21多个功能芯片，例如，射频收发芯片、数字芯片、被动元器件、电源管理芯片、滤波芯片等。
本实用新型采用双面结构，转接板可以根据需要使用不同材料和结构，比如将铜作为转接板，可实现加速散热的效果，实现微系统的多芯片高密度集成。本实用新型还可以可在减小寄生效应和通路损耗的同时，集成不同功能模块的元器件，进一步缩小异质集成微系统的体积和传输距离，降低封装成本、提高传输效率。
在本说明书的描述中，参考术语“一个实施方式”、“某些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合所述实施方式或示例描述的具体特征、结构、材料或者特点包含于本实用新型的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
综上所述，虽然本实用新型已以优选实施例揭露如上，但上述优选实施例并非用以限制本实用新型，本领域的普通技术人员，在不脱离本实用新型的精神和范围内，均可作各种更动与润饰，因此本实用新型的保护范围以权利要求界定的范围为准。
Claims (7)
1.一种半导体芯片的大板级封装结构，其特征在于，包括：一转接板以及
两个分别设置于所述转接板的上表面和下表面的芯片封装结构；
每一所述芯片封装结构包括：
至少一个芯片，每一所述芯片设置于所述转接板的对应面上，所述芯片的远离所述转接板的一面设置有连接凸点；
封装层，其设置于所述转接板的对应面以及所述芯片上，所述封装层上设置有用于将所述连接凸点露出的第一通孔；
电介质层，其设置于所述封装层上，所述电介质层上设置有与所述第一通孔正对且连通的第二通孔；
金属走线层，其设置于所述电介质层上并通过所述第二通孔以及所述第一通孔与对应的连接凸点电连接。
2.根据权利要求1所述的半导体芯片的大板级封装结构，其特征在于，两个所述芯片封装结构的金属走线层通过一连接孔结构电连接；所述连接孔结构由一所述芯片封装结构的电介质层延伸至另一所述芯片封装结构的电介质层。
3.根据权利要求2所述的半导体芯片的大板级封装结构，其特征在于，所述连接孔结构为金属化孔。
4.根据权利要求2所述的半导体芯片的大板级封装结构，其特征在于，所述连接孔结构包括一通道孔以及在所述通道孔中延伸的导线，所述导线的两端分别与两个所述芯片封装结构的金属走线层电连接。
5.根据权利要求2所述的半导体芯片的大板级封装结构，其特征在于，所述连接孔结构的轴向垂直于所述转接板。
6.根据权利要求1所述的半导体芯片的大板级封装结构，其特征在于，还包括：
油墨层，其设置于所述金属走线层以及所述电介质层上，所述油墨层设置有开口区域以将所述金属走线层的局部露出；
导电金属球，其设置于所述开口区域并与所述局部的金属走线层电连接。
7.根据权利要求1所述的半导体芯片的大板级封装结构，其特征在于，所述至少一个芯片包括多个功能芯片。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921381593.5U CN210403697U (zh) | 2019-08-23 | 2019-08-23 | 一种半导体芯片的大板级封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921381593.5U CN210403697U (zh) | 2019-08-23 | 2019-08-23 | 一种半导体芯片的大板级封装结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210403697U true CN210403697U (zh) | 2020-04-24 |
Family
ID=70339630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921381593.5U Active CN210403697U (zh) | 2019-08-23 | 2019-08-23 | 一种半导体芯片的大板级封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210403697U (zh) |
-
2019
- 2019-08-23 CN CN201921381593.5U patent/CN210403697U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109075154B (zh) | 背侧钻孔嵌入式管芯衬底 | |
| US9991228B2 (en) | Semiconductor device with electromagnetic shield | |
| US9349708B2 (en) | Chip stacked package structure and electronic device | |
| KR101904409B1 (ko) | 적층된 마이크로전자 유닛이 있는 마이크로전자 패키지 및 그의 제조 방법 | |
| US20120146216A1 (en) | Semiconductor package and fabrication method thereof | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| US20120091580A1 (en) | Semiconductor Devices And Methods Of Fabricating The Same | |
| CN112864133A (zh) | 具有衬底集成部件的微电子封装 | |
| CN103229293A (zh) | 半导体芯片封装、半导体模块及其制造方法 | |
| CN114267598B (zh) | 一种射频前端集成电路的封装结构以及封装方法 | |
| US20220262733A1 (en) | Through-Core Via | |
| KR20160135688A (ko) | 박형 샌드위치 임베디드 패키지 | |
| EP4027383B1 (en) | Embedded packaging structure, preparation method thereof, and terminal device | |
| CN110010502B (zh) | 一种射频芯片的系统级封装工艺 | |
| CN111199957A (zh) | 一种芯片和天线集成的三维封装结构及其制备方法 | |
| CN210403697U (zh) | 一种半导体芯片的大板级封装结构 | |
| US11694962B2 (en) | Microelectronic package with mold-integrated components | |
| CN211208440U (zh) | 一种芯片和天线集成的三维封装结构 | |
| CN110544673B (zh) | 一种多层次融合的三维系统集成结构 | |
| CN210200723U (zh) | 天线前端模组 | |
| CN116686085A (zh) | 一种芯片封装结构、其制作方法及电子设备 | |
| KR20090018170A (ko) | 집적 회로 칩 패키지 기판, 장치 및 전자기기 | |
| CN112447652A (zh) | 天线前端模组制作方法及天线前端模组 | |
| CN116613154B (zh) | 改善电源信号传输的2.5d封装结构及其制备方法 | |
| CN213635986U (zh) | 一种基于FPGA与DSP高性能通用数字信号处理SiP电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of utility model: A large board level packaging structure for semiconductor chips Effective date of registration: 20201224 Granted publication date: 20200424 Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd. Pledgor: Guangdong fozhixin microelectronics technology research Co.,Ltd.|Guangdong Xinhua Microelectronics Technology Co.,Ltd. Registration number: Y2020980009995 |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230403 Address after: Room A107, scientific research building, block a, neifo high tech think tank center, Nanhai Software Science Park, Shishan town, Nanhai District, Foshan City, Guangdong Province, 528225 Patentee after: Guangdong fozhixin microelectronics technology research Co.,Ltd. Address before: Room 208, Building A, Fo High tech Think Tank Center, Nanhai High tech Zone, Foshan City, Guangdong Province, 528225 Patentee before: Guangdong fozhixin microelectronics technology research Co.,Ltd. Patentee before: Guangdong Xinhua Microelectronics Technology Co.,Ltd. |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20200424 Pledgee: Guangdong Nanhai Rural Commercial Bank branch branch of Limited by Share Ltd. Pledgor: Guangdong Xinhua Microelectronics Technology Co.,Ltd.|Guangdong fozhixin microelectronics technology research Co.,Ltd. Registration number: Y2020980009995 |