CN210200723U - 天线前端模组 - Google Patents

天线前端模组 Download PDF

Info

Publication number
CN210200723U
CN210200723U CN201921419737.1U CN201921419737U CN210200723U CN 210200723 U CN210200723 U CN 210200723U CN 201921419737 U CN201921419737 U CN 201921419737U CN 210200723 U CN210200723 U CN 210200723U
Authority
CN
China
Prior art keywords
chip
antenna
end module
vertical
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921419737.1U
Other languages
English (en)
Inventor
Lingling Huang
黄玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Grand Technology Co Ltd
Original Assignee
Beijing Grand Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Grand Technology Co Ltd filed Critical Beijing Grand Technology Co Ltd
Priority to CN201921419737.1U priority Critical patent/CN210200723U/zh
Application granted granted Critical
Publication of CN210200723U publication Critical patent/CN210200723U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Waveguide Aerials (AREA)

Abstract

本实用新型实施例公开了一种天线前端模组，包括基板、微带天线、芯片、垂直互连线和用于与外电路连接的焊球，所述基板具有相对设置的正面和背面，所述微带天线设置在所述正面上，所述背面上设置有键合焊盘和引出焊盘，所述垂直互连线的第一端设置在引出焊盘上，所述焊球设置在垂直互连线的第二端上，所述芯片设置在所述键合焊盘上，所述垂直互连线的高度大于所述芯片的厚度。利用本实用新型实施例能够大大减小垂直互连线在基板上的占据空间，提高芯片的布设面积和数量，提高集成度，而且可靠性高，生产成本低。

Description

天线前端模组
技术领域
本实用新型涉及半导体封装技术领域，具体涉及一种天线前端模组。
背景技术
随着通信技术的发展以及对大规模数据传输的需求，毫米波通信技术将扮演关键角色，并通过相控阵的波束成型及波束定位技术，以补偿毫米波空间传输损耗大及易受阻挡的问题。同时，在设备的射频前端的信号传输中，毫米波信号的传输损耗问题也显得非常显著，因此将天线和射频前端集成在一起的技术变得很重要，通过将天线和射频芯片集成为一个模块，形成最短的互连，减小互连损耗，为每个射频通道保证最大的输出功率。
在现有的天线封装技术中，大多是将射频芯片通过倒装的方式组装到天线的背面，并通过BGA(Ball Grid Array，球栅阵列)与外电路相连，BGA焊球的高度需要大于射频芯片厚度，由于射频芯片与BGA焊球处于同一平面，导致BGA焊球体积大，使得芯片布设面积大大减小，布设数量受限，集成度低，不利于高集成度应用。
实用新型内容
有鉴于此，本实用新型实施例提出一种天线前端模组，以解决上述技术问题。
本实用新型实施例还提供一种天线前端模组，其包括：基板、微带天线、芯片、垂直互连线和用于与外电路连接的焊球，所述基板具有相对设置的正面和背面，所述微带天线设置在所述正面上，所述背面上设置有键合焊盘和引出焊盘，所述垂直互连线的第一端设置在引出焊盘上，所述焊球设置在垂直互连线的第二端上，所述芯片设置在所述键合焊盘上，所述垂直互连线的高度大于所述芯片的厚度。
可选地，还包括：塑封层，所述塑封层贴合固定在所述背面上，所述键合焊盘、引出焊盘、芯片和所述垂直互连线均位于塑封层内，所述垂直互连线的第二端的端面与所述塑封层共面。
可选地，还包括：重布线层，所述重布线层相对的两个侧面分别与焊球和垂直互连线的第二端贴合。
可选地，所述垂直互连线的数量为多条，多条垂直互连线沿芯片的周向排布。
可选地，相邻垂直互连线之间还设置有焊球，所述焊球也通过重布线层设置在塑封层上。
可选地，所述芯片通过多个焊接球倒装在所述键合焊盘上。
可选地，所述芯片固定在所述背面上，芯片通过键合线与键合焊盘连接。
可选地，所述基板上设置有过孔，所述微带天线通过过孔与基板的信号层电连接。
可选地，所述垂直互连线垂直于所述引出焊盘。
可选地，所述垂直互连线为键合线。
本实用新型实施例提供的天线前端模组通过基板上设置键合焊盘和引出焊盘，芯片贴合在键合焊盘上，在引出焊盘上打设垂直互连线，在垂直互连线上植入焊球，垂直互连线与现有技术中的BGA焊球相比，在同等高度的情况下，垂直互连线的半径可以做的更小，可大大减小垂直互连线在基板上的占据空间，提高芯片的布设面积和数量，提高集成度，而且可靠性高，生产成本低。
附图说明
图1是本实用新型实施例的天线前端模组制作方法的流程图。
图2是本实用新型一个实施例的天线前端模组制作方法的流程示意图。
图3是本实用新型另一个实施例的天线前端模组制作方法的流程示意图。
图4是本实用新型实施例的天线前端模组的结构示意图。
图5是图4中A的立体图。
具体实施方式
以下结合附图以及具体实施例，对本实用新型的技术方案进行详细描述。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向，词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
图1示出了本实用新型实施例的天线前端模组制作方法的流程图，如图1所示，本实用新型实施例提供的天线前端模组制作方法，其包括：
S100，在基板的正面设置微带天线；
在毫米波段应用中，基板一般采用损耗较小的高频基板制作而成。在中低频(5HZ以下)应用中，基板可由一般基板制作而成。
在本实施例中，如图2所示，微带天线2为贴片，贴合在基板1的正面上。微带天线2的形状可以为矩形或者圆形或者其他形状。
在一个具体实施例中，过孔穿过地面层11将微带天线2与基板1的信号层12连接，过孔与地面层11不连接。
S110，在基板的背面上设置键合焊盘和引出焊盘；
其中，正面与背面相对设置。
S120，将芯片组装在键合焊盘上；
芯片5可以包括射频芯片、其它数字控制芯片和基带芯片，同时也可以包含其它无源器件或者匹配网络等。
芯片5也可仅包含射频芯片，仅包含射频芯片时，其它芯片组装在基板1之外。
芯片5可以采用倒装方式组装在键合焊盘3上，也可采用引线键合的方式组装在键合焊盘3上。
如图2所示，基板1上左侧的芯片5通过倒装方式组装在键合焊盘上。
右侧的芯片5贴合固定在基板1上，通过两根键合线将芯片5分别与两个键合焊盘连接。
引线焊盘用于与外电路连接，外电路例如为PCB板(印制电路板)。
S130，在引出焊盘上打设垂直互连线；
其中，垂直互连线的高度大于所述芯片的厚度。在本实施例中，垂直互连线6垂直于引出焊盘4，以方便设置。
垂直互连线6可采用打线的方法制作，以简化工艺，降低生产成本。
其中，打线是指使用金属丝(金线、铝线等)，利用热压或超声能源，完成微电子器件中固态电路内部互连接线的连接，即芯片与外接电路或引线框架之间的连接。
在本实施例中，垂直互连线6也可采用键合线，可进一步地简化工艺，降低成本。
S140，在所述垂直互连线的端面上植入用于与外电路连接的焊球，形成天线前端模组。
其中，垂直互连线6的外径远小于焊球9的球径。
在本实施例中，采用BGA(Ball Grid Array，焊球阵列封装)技术将焊球9植在垂直互连线6的端面上。
本实用新型实施例提供的天线前端模组制作方法通过基板上设置键合焊盘和引出焊盘，芯片贴合在键合焊盘上，在引出焊盘上打设垂直互连线，在垂直互连线上植入焊球，垂直互连线与现有技术中的BGA焊球相比，在同等高度的情况下，垂直互连线的半径可以做的更小，可大大减小垂直互连线在基板上的占据空间，提高芯片的布设面积和数量，提高集成度，而且可靠性高，生产成本低。
下面以某一具体实施例，如图2所示，说明天线前端模组制作方法的具体流程，具体地：
S200，在基板的正面设置微带天线；
S210，在基板的背面上设置键合焊盘和引出焊盘，正面与背面相对设置；
将S200中的基板1翻转180°，再在基板1的背面上制作键合焊盘3和引出焊盘4，以方便键合焊盘3和引出焊盘4的制作，以及后续芯片5的组装。
S220，将芯片组装在键合焊盘上；
S230，在引出焊盘上打设垂直互连线；
S240，对键合焊盘、引出焊盘、垂直互连线和芯片进行塑封，形成塑封层；
其中，垂直互连线用于植入焊球的端面与塑封层共面。在本实施例中，采用EMC(Epoxy Molding Compound，环氧树脂模塑料)等有机材料进行塑封。塑封层7的厚度与垂直互连线的高度一致。
S250，对塑封层背离基板的下表面进行研磨；
对塑封层7的下表面进行研磨，以使塑封层7的下表面能够抹平，为后续的重布线层8设置提供方便。
S260，在所述垂直互连线的端面上制作重布线层；
重布线层8，即RDL(Redistribution Layer)。
S270，在重布线层上植入用于与外电路连接的焊球，形成天线前端模组。
S280，根据需要对天线前端模组进行切割，形成射频前端模块。
可以根据微带天线的数量切割天线前端模组，例如图5中的天线前端模组可以称之为射频前端模块。
本实用新型实施例通过设置塑封层7，将芯片5和垂直互连线6完全盖住，为芯片5和和垂直互连线6提供保护和支撑作用。通过重布线层8植入焊球，可方便焊球9的焊接。而且，采用先打垂直互连线6再塑封，可简化工艺，降低成本。
本实用新型实施例将芯片经以系统级封装的方法制作在大面积基板上，通过一次性规模化工艺流程制作完成天线前端模组，再根据需要切割成多个独立工作的射频前端模块，可降低成本，提高可靠性。
本实用新型实施例制作的天线前端模组不仅能够应用于大规模相控阵及波束成型场景中，还可应用于小型化移动终端场景，适用范围广。
下面再以另一具体实施例，如图3所示，说明天线前端模组制作方法的具体流程，具体地：
S300，在基板的正面设置微带天线；
S310，在基板的背面上设置键合焊盘和引出焊盘，正面与背面相对设置；
将S200中的基板1翻转180°，形成S310中的基板1。
S320，将芯片组装在键合焊盘上；
S330，对芯片以及键合焊盘和引出焊盘进行塑封，形成塑封层；
将芯片5以及键合焊盘3和引出焊盘4全部塑封在塑封层7内，塑封层7的厚度大于芯片5的厚度。
S340，对塑封层背离基板的下表面进行研磨；
S350，在塑封层的下表面上打设模制通孔，模制通孔与引出键盘一一对应；
可以采用机械钻孔或者激光钻孔方法打设模制通孔(TMV，Through Mold Via)10。
S360，充填所述模制通孔，在引出焊盘上形成垂直互连线；
在本实施例中，可采用电镀及填孔工艺充填模制通孔10。
S370，在所述垂直互连线的端面上制作重布线层；
S380，在重布线层上植入用于与外电路连接的焊球，形成天线前端模组。
S390，根据需要对天线前端模组进行切割，形成射频前端模块。
本实用新型实施例通过先对芯片进行塑封形成塑封层7，再进行打孔，然后通过电镀以及填孔工艺设置垂直互连线，可减小垂直互连线设置难度，避免垂直互连线发生倾斜弯曲，保证垂直互连线设置的成功率，降低生产成本。
基于上述的天线前端模组制作方法，如图4-5所示，本实用新型实施例还提供一种天线前端模组，其包括：基板1、微带天线2、芯片5、垂直互连线6和用于与外电路连接的焊球9。
所述基板1具有相对设置的正面和背面，所述微带天线2设置在所述正面上，所述背面上设置有键合焊盘3和引出焊盘4。
所述垂直互连线6的第一端设置在引出焊盘4上，所述焊球9设置在垂直互连线6的第二端上。
所述芯片5设置在所述键合焊盘3上，所述垂直互连线6的高度大于所述芯片5的厚度。
其中，厚度方向是指垂直于基板1的方向。垂直互连线6的高度以基板1的背面为基准。
进一步地，天线前端模组还包括：塑封层7，所述塑封层7贴合固定在所述背面上。
所述键合焊盘3、引出焊盘4、芯片5和所述垂直互连线6均位于塑封层7内部，所述垂直互连线6的第二端的端面与所述塑封层共面。
优选地，天线前端模组还包括：重布线层8，所述重布线层8相对的两个侧面分别与焊球9和垂直互连线6的第二端贴合。
进一步地，所述垂直互连线6的数量为多条，多条垂直互连线6沿芯片5的周向排布，可为芯片5提供电磁屏蔽作用，避免芯片受到其他处理芯片噪音的干扰。
如图2-3所示，相邻垂直互连线之间的塑封层7上还设置有重布线层8，重布线层8上设置有焊球9，通过增加焊球9的数量，可提高天线前端模组与PCB板的连接牢固性。
在一个具体实施例中，芯片5通过多个焊接球倒装在键合焊盘3上。相邻焊接球之间填充充填胶，以增加芯片5的安装牢固性。
本实用新型实施例提供的天线前端模组通过基板上设置键合焊盘和引出焊盘，芯片贴合在键合焊盘上，在引出焊盘上打设垂直互连线，在垂直互连线上植入焊球，垂直互连线与现有技术中的BGA焊球相比，在同等高度的情况下，垂直互连线的半径可以做的更小，可大大减小垂直互连线在基板上的占据空间，提高芯片的布设面积和数量，提高集成度，而且可靠性高，生产成本低。
以上，结合具体实施例对本实用新型的技术方案进行了详细介绍，所描述的具体实施例用于帮助理解本实用新型的思想。本领域技术人员在本实用新型具体实施例的基础上做出的推导和变型也属于本实用新型保护范围之内。

Claims (10)

1.一种天线前端模组，其特征在于，包括：基板、微带天线、芯片、垂直互连线和用于与外电路连接的焊球，所述基板具有相对设置的正面和背面，所述微带天线设置在所述正面上，所述背面上设置有键合焊盘和引出焊盘，所述垂直互连线的第一端设置在引出焊盘上，所述焊球设置在垂直互连线的第二端上，所述芯片设置在所述键合焊盘上，所述垂直互连线的高度大于所述芯片的厚度。
2.如权利要求1所述的天线前端模组，其特征在于，还包括：塑封层，所述塑封层贴合固定在所述背面上，所述键合焊盘、引出焊盘、芯片和所述垂直互连线均位于塑封层内，所述垂直互连线的第二端的端面与所述塑封层共面。
3.如权利要求2所述的天线前端模组，其特征在于，还包括：重布线层，所述重布线层相对的两个侧面分别与焊球和垂直互连线的第二端贴合。
4.如权利要求3所述的天线前端模组，其特征在于，所述垂直互连线的数量为多条，多条垂直互连线沿芯片的周向排布。
5.如权利要求4所述的天线前端模组，其特征在于，相邻垂直互连线之间还设置有焊球，所述焊球也通过重布线层设置在塑封层上。
6.如权利要求1所述的天线前端模组，其特征在于，所述芯片通过多个焊接球倒装在所述键合焊盘上。
7.如权利要求1所述的天线前端模组，其特征在于，所述芯片固定在所述背面上，芯片通过键合线与键合焊盘连接。
8.如权利要求1所述的天线前端模组，其特征在于，所述基板上设置有过孔，所述微带天线通过过孔与基板的信号层电连接。
9.如权利要求1-8任一所述的天线前端模组，其特征在于，所述垂直互连线垂直于所述引出焊盘。
10.如权利要求1-8任一所述的天线前端模组，其特征在于，所述垂直互连线为键合线。
CN201921419737.1U 2019-08-28 2019-08-28 天线前端模组 Active CN210200723U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921419737.1U CN210200723U (zh) 2019-08-28 2019-08-28 天线前端模组

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921419737.1U CN210200723U (zh) 2019-08-28 2019-08-28 天线前端模组

Publications (1)

Publication Number Publication Date
CN210200723U true CN210200723U (zh) 2020-03-27

Family

ID=69865132

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921419737.1U Active CN210200723U (zh) 2019-08-28 2019-08-28 天线前端模组

Country Status (1)

Country Link
CN (1) CN210200723U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447652A (zh) * 2019-08-28 2021-03-05 北京万应科技有限公司 天线前端模组制作方法及天线前端模组

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447652A (zh) * 2019-08-28 2021-03-05 北京万应科技有限公司 天线前端模组制作方法及天线前端模组

Similar Documents

Publication Publication Date Title
US11777200B2 (en) Antenna module
US10608319B2 (en) Antenna module
US11699855B2 (en) Antenna module
US11469193B2 (en) Antenna module
US10854978B2 (en) Antenna apparatus and antenna module
US7504721B2 (en) Apparatus and methods for packaging dielectric resonator antennas with integrated circuit chips
TW202331987A (zh) 射頻裝置封裝
KR20200073572A (ko) 안테나 모듈 및 이를 포함하는 전자기기
CN111146190B (zh) 一种硅基三维集成微波变频组件
KR102272590B1 (ko) 안테나 모듈 및 이를 포함하는 전자기기
TWI557854B (zh) 整合式毫米波晶片封裝結構
CN112701115B (zh) 一种射频前端模块的三维异质集成封装结构及其制作方法
KR20210123032A (ko) 칩 안테나
CN113555348A (zh) 半导体设备
CN210200723U (zh) 天线前端模组
CN114566479A (zh) 一种封装模组、其制备方法、基站及电子设备
CN110739526B (zh) 天线射频前端封装制造方法
CN112447652A (zh) 天线前端模组制作方法及天线前端模组
KR102069236B1 (ko) 안테나 모듈
CN210575925U (zh) 封装模组和雷达系统
KR20210038529A (ko) 안테나 모듈 및 이를 포함하는 전자기기
CN116246965B (zh) 组合型空气耦合天线封装结构及制备方法
CN116435198B (zh) 单极化空气耦合天线封装结构及制备方法
EP4362086A1 (en) Chip package structure and electronic apparatus
CN210403697U (zh) 一种半导体芯片的大板级封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant