CN110544673B - 一种多层次融合的三维系统集成结构 - Google Patents

一种多层次融合的三维系统集成结构 Download PDF

Info

Publication number
CN110544673B
CN110544673B CN201910864219.9A CN201910864219A CN110544673B CN 110544673 B CN110544673 B CN 110544673B CN 201910864219 A CN201910864219 A CN 201910864219A CN 110544673 B CN110544673 B CN 110544673B
Authority
CN
China
Prior art keywords
module
substrate
silicon
plate module
base plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910864219.9A
Other languages
English (en)
Other versions
CN110544673A (zh
Inventor
杨力宏
单光宝
朱樟明
李国良
卢启军
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910864219.9A priority Critical patent/CN110544673B/zh
Publication of CN110544673A publication Critical patent/CN110544673A/zh
Application granted granted Critical
Publication of CN110544673B publication Critical patent/CN110544673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

本发明涉及一种多层次融合的三维系统集成结构，包括管壳，所述管壳的底面设置有多个管脚，所述管壳内设置有n个依次叠加的基板模块，并且，所述n个基板模块之间均设置有凸点，通过凸点将相邻的两个基板模块进行分隔；所述n个基板模块的上方还是设置有硅转接板模块，并且基板模块与硅转接板模块之间同样设置有凸点，通过凸点将基板模块与硅转接板模块进行分隔；该多层次融合的三维系统集成结构和现有单层基于TSV技术结构相比，避免了对现有单层基于TSV技术对工艺过分依赖，简化了三维集成工艺方法，提高了产品良率，节约成本。

Description

一种多层次融合的三维系统集成结构
技术领域
本发明属于半导体封装技术领域，具体涉一种多层次融合的三维系统集成结构。
背景技术
随着系统集成芯片的规模越来越大，三维集成技术可有效的减小微系统产品的水平方向占据的电路板面积，同时减小了互连线长度，降低了信号延迟，使得系统具有小尺寸、高性能、低功耗的优点。
对于高复杂度的系统，例如若需将多种芯片（如CUP、FPGA、CPLD、DSP、收发器、A/D和电源管理等）和器件（如电阻、电容等）采用单颗基于TSV技术的全部芯片和器件的集成，虽然可以提高互连密度，提高电路板面积利用率，从而提升了系统的功能集成密度。但其工艺技术复杂且不成熟，会造成良率很差。而采用传统由分立器件简单物理堆叠的平面二维集成PCB板级技术，会存在各种寄生问题，同时无法满足微系统产品的小型化、高性能和低功耗等要求。因此，通过结构设计，进行多层次融合的三维集成是有必要的。
发明内容
针对上述问题，本发明的目的是解决现有三维系统集成结构存在工艺技术复杂且不成熟，无法满足微系统产品的小型化、高性能和低功耗等要求。
为此，本发明提供了一种多层次融合的三维系统集成结构，包括管壳，所述管壳的底面设置有多个管脚，所述管壳内设置有n个依次叠加的基板模块，并且，所述n个基板模块之间均设置有凸点，通过凸点将相邻的两个基板模块进行分隔；所述n个基板模块的上方还是设置有硅转接板模块，并且基板模块与硅转接板模块之间同样设置有凸点，通过凸点将基板模块与硅转接板模块进行分隔。
所述包括管壳，所述管壳的底面设置有多个管脚，所述管壳内设置有3个依次叠加的基板模块，分别为第一基板模块、第二基板模块、第三基板模块，所述第一基板模块与第二基板模块之间设置有焊接盘，所述第二基板模块与第三基板模块之间设置有第一凸点，所第三基板模块的上方还是设置有硅转接板模块，第三基板模块与硅转接板模块之间设置有第二凸点，通过第二凸点将第三基板模块与硅转接板模块进行分隔。
所述第一基板模块与第二基板模块之间的距离，第二基板模块与第三基板模块之间的距离，第三基板模块与硅转接板模块之间的距离不相同。
所述第二基板模块、第三基板模块上均设置有通孔。
所述第一基板模块、第二基板模块、第三基板模块、硅转接板模块上均设置有再布线RDL层。
所述第三基板模块上还设置有腔体。
所述硅转接板模块上还设置有硅片通孔。
所述管壳的底面还设置有金属框架，所述多个管脚穿过金属框架。
所述管壳的上方面还设置有封装盖板。
本发明的有益效果：本发明提供的这种多层次融合的三维系统集成结构和现有单层基于TSV技术结构相比，避免了对现有单层基于TSV技术对工艺过分依赖，简化了三维集成工艺方法，提高了产品良率，节约成本；本发明的一种多层次融合的三维系统集成结构和传统PCB板级技术结构相比，显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，有利于保证电源完整性，避免了PCB板级技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。
以下将结合附图对本发明做进一步详细说明。
附图说明
图1是多层次融合的三维系统集成结构的结构示意图一。
图2是多层次融合的三维系统集成结构的结构示意图二。
图中：1、管壳；2、第一基板模块；3、焊接盘；4、第二基板模块；5、第一凸点；6、第三基板模块；7、第二凸点；8、硅转接板模块；9管脚；10、金属框架；11、腔体；12、封装盖板。
具体实施方式
为进一步阐述本发明达成预定目的所采取的技术手段及功效，以下结合附图及实施例对本发明的具体实施方式、结构特征及其功效，详细说明如下。
实施例1
为了解决现有三维系统集成结构存在工艺技术复杂且不成熟，无法满足微系统产品的小型化、高性能和低功耗等要求。本实施例提供了一种如图1所示多层次融合的三维系统集成结构，包括管壳1，用于保护多层次融合的三维集成电路中各种芯片和器件，提供良好的气密性，便于该三维系统集成结构的安装和应用；所述管壳1的底面设置有多个管脚9，所述管壳1内设置有n个依次叠加的基板模块，n个基板模块上分别设置有不同功能的芯片、阻容器件，实现一定的功能，并且，所述n个基板模块之间均设置有凸点，通过凸点将相邻的两个基板模块进行分隔；所述n个基板模块的上方还是设置有硅转接板模块，并且基板模块与硅转接板模块之间同样设置有凸点，通过凸点将基板模块与硅转接板模块进行分隔；n的取值为大于1的整数，这样就会形成多层次融合的三维系统集成结构，和现有单层基于TSV技术结构相比，避免了对现有单层基于TSV技术对工艺过分依赖，简化了三维集成工艺方法，提高了产品良率，节约成本。
实施例2
如图2所示，所述包括管壳1，管壳1的主要作用就是为多层次融合的三维集成电路中器件及结构提供相应的质量保证；所述管壳1的底面设置有多个管脚9，所述管壳1内设置有3个依次叠加的基板模块，分别为第一基板模块2、第二基板模块4、第三基板模块6，所述第一基板模块2与第二基板模块4之间设置有焊接盘3，焊接盘3（PAD）电连接于管壳1的相应管脚9，用于将第二基板模块4中相应的信号线转接到管壳1的相应管脚9，使三维集成电路的管脚排列满足实际应用要求；所述第二基板模块4与第三基板模块6之间设置有第一凸点5，第二基板模块4利用第一凸点5电连接于第三基板模块6，第二基板模块4主要用于承载电源管理类芯片和相应的阻容元器件，为三维集成电路中的其他芯片供电，且处于三维集成电路的底层，有利于与热沉相连，易于散热；所第三基板模块6的上方还是设置有硅转接板模块8，第三基板模块6与硅转接板模块8之间设置有第二凸点7，通过第二凸点7将第三基板模块6与硅转接板模块8进行分隔，第三基板模块6利用第一凸点5电连接于第二基板模块4，第三基板模块6利用第二凸点7电连接于硅转接板模块8，第三基板模块6主要用于承载信号通讯的相关芯片（如收发器、A/D等）和相应的阻容元器件，为三维集成电路中的处理、存储类的相关芯片（如本例中CPU、FPGA、存储等）与外部总线之间提供信号通讯；同时，因处于三维集成电路的第二基板模块4以及硅转接板模块8之间，用于为硅转接板模块提供供电通道，减小了引线的延时，降低功耗；硅转接板模块8，利用第二凸点7电连接于第三基板模块6，硅转接板模块8主要用于承载处理及存储类的相关芯片（如CPU、FPGA、存储器等）和相应的阻容元器件，为三维集成电路中的处理和存储类芯片之间提供信号通讯，满足芯片间以及芯片与转接板的热匹配，同时减小了引线的延时，降低功耗。
进一步的，所述第一基板模块2与第二基板模块4之间的距离，第二基板模块4与第三基板模块6之间的距离，第三基板模块6与硅转接板模块8之间的距离不相同，具体的距离设定，根据对应的基板模块所设置的芯片、阻容器件等的尺寸进行设定。
进一步的，所述第二基板模块4、第三基板模块6上均设置有通孔，通孔可以为各个基板模块提供电连接的通道，通孔与凸点进行配合，对应设置，便于各个基板模块进行电连接。
所述第一基板模块2、第二基板模块4、第三基板模块6、硅转接板模块8上均设置有再布线RDL层。
所述第三基板模块6上还设置有腔体11，可以将芯片和器件放置在腔体11里面，可降低模块间的间距，有利于提高集成度。
所述硅转接板模块8上还设置有硅片通孔（TSV）, TSV设置于第三基板模块6上对应的第二凸点7的上方，与第二凸点7电连接。
进一步的，所述管壳1的底面还设置有金属框架10，所述多个管脚9穿过金属框架10。所述管壳1的上方面还设置有封装盖板12。所述管脚9一端电连接第一基板模块2中的相应PAD，另一端作为引出端。金属框架10、壳体1和封装盖板12按照相应的要求进行组装。
所述第一基板模块2主要由第一基板、PAD和再布线RDL层。第一基板固定在管壳1的内腔壳体上，对其他各模块起支撑作用。PAD在第一基板上，电连接于管壳1的相应管脚9。再布线RDL层在第一基板上，电连接于PAD以及第二基板模块4，用于将第二基板模块4中相应的信号线转接到基板1的相应管脚，使三维集成电路的管脚排列满足实际应用要求。
所述第二基板模块4主要由第二基板、通孔、再布线RDL层、焊球、第一凸点5、芯片和器件。第二基板固定在第一基板上，对其上各模块起支撑作用。第二基板电连接于第一基板模块2以及第三基板模块6；通孔电连接于第一基板上相应的PAD；再布线RDL层在第二基板上，电连接于相应通孔、焊球、第一凸点5和器件，用于将第二基板中的器件以及与第一基板、第三基板相应的信号线、电源线等形成互连；焊球用于将芯片（如电源管理芯片）和器件（如电阻、电容等）焊接在第二基板的再布线RDL层上，形成芯片和器件与系统的互连；在第二基板上第一凸点5与第三基板的通孔相连，不但起到电连接的作用，也对第二基板之上的各模块起支撑作用。芯片和器件在相应的焊球和RDL之上，并形成相应的电连接。第二基板模块4，由于处于三维集成电路的底层，如在本例中可以安装电源管理类芯片及相应的阻容元器件，为三维集成电路中的其他芯片供电，有利于与热沉相连，易于散热；将电源管理类芯片与其他高频芯片隔离开，可减小互扰，也有利于配置去耦合电容。
所述第三基板模块6，主要由带有腔体11的第三基板、通孔、再布线RDL层、第二凸点7、芯片和器件。带有腔体的第三基板固定在第二基板上，对其上各模块起支撑作用。带有腔体11的第三基板电连接于第二基板模块4以及硅转接板模块8；通孔阵列在第二基板上相应的第二凸点7之上，电连接于第二基板上相应的第二凸点7；再布线RDL层在第三基板上，电连接于相应通孔、第二凸点7、芯片和器件，用于将第三基板中的芯片和器件以及与第二基板、硅转接板模块8相应的信号线、电源线等形成互连；在第三基板上第二凸点7与硅转接板模块8的TSV相连，不但起到电连接的作用，也对第三基板之上的各模块起支撑作用。芯片和器件制作在第三基板的腔体中，芯片和器件的PAD在相应的再布线RDL层之下，形成相应的电连接。第三基板模块6，由于处于三维集成电路的第二基板和硅转接板模块8之间，如在本例中可以安装信号通讯的相关芯片（如收发器、A/D等）和相应的阻容器件，为三维集成电路中的处理、存储类的相关芯片（如本例中CPU、FPGA、存储等）与外部总线之间提供信号通讯通道；因处于三维集成电路的第二基板模块4以及硅转接板模块8之间，用于为硅转接板模块8提供供电通道。第三基板模块6采用了带有腔体的基板，并将芯片和器件放置在腔体里面，可降低模块间的间距，有利于提高集成度。
所述硅转接板模块8，主要由带有电阻、电容的硅转接板、TSV、再布线RDL层、焊球、微凸点、芯片和器件。带有电阻、电容的硅转接板固定在第三基板上，对其模块中的其它部分起支撑作用。带有电阻、电容的硅转接板，电连接于该模块中的芯片和器件以及第三基板的第二凸点7，硅转接板模块8主要用于信号处理及存储类的相关芯片（如CPU、FPGA、存储器等）和相应的阻容器件，为三维集成电路中的处理和存储类芯片之间提供信号通讯通道；TSV在第三基板上相应的凸点之上，电连接于第三基板上相应的凸点；再布线RDL层在硅转接板上，电连接于相应TSV、凸点、芯片和器件，用于将硅转接板中的芯片和器件、相应的信号线、电源线以及第三基板模块6等形成互连；焊球用于将芯片（如CPU、FPGA等）和器件焊接在硅转接板的再布线RDL层上，形成芯片和器件与系统的互连；在CPU上的微凸点使CPU芯片与只与其传输数据的存储类芯片相连，不但起到电连接的作用，而且对CPU上的存储类芯片起支撑作用；在硅转接板上的微凸点使存储类芯片（如本例中的SDRAM）与再布线RDL层相连，不但起到电连接的作用，而且对硅转接板上存储类芯片起支撑作用。芯片和器件在相应的焊球、微凸点和RDL之上，并形成相应的电连接。将电阻、电容直接制作在硅转接板，提高硅转接板的利用率，提高了集成度。由于目前CPU的速度很大程度上受限于存储器的带宽，CPU内核不得不停下来等待内存数据，因此存储器与CPU之间的数据传输带宽已经成为执行大数据量任务是主要的性能影响因素。本发明利用微凸点将CPU芯片上与存储类芯片相连，有利于减小互联线的长度，寄生效应，从而满足CPU对数据传输速率的要求。在硅转接板上的存储类芯片（如本例中的SDRAM）采用POP技术，提高了硅转接板的利用率和集成度。硅转接板模块8能够实现最短、最丰富的Z方向互连，能够将逻辑、内存和模拟等芯片非常紧密地连结在一起，缩短芯片之间的连接距离，进而降低寄生电容和耗电量。
与现有PCB板级技术相比，该多层次融合的三维系统集成结构，通过三维TSV技术可以减小数据传输距离，大幅缩小系统尺寸，提高系统内的集成芯片密度，改善层间电气互联性能，提升芯片运行速度以及降低芯片的功耗。与现有的单颗基于TSV技术中，由于TSV制作都需要用到刻蚀工艺，以打通不同材料层，包括硅材料、IC中各种绝缘或导电的薄膜层，被蚀刻材料复杂。同时，对于复杂三维集成系统中，TSV通孔的分布密度、尺寸（包括深度和直径）等，都对现有单颗基于TSV工艺技术提出了更高的要求，造成了产品良率低，成本高的问题；本发明的一种多层次融合的三维系统集成结构，不但显著缩小芯片之间的互连尺寸，避免了复杂的单颗基于TSV技术的工艺不成熟和高成本的问题。
综上所述，该多层次融合的三维系统集成结构和现有单层基于TSV技术结构相比，避免了对现有单层基于TSV技术对工艺过分依赖，简化了三维集成工艺方法，提高了产品良率，节约成本；本发明的一种多层次融合的三维系统集成结构和传统PCB板级技术结构相比，显著缩小芯片之间的互连尺寸，有利于保证高速数字信号传输的信号完整性，有利于保证电源完整性，避免了PCB板级技术无法满足小型化、高性能和低功耗等微系统性能要求的问题。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种多层次融合的三维系统集成结构，其特征在于：包括管壳(1)，所述管壳(1)的底面设置有多个管脚(9)，所述管壳(1)内设置有n个依次叠加的基板模块，并且，所述n个基板模块之间均设置有凸点，通过凸点将相邻的两个基板模块进行分隔；所述n个基板模块的上方还是设置有硅转接板模块，并且基板模块与硅转接板模块(8)之间同样设置有凸点，通过凸点将基板模块与硅转接板模块进行分隔；
n个基板模块和硅转接板模块(8)之间电连接构成一个三维集成电路，n个基板模块由下而上至少依次分为第一基板模块(2)、第二基板模块(4)以及第三基板模块(6)；
其中，所述第一基板 模块位于管壳(1)的底部，且所述第一基板 模块的下端电连接管壳(1)上的多个管脚(9)；第二基板模块(4)上设置有电源管理类芯片和相应的阻容器件，为三维集成电路中的其他芯片供电；第三基板模块(6)上设置有信号通讯的相关芯片和相应的阻容器件， 为三维集成电路中的处理、存储类的相关芯片与外部总线之间提供信号通讯通道；硅转接板模块(8)设置有信号处理及存储类的相关芯片和相应的阻容器件，为三维集成电路中的处理、存储类芯片之间提供信号通讯通道。
2.如权利要求1所述的一种多层次融合的三维系统集成结构，其特征在于：所述包括管壳(1)，所述管壳(1)的底面设置有多个管脚(9)，所述管壳(1)内设置有3个依次叠加的基板模块，分别为第一基板模块(2)、第二基板模块(4)、第三基板模块(6)，所述第一基板模块(2)与第二基板模块(4)之间设置有焊接盘(3)，所述第二基板模块(4)与第三基板模块(6)之间设置有第一凸点(5)，所第三基板模块(6)的上方还是设置有硅转接板模块(8)，第三基板模块(6)与硅转接板模块(8)之间设置有第二凸点(7)，通过第二凸点(7)将第三基板模块(6)与硅转接板模块(8)进行分隔。
3.如权利要求2所述的一种多层次融合的三维系统集成结构，其特征在于：所述第一基板模块(2)与第二基板模块(4)之间的距离，第二基板模块(4)与第三基板模块(6)之间的距离，第三基板模块(6)与硅转接板模块(8)之间的距离不相同。
4.如权利要求2所述的一种多层次融合的三维系统集成结构，其特征在于：所述第二基板模块(4)、第三基板模块(6)上均设置有通孔。
5.如权利要求2所述的一种多层次融合的三维系统集成结构，其特征在于：所述第一基板模块(2)、第二基板模块(4)、第三基板模块(6)、硅转接板模块(8)上均设置有再布线RDL层。
6.如权利要求2所述的一种多层次融合的三维系统集成结构，其特征在于：所述第三基板模块(6)上还设置有腔体(11)。
7.如权利要求2所述的一种多层次融合的三维系统集成结构，其特征在于：所述硅转接板模块(8)上还设置有硅片通孔。
8.如权利要求1所述的一种多层次融合的三维系统集成结构，其特征在于：所述管壳(1)的底面还设置有金属框架(10)，所述多个管脚(9)穿过金属框架(10)。
9.如权利要求1所述的一种多层次融合的三维系统集成结构，其特征在于：所述管壳(1)的上方面还设置有封装盖板(12)。
CN201910864219.9A 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构 Active CN110544673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910864219.9A CN110544673B (zh) 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910864219.9A CN110544673B (zh) 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构

Publications (2)

Publication Number Publication Date
CN110544673A CN110544673A (zh) 2019-12-06
CN110544673B true CN110544673B (zh) 2021-03-19

Family

ID=68713445

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910864219.9A Active CN110544673B (zh) 2019-09-12 2019-09-12 一种多层次融合的三维系统集成结构

Country Status (1)

Country Link
CN (1) CN110544673B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053829A (zh) * 2021-03-18 2021-06-29 西安电子科技大学 可重构的三维集成芯片结构
CN113658933A (zh) * 2021-08-20 2021-11-16 名校友(北京)科技有限公司 一种层叠式半导体封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944709A (zh) * 2011-08-16 2013-02-27 北京天中磊智能科技有限公司 多芯片系统级封装技术实现的电表模块结构及其封装方法
CN103022005A (zh) * 2012-12-22 2013-04-03 西安电子科技大学 一种基于外围垂直互连技术的叠层型3d-mcm结构
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105957842A (zh) * 2016-06-08 2016-09-21 中国电子科技集团公司第五十八研究所 一种高效可重构三维封装结构
CN109244045A (zh) * 2018-09-29 2019-01-18 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120319293A1 (en) * 2011-06-17 2012-12-20 Bok Eng Cheah Microelectronic device, stacked die package and computing system containing same, method of manufacturing a multi-channel communication pathway in same, and method of enabling electrical communication between components of a stacked-die package
CN103400830B (zh) * 2013-08-02 2015-12-09 华进半导体封装先导技术研发中心有限公司 多层芯片堆叠结构及其实现方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102944709A (zh) * 2011-08-16 2013-02-27 北京天中磊智能科技有限公司 多芯片系统级封装技术实现的电表模块结构及其封装方法
CN103022005A (zh) * 2012-12-22 2013-04-03 西安电子科技大学 一种基于外围垂直互连技术的叠层型3d-mcm结构
CN104600059A (zh) * 2015-02-03 2015-05-06 华进半导体封装先导技术研发中心有限公司 一种带有ipd的tsv孔结构及其加工方法
CN105957842A (zh) * 2016-06-08 2016-09-21 中国电子科技集团公司第五十八研究所 一种高效可重构三维封装结构
CN109244045A (zh) * 2018-09-29 2019-01-18 北方电子研究院安徽有限公司 一种厚膜基板小型化金属管壳封装结构

Also Published As

Publication number Publication date
CN110544673A (zh) 2019-12-06

Similar Documents

Publication Publication Date Title
US20210028147A1 (en) Multi-Die Package Structures Including Redistribution Layers
US10381326B2 (en) Structure and method for integrated circuits packaging with increased density
EP2996146B1 (en) Semiconductor package assembly
EP3007225B1 (en) Semiconductor package assembly
US20130214410A1 (en) Organic interface substrate having interposer with through-semiconductor vias
US20180040587A1 (en) Vertical Memory Module Enabled by Fan-Out Redistribution Layer
JP2014099591A (ja) ブリッジング・ブロックを使用したマルチチップ・モジュール接続
US10784202B2 (en) High-density chip-to-chip interconnection with silicon bridge
CN116108900A (zh) 加速器结构、生成加速器结构的方法及其设备
CN110544673B (zh) 一种多层次融合的三维系统集成结构
US20220262733A1 (en) Through-Core Via
CN111508928A (zh) 封装装置
US20220293546A1 (en) Semiconductor packages and methods for forming the same
US20230361079A1 (en) Semiconductor packages and methods for forming the same
CN219716852U (zh) 一种堆叠式芯片封装结构
CN116387260A (zh) 一种用于异构芯片的晶圆级集成结构
CN116544206A (zh) 一种具有分离式基板的晶圆级集成结构
US20230230902A1 (en) Semiconductor package structure and manufacturing method thereof
TW202201740A (zh) 半導體封裝
CN112397475A (zh) 具有微细间距硅穿孔封装的扇出型封装晶片结构及单元
CN220233193U (zh) 改善电源信号传输的2.5d封装结构
CN220367918U (zh) 改善电源信号传输的2.5d封装结构
US20240030125A1 (en) Electronic device
US11562987B2 (en) Semiconductor devices with multiple substrates and die stacks
US20230326861A1 (en) Electronic package

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant