CN113658933A - 一种层叠式半导体封装结构 - Google Patents

一种层叠式半导体封装结构 Download PDF

Info

Publication number
CN113658933A
CN113658933A CN202110961113.8A CN202110961113A CN113658933A CN 113658933 A CN113658933 A CN 113658933A CN 202110961113 A CN202110961113 A CN 202110961113A CN 113658933 A CN113658933 A CN 113658933A
Authority
CN
China
Prior art keywords
sub
pad
substrate
main
welding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110961113.8A
Other languages
English (en)
Inventor
潘芹兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Famous Alumni Beijing Technology Co ltd
Original Assignee
Famous Alumni Beijing Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Famous Alumni Beijing Technology Co ltd filed Critical Famous Alumni Beijing Technology Co ltd
Priority to CN202110961113.8A priority Critical patent/CN113658933A/zh
Publication of CN113658933A publication Critical patent/CN113658933A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种层叠式半导体封装结构，涉及半导体封装技术领域，针对半导体封装单元较多，在封装时不能满足小型化的需求，对装配半导体之后的使用可靠性不高，在装配时工作效率较低等问题，现提出如下方案，包括主基板，所述主基板的顶部焊接有多个支撑座，所述支撑座远离主基板的一端焊接有第一副基板，所述第一副基板的顶部焊接有多个支撑座。本发明设计巧妙，结构简单，提高工作效率，添加的连接垫可方便对半导体层叠之间的电连接，添加的焊垫可方便电子单元装配在基板上，添加的焊球可满足不同的电子单元在基板上的装配，添加的支撑座可对层叠的基板进行保护，防止损坏，该装置方便使用，实用性强，便于推广。

Description

一种层叠式半导体封装结构
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种层叠式半导体封装结构。
背景技术
半导体指常温下导电性能介于导体与绝缘体之间的材料，半导体在集成电路、消费电子、通信系统、光伏发电、照明、大功率电源转换等领域都有应用，无论从科技或是经济发展的角度来看，半导体的重要性都是非常巨大的，大部分的电子产品，如计算机、移动电话或是数字录音机当中的核心单元都和半导体有着极为密切的关联。
而现有的半导体封装结构中，由于半导体需要持续满足小型化和对装配效率的需求，而现有的半导体封装单元较多，现有的半导体封装不能满足小型化的需求，而且，在对装配半导体之后的使用可靠性不高，在装配时工作效率较低等。
发明内容
（一）发明目的
为解决背景技术中存在的技术问题，本发明提出一种层叠式半导体封装结构，该装置设计巧妙，结构简单，提高工作效率，保证半导体实施的可靠性和安全性，添加的连接垫可方便对半导体层叠之间的电连接，添加的焊垫可方便电子单元装配在基板上，添加的焊球可满足不同的电子单元在基板上的装配，添加的支撑座可对层叠的基板进行保护，防止损坏，该装置方便使用，实用性强，便于推广。
（二）技术方案
本发明提供了一种层叠式半导体封装结构，包括主基板，所述主基板的顶部焊接有多个支撑座，所述支撑座远离主基板的一端焊接有第一副基板，所述第一副基板的顶部焊接有多个支撑座，所述支撑座的顶部焊接有第二副基板，所述主基板包括第一主连接垫、第二主连接垫、第一主焊垫、第一芯片、第二主焊垫、第一主焊球，所述第一芯片焊接在第一主焊垫上，所述第一主焊球焊接在第二主焊垫上。
优选的，所述第一副基板包括第一副连接垫、第二副连接垫、第一副焊垫、第二芯片、第三副连接垫、第四副连接垫、第二副焊球、第二副焊垫，所述第二副焊球焊接在第二副焊垫上，所述第二芯片焊接在第一副焊垫上。
优选的，所述主基板上设置有第一主连接垫和第二主连接垫，所述第一副基板上设置有第一副连接垫和第二副连接垫，所述第一主连接垫、第二主连接垫与第一副连接垫、第二副连接垫，均通过第一连接线连接，所述第一连接线具有导电性。
优选的，所述第二副基板包括第二副焊球、第三芯片、第二副焊垫、第五副连接垫、第六副连接垫、第四副焊垫，所述第三副焊球焊接在第四副焊垫上，所述第三芯片焊接在第三副焊垫上。
优选的，所述第一副基板上设置有第三副连接垫和第四副连接垫，所述第二副基板上设置有第五副连接垫和第六副连接垫，所述第三副连接垫、第四副连接垫与第五副连接垫、第六副连接垫均通过第二连接线连接，所述第二连接线具有导电性。
优选的，所述主基板上设置的第一主焊垫方便第一芯片的焊接，主基板上设置的第二主焊垫方便第一主焊球的焊接。
优选的，所述支撑座包括上支撑板、弹簧、球体、下支撑板，所述上支撑板的底部焊接有弹簧，所述弹簧的另一端焊接有下支撑板，所述上支撑板的底部焊接有球体，所述球体的另一端与下支撑板的顶部焊接，所述弹簧位于球体的内部，所述球体具有伸展性。
优选的，所述支撑座能够对主基板和第一副基板以及第二副基板起到保护作用，在第一副基板和第二副基板在收到挤压时使得支撑座产生伸缩，可对主基板和第一副基板以及第二副基板进行保护。
与现有技术相比，本发明的上述技术方案具有如下有益的技术效果：
该装置设计巧妙，结构简单，提高工作效率，保证半导体实施的可靠性和安全性，添加的连接垫可方便对半导体层叠之间的电连接，添加的焊垫可方便电子单元装配在基板上，添加的焊球可满足不同的电子单元在基板上的装配，添加的支撑座可对层叠的基板进行保护，防止损坏，该装置方便使用，实用性强，便于推广。
附图说明
图1为本发明提出的一种层叠式半导体封装结构的三维结构示意图。
图2为本发明提出的一种层叠式半导体封装结构的主基板的三维结构示意图。
图3为本发明提出的一种层叠式半导体封装结构的第一副基板的三维结构示意图。
图4为本发明提出的一种层叠式半导体封装结构的图1中A部分结构放大示意图。
图5为本发明提出的一种层叠式半导体封装结构的支撑座内部结构示意图。
附图标记：1、主基板；2、支撑座；3、第一连接线；4、第一副基板；5、第二副基板；6、第二连接线；101、第一主连接垫；102、第二主连接垫；103、第一主焊垫；104、第一芯片；105、第二主焊垫；106、第一主焊球；201、上支撑板；202、弹簧；203、球体；204、下支撑板；401、第一副连接垫；402、第二副连接垫；403、第一副焊垫；404、第二芯片；405、第三副连接垫；406、第四副连接垫；407、第二副焊球；408、第二副焊垫；501、第三副焊球；502、第三芯片；503、第三副焊垫；504、第五副连接垫；505、第六副连接垫；506、第四副焊垫。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明了，下面结合具体实施方式并参照附图，对本发明进一步详细说明。应该理解，这些描述只是示例性的，而并非要限制本发明的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本发明的概念。
如图1-5所示，本发明提出的一种层叠式半导体封装结构，包括主基板1，主基板1的顶部焊接有多个支撑座2，支撑座2远离主基板1的一端焊接有第一副基板4，第一副基板4的顶部焊接有多个支撑座2，支撑座2的顶部焊接有第二副基板5，主基板1包括第一主连接垫101、第二主连接垫102、第一主焊垫103、第一芯片104、第二主焊垫105、第一主焊球106，第一芯片104焊接在第一主焊垫103上，第一主焊球106焊接在第二主焊垫105上，添加的支撑座2可对主基板1、第一副基板4和第二副基板5进行保护，防止主基板1、第一副基板4和第二副基板5受到挤压时会对封装的芯片受到损坏。
第一副基板4包括第一副连接垫401、第二副连接垫402、第一副焊垫403、第二芯片404、第三副连接垫405、第四副连接垫406、第二副焊球407、第二副焊垫408，第二副焊球407焊接在第二副焊垫408上，第二芯片404焊接在第一副焊垫403上，主基板1上设置有第一主连接垫101和第二主连接垫102，第一副基板4上设置有第一副连接垫401和第二副连接垫402，第一主连接垫101、第二主连接垫102与第一副连接垫401、第二副连接垫402，均通过第一连接线3连接，第一连接线3具有导电性，第二副基板5包括第二副焊球501、第三芯片502、第二副焊垫503、第五副连接垫504、第六副连接垫505、第四副焊垫506，第三副焊球501焊接在第四副焊垫506上，第三芯片502焊接在第三副焊垫503上，第一副基板4上设置有第三副连接垫405和第四副连接垫406，第二副基板5上设置有第五副连接垫504和第六副连接垫505，第三副连接垫405、第四副连接垫406与第五副连接垫504、第六副连接垫505均通过第二连接线6连接，第二连接线6具有导电性，添加的第一连接线3和第二连接线6可实现半导体层叠之间的电连接，同时在主基板1、第一副基板4和第二副基板5上添加的焊垫可方便芯片的封装和焊球的装配。
主基板1上设置的第一主焊垫103方便第一芯片104的焊接，主基板1上设置的第二主焊垫105方便第一主焊球106的焊接，支撑座2包括上支撑板201、弹簧202、球体203、下支撑板204，上支撑板201的底部焊接有弹簧202，弹簧202的另一端焊接有下支撑板204，上支撑板201的底部焊接有球体203，球体203的另一端与下支撑板204的顶部焊接，弹簧202位于球体203的内部，球体203具有伸展性，支撑座2能够对主基板1和第一副基板4以及第二副基板5起到保护作用，在第一副基板4和第二副基板5在收到挤压时使得支撑座2产生伸缩，可对主基板1和第一副基板4以及第二副基板5进行保护。
本发明中，首先在主基板1上安装的第一主连接垫101和第二主连接垫102焊接第一连接线3，再将第一连接线3的另一端焊接在第一副基板4的第一副连接垫401和第二副连接垫402上，使得主基板1和第一副基板4之间电性连接，之后再将第一副基板4上的第三副连接垫405和第四副连接垫406焊接第二连接线6，之后再将第二连接线6的另一端焊接在第二副基板5上的第五副连接垫504和第六副连接垫505上，使得第一副基板4与第二副基板5之间电性连接，从而使得主基板1、第一副基板4和第二副基板5之间通过第一连接线3与第二连接线6进行电性连接，同时，在主基板1上设置的第一主焊垫103，可方便第一芯片104与之焊接，由于主基板1上需要焊接有对个第一芯片104，在主基板1上设置的第一主焊垫103可提高第一芯片104的焊接速度，同时，在主基板1上设置的第二主焊垫105，可方便第一主焊球106的焊接，由于第二主焊垫105上需要有多个第一主焊球106，同理，可提高第一主焊球106的焊接速度，从而节省了时间，第一副基板4和第二副基板5上基于同样设置，从而从整体上提高的芯片的焊接速度。
由于该半导体是采用层叠式封装的，从而在层叠式封装时可能会遇到挤压的状况，从而使得主基板1、第一副基板4和第二副基板5之间相互挤压，进而会造成焊接的芯片发生损坏的现象，此时，在第一主基板1、第一副基板4和第二副基板5之间设置支撑座2，当第一主基板1、第一副基板4和第二副基板5受到挤压时，使得上支撑板201受到挤压，当上支撑板201受到挤压时从而对弹簧202和球体203进行挤压，此时，弹簧202和球体203将对下支撑板204进行挤压，由于弹簧202和球体203具有伸缩功能，从而能够缓解第一主基板1、第一副基板4和第二副基板5所受到的挤压压力，从而保护了第一主基板1、第一副基板4和第二副基板5。
应当理解的是，本发明的上述具体实施方式仅仅用于示例性说明或解释本发明的原理，而不构成对本发明的限制。因此，在不偏离本发明的精神和范围的情况下所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。此外，本发明所附权利要求旨在涵盖落入所附权利要求范围和边界、或者这种范围和边界的等同形式内的全部变化和修改。

Claims (8)

1.一种层叠式半导体封装结构，包括主基板（1），所述主基板（1）的顶部焊接有多个支撑座（2），所述支撑座（2）远离主基板（1）的一端焊接有第一副基板（4），所述第一副基板（4）的顶部焊接有多个支撑座（2），所述支撑座（2）的顶部焊接有第二副基板（5），其特征在于，所述主基板（1）包括第一主连接垫（101）、第二主连接垫（102）、第一主焊垫（103）、第一芯片（104）、第二主焊垫（105）、第一主焊球（106），所述第一芯片（104）焊接在第一主焊垫（103）上，所述第一主焊球（106）焊接在第二主焊垫（105）上。
2.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述第一副基板（4）包括第一副连接垫（401）、第二副连接垫（402）、第一副焊垫（403）、第二芯片（404）、第三副连接垫（405）、第四副连接垫（406）、第二副焊球（407）、第二副焊垫（408），所述第二副焊球（407）焊接在第二副焊垫（408）上，所述第二芯片（404）焊接在第一副焊垫（403）上。
3.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述主基板（1）上设置有第一主连接垫（101）和第二主连接垫（102），所述第一副基板（4）上设置有第一副连接垫（401）和第二副连接垫（402），所述第一主连接垫（101）、第二主连接垫（102）与第一副连接垫（401）、第二副连接垫（402），均通过第一连接线（3）连接，所述第一连接线（3）具有导电性。
4.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述第二副基板（5）包括第三副焊球（501）、第三芯片（502）、第三副焊垫（503）、第五副连接垫（504）、第六副连接垫（505）、第四副焊垫（506），所述第三副焊球（501）焊接在第四副焊垫（506）上，所述第三芯片（502）焊接在第三副焊垫（503）上。
5.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述第一副基板（4）上设置有第三副连接垫（405）和第四副连接垫（406），所述第二副基板（5）上设置有第五副连接垫（504）和第六副连接垫（505），所述第三副连接垫（405）、第四副连接垫（406）与第五副连接垫（504）、第六副连接垫（505）均通过第二连接线（6）连接，所述第二连接线（6）具有导电性。
6.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述主基板（1）上设置的第一主焊垫（103）方便第一芯片（104）的焊接，主基板（1）上设置的第二主焊垫（105）方便第一主焊球（106）的焊接。
7.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述支撑座（2）包括上支撑板（201）、弹簧（202）、球体（203）、下支撑板（204），所述上支撑板（201）的底部焊接有弹簧（202），所述弹簧（202）的另一端焊接有下支撑板（204），所述上支撑板（201）的底部焊接有球体（203），所述球体（203）的另一端与下支撑板（204）的顶部焊接，所述弹簧（202）位于球体（203）的内部，所述球体（203）具有伸展性。
8.根据权利要求1所述的一种层叠式半导体封装结构，其特征在于，所述支撑座（2）能够对主基板（1）和第一副基板（4）以及第二副基板（5）起到保护作用，在第一副基板（4）和第二副基板（5）在收到挤压时使得支撑座（2）产生伸缩，可对主基板（1）和第一副基板（4）以及第二副基板（5）进行保护。
CN202110961113.8A 2021-08-20 2021-08-20 一种层叠式半导体封装结构 Pending CN113658933A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110961113.8A CN113658933A (zh) 2021-08-20 2021-08-20 一种层叠式半导体封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110961113.8A CN113658933A (zh) 2021-08-20 2021-08-20 一种层叠式半导体封装结构

Publications (1)

Publication Number Publication Date
CN113658933A true CN113658933A (zh) 2021-11-16

Family

ID=78481577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110961113.8A Pending CN113658933A (zh) 2021-08-20 2021-08-20 一种层叠式半导体封装结构

Country Status (1)

Country Link
CN (1) CN113658933A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2512114Y (zh) * 2001-10-31 2002-09-18 威盛电子股份有限公司 可重复堆叠的倒装片焊球阵列封装体
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
CN205122559U (zh) * 2015-08-13 2016-03-30 陈明涵 Aio封装结构
CN110211884A (zh) * 2019-05-25 2019-09-06 西南电子技术研究所（中国电子科技集团公司第十研究所） 高密度三维叠层自对准集成封装方法
CN209545906U (zh) * 2018-11-29 2019-10-25 扬州爱斯派电器有限公司 一种抗压抗冲击效果好的发热体
CN110544673A (zh) * 2019-09-12 2019-12-06 西安电子科技大学 一种多层次融合的三维系统集成结构
CN210680556U (zh) * 2019-11-04 2020-06-05 阳光学院 一种车内儿童报警器的安装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN2512114Y (zh) * 2001-10-31 2002-09-18 威盛电子股份有限公司 可重复堆叠的倒装片焊球阵列封装体
CN101017785A (zh) * 2006-02-10 2007-08-15 矽品精密工业股份有限公司 半导体堆栈结构及其制法
CN205122559U (zh) * 2015-08-13 2016-03-30 陈明涵 Aio封装结构
CN209545906U (zh) * 2018-11-29 2019-10-25 扬州爱斯派电器有限公司 一种抗压抗冲击效果好的发热体
CN110211884A (zh) * 2019-05-25 2019-09-06 西南电子技术研究所（中国电子科技集团公司第十研究所） 高密度三维叠层自对准集成封装方法
CN110544673A (zh) * 2019-09-12 2019-12-06 西安电子科技大学 一种多层次融合的三维系统集成结构
CN210680556U (zh) * 2019-11-04 2020-06-05 阳光学院 一种车内儿童报警器的安装结构

Similar Documents

Publication Publication Date Title
US8004070B1 (en) Wire-free chip module and method
KR101941615B1 (ko) 중앙 콘택 및 향상된 열적 특성을 갖는 향상된 적층형 마이크로전자 조립체
CN112018049B (zh) 一种芯片封装结构及一种电子设备
CN102244066A (zh) 一种功率半导体模块
CN202549824U (zh) 芯片封装结构
CN211743142U (zh) 一种双芯片的导热型贴片二极管
CN113658933A (zh) 一种层叠式半导体封装结构
CN212113708U (zh) 一种高功率半导体器件的贴片框架及其封装
CN214411191U (zh) 一种串联式的大功率二极管
CN211719583U (zh) 一种芯片斜立的半导体器件封装结构
CN108807306B (zh) 一种带输入保护的电源功率模块结构
CN112259517A (zh) 光伏组件旁路元件焊片及旁路保护元件模块及接线盒
CN211858642U (zh) 耐高压功率二极管器件
CN216624279U (zh) 一种低压低容晶闸管浪涌保护阵列器件
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN219832657U (zh) 一种叠层芯片的封装结构
CN211858641U (zh) 大电流二极管器件
CN211238226U (zh) 功率半导体封装器件
CN219350219U (zh) 高压功率模块
CN216054694U (zh) 一种采用陶瓷基板封装的芯片
CN216145613U (zh) 功率模块
CN218499477U (zh) 一种光伏接线盒用二极管封装结构
CN203118935U (zh) 整流芯片的dfn封装结构
CN108807305B (zh) 一种带输出保护的电源功率模块结构
CN214152898U (zh) 一种用于主板保护的封装结构及系统级封装模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination