CN211719583U - 一种芯片斜立的半导体器件封装结构 - Google Patents

一种芯片斜立的半导体器件封装结构 Download PDF

Info

Publication number
CN211719583U
CN211719583U CN202020596790.5U CN202020596790U CN211719583U CN 211719583 U CN211719583 U CN 211719583U CN 202020596790 U CN202020596790 U CN 202020596790U CN 211719583 U CN211719583 U CN 211719583U
Authority
CN
China
Prior art keywords
semiconductor chip
convex strip
flat plate
insulating
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202020596790.5U
Other languages
English (en)
Inventor
王建云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongguan Taifeng Radio Frequency Identification Co ltd
Original Assignee
Dongguan Zhongzhi Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongguan Zhongzhi Electronic Technology Co ltd filed Critical Dongguan Zhongzhi Electronic Technology Co ltd
Priority to CN202020596790.5U priority Critical patent/CN211719583U/zh
Application granted granted Critical
Publication of CN211719583U publication Critical patent/CN211719583U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本实用新型系提供一种芯片斜立的半导体器件封装结构，包括绝缘封装体，绝缘封装体内设有绝缘散热座，绝缘散热座中设有第一半导体芯片和第二半导体芯片，第一半导体芯片和第二半导体芯片之间连接有第三焊锡块；绝缘散热座包括上平板、立支板和下平板，上平板的底部一体成型有上间隔凸条，下平板的顶部一体成型有下间隔凸条，第一半导体芯片与上平板之间成夹角α，上间隔凸条和下间隔凸条均位于第一半导体芯片和第二半导体芯片之间。本实用新型集成两个半导体芯片不但能够实现对应的功能，且几乎不额外增加占用空间；相对于绝缘封装体倾斜摆放的半导体芯片能够有效提高整体结构的散热性能，本实用新型设计使用方便。

Description

一种芯片斜立的半导体器件封装结构
技术领域
本实用新型涉及二极管，具体公开了一种芯片斜立的半导体器件封装结构。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和能量转换。晶体二极管是一种常见的半导体器件。
半导体器件主要有直插式和贴片式两种封装结构，随着小型化电子产品的不断革新，贴片式半导体器件的应用越来越广泛，现有技术中，贴片式半导体器件主要包括平铺设置的半导体芯片、两个导电引脚以及用于保护的绝缘封装体，平铺的半导体芯片工作过程中产生的热量从上下两个大面积的表面进行散热，从半导体器件底面释放的热量会被所安装电路板阻挡，导致热量积聚，最终影响半导体器件及所安装电路板的性能和使用寿命，内置有多个芯片的半导体器件热量积聚更严重。
实用新型内容
基于此，有必要针对现有技术问题，提供一种芯片斜立的半导体器件封装结构，具有良好的散热性能，使用寿命长，整体结构的占用面积小，方便设计使用。
为解决现有技术问题，本实用新型公开一种芯片斜立的半导体器件封装结构，包括绝缘封装体，绝缘封装体内设有绝缘散热座，绝缘散热座中设有相互平行的第一半导体芯片和第二半导体芯片，第一半导体芯片远离第二半导体芯片的一侧通过第一焊锡块连接有第一导电引脚，第二半导体芯片远离第一半导体芯片的一侧通过第二焊锡块连接有第二导电引脚，第一半导体芯片和第二半导体芯片之间连接有第三焊锡块；
绝缘散热座包括从上至下一体成型的上平板、立支板和下平板，上平板的底部一体成型有上间隔凸条，下平板的顶部一体成型有下间隔凸条，第一半导体芯片和第二半导体芯片均位于上平板和下平板之间，立支板位于第一半导体芯片和第二半导体芯片的同一侧，上平板与下平板平行，第一半导体芯片与上平板之间成夹角α，30°≤α≤60°，上间隔凸条和下间隔凸条均位于第一半导体芯片和第二半导体芯片之间，上间隔凸条和下间隔凸条均与第一半导体芯片平行。
进一步的，绝缘封装体为环氧树脂体。
进一步的，绝缘封装体的侧面设有若干散热凹槽。
进一步的，绝缘散热座为散热陶瓷座。
进一步的，立支板的一侧一体成型有夹层凸条，夹层凸条位于第一半导体芯片和第二半导体芯片之间，第三焊锡块位于夹层凸条的一侧，夹层凸条的两端分别与上间隔凸条和下间隔凸条连接。
进一步的，上平板的底部还一体成型有两个上限位凸条，下平板的顶部还一体成型有两个下限位凸条，上限位凸条和下限位凸条均平行于第一半导体芯片；第一半导体芯片的顶部位于上间隔凸条和一个上限位凸条之间，第二半导体芯片的顶部位于上间隔凸条和另一个上限位凸条之间；第一半导体芯片的底部位于下间隔凸条和一个下限位凸条之间，第二半导体芯片的底部位于下间隔凸条和另一个下限位凸条之间。
本实用新型的有益效果为：本实用新型公开一种芯片斜立的半导体器件封装结构，集成两个半导体芯片的半导体器件不但能够实现对应的功能，且几乎不额外增加在电路板等承载体上的占用空间；相对于绝缘封装体倾斜摆放的半导体芯片不但能够将面积大的导热面倾斜朝向绝缘封装体无阻挡的四周侧面，还在实现双芯片工作的前提下能够有效减小对电路板等承载体的占用面积，配合绝缘散热座能够有效提高整体结构的散热性能及牢固性，本实用新型使用寿命长、设计使用方便。
附图说明
图1为本实用新型剖开后的结构示意图。
图2为本实用新型中绝缘散热座的结构示意图。
附图标记为：绝缘封装体10、散热凹槽11、绝缘散热座20、上平板21、上间隔凸条211、上限位凸条212、立支板22、夹层凸条221、下平板23、下间隔凸条231、下限位凸条232、第一半导体芯片30、第一焊锡块31、第一导电引脚32、第二半导体芯片40、第二焊锡块41、第二导电引脚42、第三焊锡块50。
具体实施方式
为能进一步了解本实用新型的特征、技术手段以及所达到的具体目的、功能，下面结合附图与具体实施方式对本实用新型作进一步详细描述。
参考图1至图2。
本实用新型实施例公开一种芯片斜立的半导体器件封装结构，包括绝缘封装体10，绝缘封装体10内设有绝缘散热座20，绝缘散热座20中设有相互平行的第一半导体芯片30和第二半导体芯片40，优选地，第一半导体芯片30和第二半导体芯片40均为二极管芯片，第一半导体芯片30远离第二半导体芯片40的一侧电极通过第一焊锡块31连接有第一导电引脚32，第二半导体芯片40远离第一半导体芯片30的一侧电极通过第二焊锡块41连接有第二导电引脚42，优选地，第一导电引脚32的一端和第二导电引脚42的一端均凸出于绝缘封装体10外，第一半导体芯片30和第二半导体芯片40之间的电极连接有第三焊锡块50；
绝缘散热座20包括从上至下一体成型的上平板21、立支板22和下平板23，上平板21的底部一体成型有上间隔凸条211，下平板23的顶部一体成型有下间隔凸条231，第一半导体芯片30和第二半导体芯片40均位于上平板21和下平板23之间，立支板22位于第一半导体芯片30和第二半导体芯片40的同一侧，上平板21与下平板23平行，且均与水平面平行，第一半导体芯片30与上平板21之间成夹角α，30°≤α≤60°，倾斜设置的两个半导体芯片不但能够有效降低半导体器件的占用面积，还能够有效提高散热效率，上间隔凸条211和下间隔凸条231均位于第一半导体芯片30和第二半导体芯片40之间，上间隔凸条211和下间隔凸条231能够有效间隔开第一半导体芯片30和第二半导体芯片40，避免第一半导体芯片30和第二半导体芯片40贴合而导致热量积聚严重，上间隔凸条211和下间隔凸条231均与第一半导体芯片30平行。
本实用新型制作时，先将第一半导体芯片30和第二半导体芯片40插入绝缘散热座20中，再对第一半导体芯片30和第二半导体芯片40之间的相对面进行焊接，再对第一半导体芯片30和第二半导体芯片40的另外两侧分别焊接第一导电引脚32和第二导电引脚42，最后将焊接安装好的半成品放入注塑模具中注塑获得绝缘封装体10。绝缘散热座20能够有效提高半导体器件的散热性能，倾斜设置两个半导体芯片，能够使半导体芯片最大侧面倾斜朝向绝缘封装体10的四周，从而能够有效提高工作时半导体芯片向四周传递热量的效率，不但能够有效避免热量积聚于半导体器件的底部与承载体电路板之间，还能够充分半导体器件的顶面实现部分热量的释放，半导体器件整体的散热性能好、结构稳定牢靠，从而能够有效确保半导体器件的工作性能。
在本实施例中，绝缘封装体10为环氧树脂体，环氧树脂是一种热固性树脂，具有密实、抗水、抗渗漏、机械强度高等特点。
在本实施例中，绝缘封装体10的四周侧面设有若干均匀分布的散热凹槽11，能够有效提高半导体器件的散热效率，优选地，散热凹槽11垂直于水平面设置。
在本实施例中，绝缘散热座20为散热陶瓷座，散热陶瓷具有良好的散热性能和绝缘性能，不但能够有效提高半导体器件整体结构的散热性能，还能够避免半导体器件内部结构发生短路，显然其一体成型的上平板21、立支板22和下平板23均为散热陶瓷结构。
在本实施例中，立支板22的一侧一体成型有夹层凸条221，夹层凸条221位于第一半导体芯片30和第二半导体芯片40之间，第三焊锡块50位于夹层凸条221的一侧，夹层凸条221的两端分别与上间隔凸条211和下间隔凸条231连接，即夹层凸条221与第一半导体芯片30平行，夹层凸条221不但能够限制加固第三焊锡块50的位置，提高半导体器件内部结构的可靠性，还能够进一步提高第一半导体芯片30和第二半导体芯片40的散热性能。
在本实施例中，上平板21的底部还一体成型有两个上限位凸条212，下平板23的顶部还一体成型有两个下限位凸条232，上限位凸条212和下限位凸条232均平行于第一半导体芯片30；第一半导体芯片30的顶部位于上间隔凸条211和一个上限位凸条212之间，第二半导体芯片40的顶部位于上间隔凸条211和另一个上限位凸条212之间；第一半导体芯片30的底部位于下间隔凸条231和一个下限位凸条232之间，第二半导体芯片40的底部位于下间隔凸条231和另一个下限位凸条232之间，能够进一步提高两个半导体芯片与绝缘散热座20之间结构的稳定性。
以上所述实施例仅表达了本实用新型的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。因此，本实用新型专利的保护范围应以所附权利要求为准。

Claims (6)

1.一种芯片斜立的半导体器件封装结构，其特征在于，包括绝缘封装体(10)，所述绝缘封装体(10)内设有绝缘散热座(20)，所述绝缘散热座(20)中设有相互平行的第一半导体芯片(30)和第二半导体芯片(40)，所述第一半导体芯片(30)远离所述第二半导体芯片(40)的一侧通过第一焊锡块(31)连接有第一导电引脚(32)，所述第二半导体芯片(40)远离所述第一半导体芯片(30)的一侧通过第二焊锡块(41)连接有第二导电引脚(42)，所述第一半导体芯片(30)和所述第二半导体芯片(40)之间连接有第三焊锡块(50)；
所述绝缘散热座(20)包括从上至下一体成型的上平板(21)、立支板(22)和下平板(23)，所述上平板(21)的底部一体成型有上间隔凸条(211)，所述下平板(23)的一体成型有设有下间隔凸条(231)，所述第一半导体芯片(30)和所述第二半导体芯片(40)均位于所述上平板(21)和所述下平板(23)之间，所述立支板(22)位于所述第一半导体芯片(30)和所述第二半导体芯片(40)的同一侧，所述上平板(21)与所述下平板(23)平行，所述第一半导体芯片(30)与所述上平板(21)之间成夹角α，30°≤α≤60°，所述上间隔凸条(211)和所述下间隔凸条(231)均位于所述第一半导体芯片(30)和所述第二半导体芯片(40)之间，所述上间隔凸条(211)和所述下间隔凸条(231)均与所述第一半导体芯片(30)平行。
2.根据权利要求1所述的一种芯片斜立的半导体器件封装结构，其特征在于，所述绝缘封装体(10)为环氧树脂体。
3.根据权利要求1所述的一种芯片斜立的半导体器件封装结构，其特征在于，所述绝缘封装体(10)的侧面设有若干散热凹槽(11)。
4.根据权利要求1所述的一种芯片斜立的半导体器件封装结构，其特征在于，所述绝缘散热座(20)为散热陶瓷座。
5.根据权利要求1所述的一种芯片斜立的半导体器件封装结构，其特征在于，所述立支板(22)的一侧一体成型有夹层凸条(221)，所述夹层凸条(221)位于所述第一半导体芯片(30)和所述第二半导体芯片(40)之间，所述第三焊锡块(50)位于所述夹层凸条(221)的一侧，所述夹层凸条(221)的两端分别与所述上间隔凸条(211)和所述下间隔凸条(231)连接。
6.根据权利要求1所述的一种芯片斜立的半导体器件封装结构，其特征在于，所述上平板(21)的底部还一体成型有两个上限位凸条(212)，所述下平板(23)的顶部还一体成型有两个下限位凸条(232)，所述上限位凸条(212)和所述下限位凸条(232)均平行于所述第一半导体芯片(30)；所述第一半导体芯片(30)的顶部位于所述上间隔凸条(211)和一个所述上限位凸条(212)之间，所述第二半导体芯片(40)的顶部位于所述上间隔凸条(211)和另一个所述上限位凸条(212)之间；所述第一半导体芯片(30)的底部位于所述下间隔凸条(231)和一个所述下限位凸条(232)之间，所述第二半导体芯片(40)的底部位于所述下间隔凸条(231)和另一个所述下限位凸条(232)之间。
CN202020596790.5U 2020-04-20 2020-04-20 一种芯片斜立的半导体器件封装结构 Active CN211719583U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202020596790.5U CN211719583U (zh) 2020-04-20 2020-04-20 一种芯片斜立的半导体器件封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202020596790.5U CN211719583U (zh) 2020-04-20 2020-04-20 一种芯片斜立的半导体器件封装结构

Publications (1)

Publication Number Publication Date
CN211719583U true CN211719583U (zh) 2020-10-20

Family

ID=72835578

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202020596790.5U Active CN211719583U (zh) 2020-04-20 2020-04-20 一种芯片斜立的半导体器件封装结构

Country Status (1)

Country Link
CN (1) CN211719583U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192938A (zh) * 2021-04-29 2021-07-30 东莞市佳骏电子科技有限公司 一种大电流无极性的肖特基二极管

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192938A (zh) * 2021-04-29 2021-07-30 东莞市佳骏电子科技有限公司 一种大电流无极性的肖特基二极管
CN113192938B (zh) * 2021-04-29 2022-06-21 东莞市佳骏电子科技有限公司 一种大电流无极性的肖特基二极管

Similar Documents

Publication Publication Date Title
CN106997871B (zh) 一种功率模块的封装结构
CN214043635U (zh) 一种智能功率模块及电力电子设备
CN211743142U (zh) 一种双芯片的导热型贴片二极管
CN211719597U (zh) 一种具有释热防短路结构的贴片式二极管
CN210349834U (zh) 双面散热的功率器件模组
CN211719583U (zh) 一种芯片斜立的半导体器件封装结构
CN210956622U (zh) 一种半导体器件倒装安装支架
CN218039169U (zh) 二极管光伏模块的封装结构和太阳能电池接线盒装置
CN213958945U (zh) 一种紧凑型高压mos管
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN212587482U (zh) 一种顶部散热半导体产品及电子产品
CN208028050U (zh) 一种拼接式均温板散热装置
CN202524652U (zh) 一种高导热性组合线路板
CN213716872U (zh) 一种抗干扰的大功率碳化硅二极管封装结构
CN210866172U (zh) 一种大功率热电分离型led装置和led光源模组
CN212587495U (zh) 一种半导体产品电连接结构及电子产品
CN213212151U (zh) 一种半导体封装结构
CN210897256U (zh) 功率半导体器件
CN215600350U (zh) 一种贴片式二极管的集成化封装结构
CN209607742U (zh) 一种散热良好的紧凑型贴片式二极管
CN211980603U (zh) 一种具有底面散热板的半导体产品及电子产品
CN210866173U (zh) 一种大功率led装置
CN211980602U (zh) 一种具有底部散热板的高散热半导体产品及电子产品
CN217693818U (zh) 可拆卸电子陶瓷基板
CN214672591U (zh) 一种功率器件封装结构

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230331

Address after: No. 9, Yinpingxu Lane, Liaobu Town, Dongguan City, Guangdong Province, 523000

Patentee after: Dongguan Taifeng Radio Frequency Identification Co.,Ltd.

Address before: 523430 Room 101, building 1, 76 Baiye Road, Liaobu Town, Dongguan City, Guangdong Province

Patentee before: DONGGUAN ZHONGZHI ELECTRONIC TECHNOLOGY CO.,LTD.

TR01 Transfer of patent right