CN112018049B - 一种芯片封装结构及一种电子设备 - Google Patents

一种芯片封装结构及一种电子设备 Download PDF

Info

Publication number
CN112018049B
CN112018049B CN201910469973.2A CN201910469973A CN112018049B CN 112018049 B CN112018049 B CN 112018049B CN 201910469973 A CN201910469973 A CN 201910469973A CN 112018049 B CN112018049 B CN 112018049B
Authority
CN
China
Prior art keywords
substrate
chip
electrically connected
package structure
boss
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910469973.2A
Other languages
English (en)
Other versions
CN112018049A (zh
Inventor
段斌
付星
李鹏飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201910469973.2A priority Critical patent/CN112018049B/zh
Publication of CN112018049A publication Critical patent/CN112018049A/zh
Application granted granted Critical
Publication of CN112018049B publication Critical patent/CN112018049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/38Cooling arrangements using the Peltier effect

Abstract

本申请提供了一种芯片封装结构及一种电子设备,用以在实现对芯片封装结构进行分区散热的前提下,降低芯片封装结构的封装工艺难度。芯片封装结构包括基板、至少两个芯片、盖板以及至少一个热电制冷模组,其中:至少两个芯片设置于基板上;盖板盖设于芯片背离基板的一侧,且盖板朝向基板的一侧端面包括与每个芯片分别对应的子区域,至少一个子区域内设有凸台;至少一个热电制冷模组分别设置于未设有凸台的子区域内,用于对对应的芯片散热。

Description

一种芯片封装结构及一种电子设备
技术领域
本申请涉及电子设备技术领域,尤其涉及到一种芯片封装结构及一种电子设备。
背景技术
随着微电子技术的发展,芯片封装正朝着高度集成化、多功能化以及高功率化的方向不断进步,例如,SIP(system in a package,系统级封装)封装形式可以将不同尺寸、不同功能的芯片集成在同一个载体基板上,从而实现功能性的高度集成。在SIP封装形式中,相邻芯片之间的间隔通常较小,由于不同芯片的耐温程度也不尽相同,耐温程度较高的芯片的产生热量会不可避免地传递到耐温程度较低的芯片上,从而导致耐温程度较低的芯片因过热而无法正常工作。针对这一问题,目前一般是通过在封装结构中内嵌热电制冷模组来对芯片进行制冷,但是现有的内嵌热电制冷模组的方式需要对原芯片封装结构进行较大改动,致使封装工艺较为复杂,制作难度较大。
发明内容
本申请提供了一种芯片封装结构及一种电子设备,用以在实现对芯片封装结构进行分区散热的前提下,降低芯片封装结构的封装工艺难度。
第一方面,本申请提供了一种芯片封装结构,该芯片封装结构包括基板、至少两个芯片以及盖板,其中,至少两个芯片设置于基板上,可分别用于实现不同的功能,盖板设置于芯片背离基板的一侧,以将芯片盖设于其与基板形成的封闭空间内,对芯片进行保护。对于功能不同的上述两个芯片,其耐温程度也不相同,因此可在设计时对不同的芯片采用不同的散热方式。具体设置时,在盖板朝向基板的一侧端面包括与每个芯片分别对应的子区域,并在与耐温程度较高的芯片对应的子区域内设置有凸台,在与耐温程度较低的芯片对应的子区域内设置有热电制冷模组,这样,当盖板盖设于芯片之上时,耐温程度较高的芯片所产生的热量就可传递至凸台,并进一步由凸台传递至整个盖板以实现自然散热,耐温程度较低的芯片所产生的热量则通过热电制冷模组进行主动散热。
本申请实施例提供的芯片封装结构可通过热电制冷模组实现分区散热,并且在设置时无需对其它封装器件进行改动,只要将热电制冷模组集成于芯片封装结构的盖板内即可实现,因此可以降低芯片封装结构的封装工艺难度。
具体设置时,热电制冷模组包括相对设置的热板和冷板,其中,热板设置于盖板上,冷板位于热板朝向基板的一侧,并且,冷板朝向基板的一侧与对应的芯片之间设置有导热界面材料,从而可以减小芯片与冷板之间的传热热阻,提高对芯片的散热效果。
同理,凸台朝向基板的一侧与对应的芯片之间也可设置导热界面材料,以使芯片产生的热量能够尽快传递给凸台。
在一个具体的实施方案中,冷板靠近基板的一侧表面与凸台朝向基板的一侧表面共面设置,以使对应不同芯片的导热界面材料的厚度可以一致且尽量较小,提高对芯片的散热效果。
冷板靠近基板的一侧表面与凸台朝向基板的一侧表面的共面可通过研磨工艺实现,并且为了获得较好的研磨精度,可将冷板设置为叠层结构,并使冷板靠近基板的一层结构与凸台的材质相同。
在一个具体的实施方案中,热电制冷模组与凸台可以为通过灌封胶灌封的一体结构,从而可以提高两者的强度。
针对每个热电制冷模组,在将该热电制冷模组与基板电连接时,热板的第一端超出冷板,该第一端可以为与热板上靠近凸台的一端相对的一端,也可以为与热板上靠近凸台的一端相邻的其中一端,热电制冷模组的电流输入端与电流输出端设置于第一端朝向基板的一侧,这样,将电流输入端与基板的电源正极电连接,以及将电流输出端与基板的电源负极电连接,即可形成制冷回路。
具体设置时,在一个具体的实施方案中,基板上对应第一端的位置嵌设由第一导电片和第二导电片,其中,第一导电片与电源正极电连接,第二导电片与电源负极电连接,同时,第一导电片与电流输入端之间、以及第二导电片与电流输出端之间分别通过第一电极弹片电连接。
其中,第一电极弹片可以为O形弹片,为了提高电连接可靠性,O形弹片的两端可分别与第一导电片和电流输入端焊接固定,或者分别与第二导电片和电流输出端焊接固定。
在另一个具体的实施方案中,第一端设置有朝向基板设置的第一接电柱和第二接电柱,其中,第一接电柱与电流输入端电连接,第二接电柱与电流输出端电连接;基板上对应第一接电柱的位置设置有第一焊盘,对应第二接电柱的位置设置有第二焊盘,其中,第一焊盘与电源正极电连接,第二焊盘与电源负极电连接,同时,第一焊盘还与第一接电柱电连接,第二焊盘还与第二接电柱电连接,这样,就可将热电制冷模组连接于电源的供电回路中。
具体设置时,第一焊盘与第一接电柱之间、以及第二焊盘与第二接电柱之间可分别通过导电胶电连接;或者第一焊盘与第一接电柱之间、以及第二焊盘与第二接电柱之间也可通过第二电极弹片电连接。
热电制冷模组与基板之间还可通过柔性电路板电连接,具体设置时,可在柔性电路板的两端之间设置两条布线,其中一条布线分别与基板的电源正极和热电制冷模组的电流输入端电连接,另一条布线分别与基板的电源负极和热电制冷模组的电流输出端电连接。
为了提高柔性电路板的强度,还可在盖板上开槽用以容纳柔性电路板。具体设置时,盖板包括顶壁以及设置于顶壁的周侧的侧壁,该侧壁包括第一壁面和第二壁面,其中,第一壁面朝向基板设置,第二壁面朝向封装于盖板内的热电制冷模组设置,上述开槽可由第一壁面延伸至第二壁面;电流输入端与电流输出端设置于热电制冷模组靠近第二壁面的一端,具体设置于热板或者冷板上皆可;基板上对应第一壁面的位置设置有第三焊盘和第四焊盘,第三焊盘与电源正极电连接,第四焊盘与电源负极电连接;柔性电路板的一端嵌设于开槽内,并与第三焊盘和第四焊盘分别电连接,柔性电路板的另一端由第二壁面伸出至开槽外,并与电流输入端和电流输出端分别电连接。具体设置时,柔性电路板与第三焊盘和第四焊盘之间可分别通过导电胶电连接。
在一个具体的实施方案中,凸台与盖板可以为一体成型结构,以简化芯片封装结构的制作工艺。
第二方面,本申请还提供了一种电子设备,所述电子设备包括上述第一方面中任意可能的实施方案中的芯片封装结构,由于芯片封装结构可实现分区散热,并且封装工艺难度得以降低,因此该电子设备的性能较为稳定,制作工艺难度也得以降低。
附图说明
图1为本申请一实施例芯片封装结构的结构示意图;
图2为本申请实施例盖板的结构示意图;
图3为本申请实施例热电制冷模组的制冷原理示意图;
图4A~图4E为本申请实施例将热电制冷模组封装于盖板的流程示意图;
图5为本申请实施例热电制冷模组的冷板的结构示意图;
图6为本申请一实施例热电制冷模组的结构示意图;
图7为本申请实施例热电制冷模组的热板的平面结构示意图;
图8为本申请一实施例芯片封装结构的局部结构示意图;
图9为本申请另一实施例芯片封装结构的局部结构示意图;
图10为本申请又一实施例芯片封装结构的局部结构示意图;
图11为本申请又一实施例芯片封装结构的局部结构示意图;
图12为本申请又一实施例芯片封装结构的局部结构示意图;
图13为本申请实施例柔性电路板的平面结构示意图;
图14为本申请又一实施例芯片封装结构的局部结构示意图;
图15为本申请又一实施例芯片封装结构的局部结构示意图。
具体实施方式
为了使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请作进一步地详细描述。
目前,针对将多个芯片集成于同一个基板上的封装结构,由于不同的芯片的耐温程度也不尽相同,对于耐温程度较低的芯片通常采用热电制冷模组进行散热,这样就需要将热电制冷模组内嵌于芯片的封装结构内。而现有技术中,在将热电制冷模组内嵌设置时,往往需要对芯片封装结构进行较大的改动,从而导致封装工艺的难度增大。基于此,本申请提供了一种芯片封装结构,该芯片封装结构在能够实现分区散热的前提下,降低由于内嵌热电制冷模组的而产生的封装工艺难度。
本申请实施例提供的芯片封装结构具体可应用于电子设备中,该电子设备可以为现有技术中的手机、平面电脑、笔记本电脑或者台式机等常见终端。首先参考图1所示,本申请实施例提供的芯片封装结构具体可以为采用SIP封装技术封装的结构,包括基板10以及设置于基板10上的至少两个可实现不同功能的芯片20,该至少两个芯片20具体可通过粘接或者焊接的方式固定于基板10上。请继续参考图1所示,芯片封装结构还可以包括设置于芯片20背离基板10的一侧的盖板30,以将上述至少两个芯片20盖设于基板10与盖板30形成的封闭空间之内,减小芯片20被损坏的风险。该盖板30通常可以为铜材质,请一并参考图2所示,盖板30可以包括顶壁31以及设置于顶壁31的周侧的侧壁32,具体设置时,盖板30的侧壁32包括朝向基板10设置的第一壁面33以及朝向封闭空间设置的第二壁面34,第一壁面33与基板10之间可通过粘胶固定连接以形成上述封闭空间。
对于上述至少两个可实现不同功能的芯片20,其耐温程度必然存在差别,这样在设计时,就需要对不同的芯片20采取不同的散热方式。在本申请实施例中,针对耐温程度较低的芯片20,可采用热电制冷模组对其进行主动散热,而针对耐温程度较高的芯片20,采用合理的自然散热方式满足其散热需求即可。具体实施时,盖板30的顶壁31朝向基板10的一侧端面具有与上述芯片20一一对应的子区域35,其中,对于耐温程度较高的芯片20,在与其对应的子区域35内设置有凸台40,该凸台40可在盖板30盖设于芯片20之上时与芯片20接触,从而使芯片20将热量传递至凸台40并进一步由凸台40传递至整个盖板30,实现自然散热的目的;而对于耐温程度较低的芯片20,则可在与其对应的子区域35内设置热电制冷模组50,该热电制冷模组50同样可在盖板30盖设于芯片20之上时与芯片20接触,从而实现对芯片20主动散热。其中,凸台40与盖板30可以为一体成型结构,以简化芯片封装结构的制作工艺;热电制冷模组50可通过粘接或者焊接的方式固定于盖板30上,并且,在本申请实施例中,还可以通过灌封胶60将凸台40与热电制冷模组50一体灌封,以提高两者的强度。
应当说明的是,在本申请实施例中,上至少两个芯片20包括但不限于ASIC(application specific integrated circuit)逻辑芯片21、内存芯片22以及模拟芯片等,以ASIC逻辑芯片21和内存芯片22为例,ASIC逻辑芯片21的最高允许工作温度为105℃,内存芯片22的最高允许工作温度为95℃,因此ASIC逻辑芯片21的耐温程度要高于内存芯片22的耐温程度,这样,当将这两个芯片20封装在同一结构内时,就需要使用热电制冷模组50对内存芯片22进行主动散热,而ASIC逻辑芯片21则可利用凸台40自然散热。以下实施例具体以包括ASIC逻辑芯片21和内存芯片22两个芯片20的芯片封装结构为例进行说明。
热电制冷模组50的结构如图3所示,包括相对设置的热板51和冷板52以及多个P型半导体53和多个N型半导体54,其中,热板51包括第一绝缘层511以及阵列排布于第一绝缘层511朝向冷板52的一侧的多个第一金属片512,类似地,冷板52包括第二绝缘层521以及阵列排布于第二绝缘层521朝向热板51的一侧的多个第二金属片522,P型半导体53和N型半导体54设置于热板51和冷板52之间且交错排列,具体地,对于其中任意一个N型半导体54,该N型半导体54的一端与其一侧的P型半导体53的同一端共同连接一个第一金属片512,该N型半导体54的另一端与其另一侧的P型半导体53的同一端共同连接一个第二金属片522。在该实施例中,第一绝缘层511和第二绝缘层521可采用热传导性能良好的陶瓷材质,第一金属片512和第二金属片522可采用铜、铝或其它金属导体材质。
热电制冷模组50可理解为由N型半导体54和P型半导体53形成的多个半导体热电偶组成,由于N型半导体54有多余的电子,有负温差电势,P型半导体53电子不足,有正温差电势,当电子从P型半导体53穿过结点至N型半导体54时,结点的温度降低,其能量必然增加,而且增加的能量相当于结点所消耗的能量,相反,当电子从N型半导体54流至P型半导体53时,结点的温度就会升高。那么,在外加电场的作用下,通过使电流由N型半导体54流向其一侧的P型半导体53,就可使该N型半导体54与该P型半导体53共同连接的第二金属片522产生吸热现象,使冷板52温度降低,以及,使该N型半导体54与其另一侧的P型半导体53共同连接的第一金属片512产生放热现象,使热板51温度升高。
具体设置时,请结合图1和图2所示,热电制冷模组50的冷板52靠近内存芯片22设置,从而对内存芯片22进行散热;热板51设置于盖板30上,以便于将热量传递给盖板30。芯片封装结构还包括设置于冷板52与内存芯片22之间的导热界面材料70,利用导热界面材料70可以填补两者接触时由于表面凹凸而产生的微空隙,以减小传热热阻,从而可以提高对内存芯片22的散热效果。当然,凸台40与ASIC逻辑芯片21之间也可以设置导热界面材料70,以使ASIC逻辑芯片21产生的热量能够尽快传递给凸台40。
通常的,在制作热电制冷模组50和加工凸台40时,热电制冷模组50的厚度公差为±0.1mm左右,而凸台40的高度公差则为±0.05mm左右,二者存在的高度差最高可达0.15mm,而这部分高度差需要由导热界面材料70来平衡,以导热界面材料70的热流密度为15W/cm2为例,0.1mm厚度的导热界面材料70就能使芯片20表面与冷板52表面产生5℃的温度差异,这对芯片20的散热非常不利,因此,在本申请实施例中,有必要将冷板52朝向基板10的一侧表面与凸台40朝向基板10的一侧表面进行共面设置,以使两个导热界面材料70的厚度一致且尽量较小,提高对芯片20的散热效果。
上述实施例中,冷板52朝向基板的一侧表面与凸台40朝向基板的一侧表面的共面可通过研磨工艺实现。具体来讲,请参考图4A至图4E所示,首先在对应的子区域35内铺设约200mm厚的焊料351,然后将热电制冷模组50焊接固定于子区域35内,利用灌封胶60将热电制冷模组50与凸台40灌封为一体结构,在固化后去除冷板52表面与凸台40表面的灌封胶60,然后对两者的表面进行研磨使两者的表面实现共面。当然,为了获得较好的研磨精度,可将冷板52朝向基板的一侧表面与凸台40设置为相同的材质,具体实施时,请一并参考图5所示,冷板52除包括上述第二绝缘层521以及由多个第二金属片522形成的导电层之外,还包括设置于第二绝缘层521靠近基板的一侧的附加层523,该附加层523与凸台40的材质相同,当凸台40与盖板30为一体成型结构时,该附加层523与凸台40均为铜材质。
在本申请实施例中,热电制冷模组需由基板提供电能以实现制冷,具体实施时,热电制冷模组与基板之间可采用下面几种供取电方式。
请结合图6和图7所示,在本申请的一个实施例中,热电制冷模组50的热板51具有超出其冷板52的第一端513,该第一端513具体可以为与热板51上靠近凸台的一端相对的一端,或者也可以为与热板51上靠近凸台的一端相邻的其中一端,并且在将热电制冷模组50与凸台一体灌封时,需保证该第一端513延伸出灌封结构之外,热电制冷模组50的电流输入端55与电流输出端56即设置于第一端513朝向基板10的一侧,这样,通过将电流输入端55与基板10的电源正极电连接,以及将电流输出端56与基板10的电源负极电连接,即可形成制冷回路。
具体设置时,电流输入端55与电源正极之间、电流输出端56与电源负极之间可通过多种方式形成电连接。参考图6和图8所示,在一个具体的实施方案中,基板10上对应第一端513的位置分别嵌设有第一导电片11和第二导电片(与第一导电片11位置相对,图中未示出),其中,第一导电片11可通过基板走线与电源正极电连接,第二导电片可通过基板走线与电源负极电连接,当然,在盖板30所覆盖的封装结构内,若基板10由于集成度过高而未留有电源正负极接线端,可将第一导电片11和第二导电片分别延伸至盖板30外侧的基板10取电,此处不过多赘述。在该实施例中,第一导电片11与电流输入端55之间、以及第二导电片与电流输出端56之间可分别通过第一电极弹片12电连接,这样,就可使电源正极与电流输入端55之间、以及电流输出端56与电源负极之间分别实现电连接,形成制冷回路;其中,第一电极弹片12具体可采用图8中所示的O形弹片,并且为了提高电连接可靠性,O形弹片的两端可分别与第一导电片11和电流输入端55或者分别与第二导电片和电流输出端56焊接固定。
如图6和图9所示,在另一实施方案中,热板51的第一端513设置有第一接电柱514和第二接电柱(与第一接电柱514位置相对,图中未示出),其中,第一接电柱514可设置于电流输入端55的位置并与电流输入端55电连接,类似地,第二接电柱可设置于电流输出端56的位置并与电流输出端56电连接;基板10上对应第一接电柱514的位置设置有第一焊盘13,该第一焊盘13可通过基板走线与电源正极电连接,同时,第一焊盘13与第一接电柱514之间可如图9中所示通过导电胶515粘接,这样既可以实现两者的电连接,还可以使两者在电连接状态下保持固定,提高电连接可靠性;当然,第一焊盘13与第一接电柱514之间也可如图10中所示通过第二电极弹片516电连接,使第二电极弹片516利用其自身的弹性作用抵接于第一焊盘13与第一接电柱514之间并将两者导通。类似地,基板上对应第二接电柱的位置设置有第二焊盘,该第二焊盘可通过基板走线与电源负极电连接,同时,第二焊盘与第二接电柱之间也可通过上述方案中导电胶或者第二电极弹片电连接,此处不再赘述。采用上述方案,就可使电源正极与电流输入端之间、以及电流输出端与电源负极之间分别实现电连接,形成制冷回路。
请参考图11所示,在本申请的另一实施例中,热电制冷模组50与基板10之间还可通过柔性电路板80电连接,具体设置时,柔性电路板80的一端与基板10的电源正极和电源负极分别电连接,另一端与热电制冷模组50的电流输入端和电流输出端分别电连接,这样,通过在柔性电路板80的两端之间布线,使电源正极通过柔性电路板80与电流输入端电连接,以及使电流输出端通过柔性电路板80与电源负极电连接,形成制冷回路。
在上述实施例中,柔性电路板80的结构稳定性决定着热电制冷模组50与基板10之间的电连接可靠性,为了提高柔性电路板80的结构稳定性,请一并参考图11和图12所示,盖板30的侧壁32设置有可用于容纳柔性电路板80的开槽36,该开槽36由侧壁32的第一壁面33延伸至其第二壁面34,这样,通过将柔性电路板80的至少部分设置于开槽36内就可保证柔性电路板80的强度。在将热电制冷模组50与基板10电连接时,电流输入端和电流输出端设置于热电制冷模组50靠近第二壁面34的一端,具体设置于热板51或者冷板52上皆可,只要保证接入电源后在冷板52侧电流能够由N型半导体流向P型半导体,以及在热板51侧电流能够由P型半导体流向N型半导体即可;基板10上对应第一壁面33的位置设置有第三焊盘14和第四焊盘(与第三焊盘14位置相对,图中未示出),其中,第三焊盘14与电源正极电连接,第四焊盘与电流负极电连接;柔性电路板80的一端嵌设于开槽36内,并与第三焊盘14和第四焊盘分别电连接,柔性电路板80的另一端可伸出至开槽36外,并与电流输入端和电流输出端分别电连接,这样就能够在保证柔性电路板80的强度的前提下实现热电制冷模组50与基板10之间的可靠电连接。
参考图13所示,在将柔性电路板80与基板电连接时,同样可在柔性电路板80的端部设置焊盘,即第五焊盘81与第六焊盘82,这样,通过导电胶即可将第三焊盘与第五焊盘81固定连接并导通、以及将第四焊盘与第六焊盘82固定连接并导通。
应当理解的是,在本申请的其它实施例中,热电制冷模组50与基板10之间还可通过金属线90电连接,具体设置时,参考图14所示,可在基板10上设置与电源正极电连接的第一管脚15以及与电源负极电连接的第二管脚(与第一管脚15位置相对,图中未示出),然后利用金属线90分别将第一管脚15与电流输入端、第二管脚与电流输出端之间电连接即可。当然,还可如图15所示,在基板10上嵌设第三导电片16和第四导电片(与第三导电片16位置相对,图中未示出),该第三导电片16和第四导电片既可通过基板走线分别与封装内的电源正极和电源负极电连接,也可延伸至盖板30外侧的基板10取电,然后利用金属线90分别将第三导电片16与电流输入端、第四导电片与电流输出端之间电连接即可。
综上,本申请实施例提供的芯片封装结构可通过热电制冷模组实现分区散热,并且在设置时无需对其它封装器件进行改动,只要将热电制冷模组集成于芯片封装结构的盖板内即可实现,因此可以降低芯片封装结构的封装工艺难度。
本申请实施例提供了一种电子设备,该电子设备可以为现有技术中的手机、平面电脑、笔记本电脑或者台式机等常见终端,包括上述任一实施例中的芯片封装结构,由于芯片封装结构可实现分区散热,并且封装工艺难度得以降低,因此该电子设备的性能较为稳定,制作工艺难度也得以降低。
以上,仅为本申请的具体实施方式,但本申请的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本申请揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本申请的保护范围之内。因此,本申请的保护范围应以权利要求的保护范围为准。

Claims (11)

1.一种芯片封装结构,其特征在于,包括基板、至少两个芯片、盖板以及至少一个热电制冷模组,其中:
至少两个所述芯片设置于所述基板上;
所述盖板盖设于所述芯片背离所述基板的一侧,且所述盖板朝向所述基板的一侧端面包括与每个所述芯片分别对应的子区域,至少一个所述子区域内设有凸台;
至少一个所述热电制冷模组分别设置于未设有所述凸台的所述子区域内,用于对对应的所述芯片散热;
所述热电制冷模组包括相对设置的热板和冷板,所述热板设置于所述盖板上,所述冷板朝向所述基板设置;
对于每个所述热电制冷模组,所述热板的第一端超出所述冷板,所述热电制冷模组的电流输入端与电流输出端设置于所述第一端朝向所述基板的一侧,其中,所述热板的第一端为所述热板上与靠近所述凸台的一端相对或相邻的其中一端;所述电流输入端与所述基板的电源正极电连接,所述电流输出端与所述基板的电源负极电连接,以形成制冷回路。
2.如权利要求1所述的芯片封装结构,其特征在于,所述冷板朝向所述基板的一侧与对应的所述芯片之间设置有导热界面材料;和/或,
所述凸台朝向所述基板的一侧与对应的所述芯片之间设置有导热界面材料。
3.如权利要求2所述的芯片封装结构,其特征在于,所述冷板靠近所述基板的一侧表面与所述凸台朝向所述基板的一侧表面共面设置。
4.如权利要求2所述的芯片封装结构,其特征在于,所述冷板为叠层结构,且所述冷板靠近所述基板的一层结构与所述凸台的材质相同。
5.如权利要求1所述的芯片封装结构,其特征在于,所述热电制冷模组与所述凸台为一体灌封结构。
6.如权利要求1所述的芯片封装结构,其特征在于,所述基板上对应所述第一端的位置嵌设有与所述电源正极电连接的第一导电片、以及与所述电源负极电连接的第二导电片;
所述第一导电片与所述电流输入端之间、以及第二导电片与所述电流输入端之间分别通过第一电极弹片电连接。
7.如权利要求1所述的芯片封装结构,其特征在于,所述第一端设置有朝向所述基板设置的第一接电柱和第二接电柱,所述第一接电柱与所述电流输入端电连接,所述第二接电柱与所述电流输出端电连接;
所述基板上对应所述第一接电柱的位置设置有第一焊盘,对应所述第二接电柱的位置设置有第二焊盘,所述第一焊盘分别与所述第一接电柱以及所述电源正极电连接,所述第二焊盘分别与所述第二接电柱以及所述电源负极电连接。
8.如权利要求7所述的芯片封装结构,其特征在于,所述第一焊盘与所述第一接电柱之间、以及所述第二焊盘与所述第二接电柱之间分别通过导电胶电连接。
9.如权利要求7所述的芯片封装结构,其特征在于,所述第一焊盘与所述第一接电柱之间、以及所述第二焊盘与所述第二接电柱之间分别通过第二电极弹片电连接。
10.如权利要求1~9任一项所述的芯片封装结构,其特征在于,所述凸台与所述盖板为一体成型结构。
11.一种电子设备,其特征在于,包括如权利要求1~10任一项所述的芯片封装结构。
CN201910469973.2A 2019-05-31 2019-05-31 一种芯片封装结构及一种电子设备 Active CN112018049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910469973.2A CN112018049B (zh) 2019-05-31 2019-05-31 一种芯片封装结构及一种电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910469973.2A CN112018049B (zh) 2019-05-31 2019-05-31 一种芯片封装结构及一种电子设备

Publications (2)

Publication Number Publication Date
CN112018049A CN112018049A (zh) 2020-12-01
CN112018049B true CN112018049B (zh) 2022-08-19

Family

ID=73502039

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910469973.2A Active CN112018049B (zh) 2019-05-31 2019-05-31 一种芯片封装结构及一种电子设备

Country Status (1)

Country Link
CN (1) CN112018049B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201629690U (zh) * 2009-11-13 2010-11-10 合肥聚能新能源科技有限公司 一种光伏组件、微型变流器、半导体制冷器的组合装置
CN103456699B (zh) * 2013-09-29 2016-03-30 中国兵器工业集团第二一四研究所苏州研发中心 集成电路封装结构及其封装方法
CN104201113B (zh) * 2014-09-04 2017-06-16 中国电子科技集团公司第五十八研究所 系统级封装的气密性密封结构及其制造方法
JP2017123379A (ja) * 2016-01-05 2017-07-13 富士通株式会社 半導体装置
CN109103154A (zh) * 2017-06-21 2018-12-28 华为技术有限公司 一种芯片封装结构

Also Published As

Publication number Publication date
CN112018049A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US7301233B2 (en) Semiconductor chip package with thermoelectric cooler
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
KR100973722B1 (ko) 방열기를 가지는 전자 모듈 어셈블리
US8004070B1 (en) Wire-free chip module and method
CN107305875B (zh) 双向半导体封装件
KR20130115456A (ko) 반도체 패키지, 반도체 모듈, 및 그 실장 구조
JP2004047883A (ja) 電力半導体装置
US10672677B2 (en) Semiconductor package structure
KR20200068285A (ko) 양면 냉각 파워 모듈 및 이의 제조방법
JP2004006603A (ja) 半導体パワーデバイス
CN210349834U (zh) 双面散热的功率器件模组
US8963303B2 (en) Power electronic device
CN201946588U (zh) 一种功率半导体器件的封装结构
CN112018049B (zh) 一种芯片封装结构及一种电子设备
CN112701094A (zh) 一种功率器件封装结构及电力电子设备
TWM593659U (zh) 直接導出電子元件熱能的封裝結構
CN213212151U (zh) 一种半导体封装结构
CN211238226U (zh) 功率半导体封装器件
CN210349819U (zh) 功率器件模组
KR101897304B1 (ko) 파워 모듈
CN210379025U (zh) 功率器件封装结构
CN110676232B (zh) 一种半导体器件封装结构及其制作方法、一种电子设备
CN210467819U (zh) 一种芯片封装件
CN215644461U (zh) 一种功率模块及电子设备
CN214672581U (zh) 集成功率功能模块组合体的新型封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant