CN211858642U - 耐高压功率二极管器件 - Google Patents
耐高压功率二极管器件 Download PDFInfo
- Publication number
- CN211858642U CN211858642U CN202020886235.6U CN202020886235U CN211858642U CN 211858642 U CN211858642 U CN 211858642U CN 202020886235 U CN202020886235 U CN 202020886235U CN 211858642 U CN211858642 U CN 211858642U
- Authority
- CN
- China
- Prior art keywords
- metal plate
- metal base
- lead frame
- transverse
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型公开一种耐高压功率二极管器件，其金属基座的上表面具有2个支撑部，所述2个二极管芯片位于金属基座正上方并且其各自同极性一端分别通过焊锡层与金属基座的2个支撑部电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出；所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所所述环氧封装层的下表面且位于2个所述第二引脚部左右侧均开有至少一个第一凹槽，所述环氧封装层的下表面且位于第一引脚部前后侧均开有至少一个第二凹槽。本实用新型既有利于进一步降低器件的体积和占用PCB电路板的面积，也有利于快速将二极管芯片热量扩散出。
Description
技术领域
本实用新型涉及半导体器件技术领域，尤其涉及一种耐高压功率二极管器件。
背景技术
二极管器件是一种具有单向传导电流的电子器件，在半导体二极管内部有一个PN结两个引线端子，这种电子器件按照外加电压的方向，具备单向电流的转导性，广泛用于电子产品和通信等方面。一般来讲，贴片晶体二极管是一个由p型半导体和n型半导体烧结形成的p-n结界面。在其界面的两侧形成空间电荷层，构成自建电场。当外加电压等于零时，由于p-n 结两边载流子的浓度差引起扩散电流和由自建电场引起的漂移电流相等而处于电平衡状态，这也是常态下的二极管特性，而目前很多的贴片二极管的体积较大，因而不能满足市场上对于小型化和薄型化需求，同时，散热性能也不佳。
发明内容
本实用新型的目的是提供一种耐高压功率二极管器件，该耐高压功率二极管器件既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命。
为达到上述目的，本实用新型采用的技术方案是：一种耐高压功率二极管器件，包括2个二极管芯片、金属基座和引线架，一环氧封装层包覆于2个二极管芯片、金属基座和引线架上，所述金属基座的上表面具有2个支撑部，所述2个二极管芯片位于金属基座正上方并且其各自同极性一端分别通过焊锡层与金属基座的2个支撑部电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出；
所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述横金属板的中央具有2个向下外凸的焊接凸起块，所述引线架的横金属板位于二极管芯片的正上方且其2个焊接凸起块分别通过焊锡层与2个二极管芯片各自同极性另一端电连接，所述第一竖金属板和第二竖金属板各自与横金属板相背的一端为第二引脚部，此第二引脚部从环氧封装层内延伸出；
所述环氧封装层的下表面且位于2个所述第二引脚部左右侧均开有至少一个第一凹槽，所述环氧封装层的下表面且位于第一引脚部前后侧均开有至少一个第二凹槽。
上述技术方案中进一步改进的方案如下：
1. 上述方案中，位于所述引线架上横金属板的焊接凸起块与二极管芯片的正极电连接，所述引线架的第二引脚部作为正极输入端。
2. 上述方案中，所述金属基座的支撑部与二极管芯片负极电连接，所述金属基座的第一引脚部作为负极输入端。
3. 上述方案中，所述环氧封装层的下表面且位于第一引脚部前后侧均开有2个第二凹槽。
由于上述技术方案的运用，本实用新型与现有技术相比具有下列优点：
1. 本实用新型耐高压功率二极管器件，其金属基座的上表面具有2个支撑部，所述2个二极管芯片位于金属基座正上方并且其各自同极性一端分别通过焊锡层与金属基座的2个支撑部电连接，位于金属基座下端的第一引脚部从环氧封装层内延伸出；所述引线架进一步包括横金属板和分别位于横金属板两端的第一竖金属板和第二竖金属板，所述引线架的横金属板位于二极管芯片的正上方且其中央通过焊锡层与2个二极管芯片各自同极性另一端电连接，所述第一竖金属板和第二竖金属板各自与横金属板相背的一端为第二引脚部，此第二引脚部从环氧封装层内延伸出，既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命。
2. 本实用新型耐高压功率二极管器件，其环氧封装层的下表面且位于2个所述第二引脚部左右侧均开有至少一个第一凹槽，所述环氧封装层的下表面且位于第一引脚部前后侧均开有至少一个第二凹槽，既有利于增加散热面积，也有利于改善半导体器件与PCB电路板之间的空气流通速率，从而更有利于快速带走热量；还有，其横金属板的中央具有2个向下外凸的焊接凸起块，所述引线架的横金属板位于二极管芯片的正上方且其2个焊接凸起块分别通过焊锡层与2个二极管芯片各自同极性另一端电连接，大大降低了虚焊的风险，进一步提高了电性的可靠性和使用寿命。
附图说明
附图1为本实用新型耐高压功率二极管器件结构示意图；
附图2为本实用新型耐高压功率二极管器件的剖视结构示意图。
以上附图中：1、二极管芯片；2、金属基座；21、支撑部；22、第一引脚部；3、引线架；4、环氧封装层；5、焊锡层；6、横金属板；61、焊接凸起块；7、第一竖金属板；8、第二竖金属板；9、第二引脚部；10、第一凹槽；11、第二凹槽。
具体实施方式
在本实用新型的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制；术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性；此外，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。
实施例1：一种耐高压功率二极管器件，包括2个二极管芯片1、金属基座2和引线架3，一环氧封装层4包覆于2个二极管芯片1、金属基座2和引线架3上，所述金属基座2的上表面具有2个支撑部21，所述2个二极管芯片1位于金属基座2正上方并且其各自同极性一端分别通过焊锡层5与金属基座2的2个支撑部21电连接，位于金属基座2下端的第一引脚部22从环氧封装层4内延伸出；
所述引线架3进一步包括横金属板6和分别位于横金属板6两端的第一竖金属板7和第二竖金属板8，所述横金属板6的中央具有2个向下外凸的焊接凸起块61，所述引线架3的横金属板6位于二极管芯片1的正上方且其2个焊接凸起块61分别通过焊锡层5与2个二极管芯片1各自同极性另一端电连接，所述第一竖金属板7和第二竖金属板8各自与横金属板6相背的一端为第二引脚部9，此第二引脚部9从环氧封装层4内延伸出；
所述环氧封装层4的下表面且位于2个所述第二引脚部9左右侧均开有至少一个第一凹槽10，所述环氧封装层4的下表面且位于第一引脚部22前后侧均开有至少一个第二凹槽11。
位于所述引线架3上横金属板6的焊接凸起块61与二极管芯片1的正极电连接，所述引线架3的第二引脚部9作为正极输入端。
上述金属基座2的支撑部21与二极管芯片1负极电连接，所述金属基座2的第一引脚部22作为负极输入端。
实施例2：一种耐高压功率二极管器件，包括2个二极管芯片1、金属基座2和引线架3，一环氧封装层4包覆于2个二极管芯片1、金属基座2和引线架3上，所述金属基座2的上表面具有2个支撑部21，所述2个二极管芯片1位于金属基座2正上方并且其各自同极性一端分别通过焊锡层5与金属基座2的2个支撑部21电连接，位于金属基座2下端的第一引脚部22从环氧封装层4内延伸出；
所述引线架3进一步包括横金属板6和分别位于横金属板6两端的第一竖金属板7和第二竖金属板8，所述横金属板6的中央具有2个向下外凸的焊接凸起块61，所述引线架3的横金属板6位于二极管芯片1的正上方且其2个焊接凸起块61分别通过焊锡层5与2个二极管芯片1各自同极性另一端电连接，所述第一竖金属板7和第二竖金属板8各自与横金属板6相背的一端为第二引脚部9，此第二引脚部9从环氧封装层4内延伸出；
所述环氧封装层4的下表面且位于2个所述第二引脚部9左右侧均开有至少一个第一凹槽10，所述环氧封装层4的下表面且位于第一引脚部22前后侧均开有至少一个第二凹槽11。
位于所述引线架3上横金属板6的焊接凸起块61与二极管芯片1的正极电连接，所述引线架3的第二引脚部9作为正极输入端。
上述金属基座2的支撑部21与二极管芯片1负极电连接，所述金属基座2的第一引脚部22作为负极输入端。
上述环氧封装层4的下表面且位于第一引脚部22前后侧均开有2个第二凹槽11。
采用上述耐高压功率二极管器件时，其既有利于进一步降低器件的体积和占用PCB电路板的面积，满足市场对产品小型化需求，也有利于快速将二极管芯片热量扩散出，延长了半导体器件的使用寿命；还有，其横金属板的中央具有2个向下外凸的焊接凸起块，所述引线架的横金属板位于二极管芯片的正上方且其2个焊接凸起块分别通过焊锡层与2个二极管芯片各自同极性另一端电连接，大大降低了虚焊的风险，进一步提高了电性的可靠性和使用寿命；还有，其既有利于增加散热面积，也有利于改善半导体器件与PCB电路板之间的空气流通速率，从而更有利于快速带走热量。
上述实施例只为说明本实用新型的技术构思及特点，其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施，并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰，都应涵盖在本实用新型的保护范围之内。
Claims (4)
1.一种耐高压功率二极管器件，其特征在于：包括2个二极管芯片（1）、金属基座（2）和引线架（3），一环氧封装层（4）包覆于2个二极管芯片（1）、金属基座（2）和引线架（3）上，所述金属基座（2）的上表面具有2个支撑部（21），所述2个二极管芯片（1）位于金属基座（2）正上方并且其各自同极性一端分别通过焊锡层（5）与金属基座（2）的2个支撑部（21）电连接，位于金属基座（2）下端的第一引脚部（22）从环氧封装层（4）内延伸出；
所述引线架（3）进一步包括横金属板（6）和分别位于横金属板（6）两端的第一竖金属板（7）和第二竖金属板（8），所述横金属板（6）的中央具有2个向下外凸的焊接凸起块（61），所述引线架（3）的横金属板（6）位于二极管芯片（1）的正上方且其2个焊接凸起块（61）分别通过焊锡层（5）与2个二极管芯片（1）各自同极性另一端电连接，所述第一竖金属板（7）和第二竖金属板（8）各自与横金属板（6）相背的一端为第二引脚部（9），此第二引脚部（9）从环氧封装层（4）内延伸出；
所述环氧封装层（4）的下表面且位于2个所述第二引脚部（9）左右侧均开有至少一个第一凹槽（10），所述环氧封装层（4）的下表面且位于第一引脚部（22）前后侧均开有至少一个第二凹槽（11）。
2.根据权利要求1所述的耐高压功率二极管器件，其特征在于：位于所述引线架（3）上横金属板（6）的焊接凸起块（61）与二极管芯片（1）的正极电连接，所述引线架（3）的第二引脚部（9）作为正极输入端。
3.根据权利要求1所述的耐高压功率二极管器件，其特征在于：所述金属基座（2）的支撑部（21）与二极管芯片（1）负极电连接，所述金属基座（2）的第一引脚部（22）作为负极输入端。
4.根据权利要求1所述的耐高压功率二极管器件，其特征在于：所述环氧封装层（4）的下表面且位于第一引脚部（22）前后侧均开有2个第二凹槽（11）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020886235.6U CN211858642U (zh) | 2020-05-25 | 2020-05-25 | 耐高压功率二极管器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202020886235.6U CN211858642U (zh) | 2020-05-25 | 2020-05-25 | 耐高压功率二极管器件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN211858642U true CN211858642U (zh) | 2020-11-03 |
Family
ID=73236286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202020886235.6U Active CN211858642U (zh) | 2020-05-25 | 2020-05-25 | 耐高压功率二极管器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN211858642U (zh) |
-
2020
- 2020-05-25 CN CN202020886235.6U patent/CN211858642U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN211743142U (zh) | 一种双芯片的导热型贴片二极管 | |
| CN211858642U (zh) | 耐高压功率二极管器件 | |
| CN211858641U (zh) | 大电流二极管器件 | |
| CN209046614U (zh) | 一种1.27mm窄引线间距光MOS固体继电器 | |
| CN211929482U (zh) | 单向tvs半导体器件 | |
| CN113192938B (zh) | 一种大电流无极性的肖特基二极管 | |
| CN112687676B (zh) | 压接式igbt子模组及压接式igbt模块 | |
| CN211858640U (zh) | 大电流并联半导体器件 | |
| CN211719583U (zh) | 一种芯片斜立的半导体器件封装结构 | |
| CN211858638U (zh) | 贴片式半导体器件 | |
| CN211858643U (zh) | 半桥半导体封装结构 | |
| CN212062428U (zh) | 表面贴装瞬态二极管器件 | |
| CN210575922U (zh) | 一种功率半导体器件的封装结构 | |
| CN209785910U (zh) | 大电流半导体功率器件 | |
| CN211858639U (zh) | 半桥整流器件 | |
| CN219246668U (zh) | 一种二极管新型双晶框架结构 | |
| CN111584453B (zh) | 高可靠性表面贴装半波器件 | |
| CN215731676U (zh) | 一种超薄型贴片二极管 | |
| CN213071112U (zh) | 一种整流半导体器件 | |
| CN217280751U (zh) | 一种新型的多面散热功率半导体模块 | |
| CN219832657U (zh) | 一种叠层芯片的封装结构 | |
| CN214378401U (zh) | 一种基于梯度功能复合材料封装的压接型igbt功率模块 | |
| CN214542214U (zh) | 一种大功率的肖特基整流管 | |
| CN211957631U (zh) | 全波整流芯片的封装结构 | |
| CN212182318U (zh) | 大功率桥堆整流器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |