CN209785910U - 大电流半导体功率器件 - Google Patents
大电流半导体功率器件 Download PDFInfo
- Publication number
- CN209785910U CN209785910U CN201920813483.5U CN201920813483U CN209785910U CN 209785910 U CN209785910 U CN 209785910U CN 201920813483 U CN201920813483 U CN 201920813483U CN 209785910 U CN209785910 U CN 209785910U
- Authority
- CN
- China
- Prior art keywords
- lead
- chip
- electrode
- power device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4901—Structure
- H01L2224/4903—Connectors having different sizes, e.g. different diameters
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本实用新型涉及半导体器件,尤其是一种具有一种大电流半导体功率器件,属于半导体器件封装技术领域。所述大电流半导体功率器件包括:引线框架,所述引线框架包括载片基岛区和引脚组件;所述引脚组件包括第一引脚,所述第一引脚包括连为一体的键合部和引出部;所述第一引脚的引出部有多个;所述第一引脚还包括连接部,第一引脚的引出部两两通过所述连接部相连;半导体芯片,所述半导体芯片设于所述载片基岛区中,所述半导体芯片通过键合件与引脚组件连接;和封装树脂。所述大电流半导体功率器件能够增大了器件源极引脚与PCB板的接触面积以及提高了PCB板之间焊接的牢固性与可靠性,从而提高了器件在系统应用中的电流能力。
Description
技术领域
本实用新型涉及半导体器件,尤其是一种具有一种大电流半导体功率器件,属于半导体器件封装技术领域。
背景技术
功率半导体封装已随着印刷电路板技术的发展而从通孔向表面安装封装发展。表面安装封装总体包括引线框架,半导体芯片被安装在该引线框架上。半导体器件和引线框的一部分通常用树脂材料密封。
半导体功率器件封装中重点考虑的问题包括高热耗散,低寄生电感,半导体器件和周围电路之间的低电阻。在大电流应用中,功率器件的电流能力往往取决于封装引线框架上键合的引线根数以及引脚与PCB板之间的焊接面积。常见的贴片式半导体功率器件的封装包括DFN封装,其引脚电流能力小,与PCB版之间的焊接面积小,热阻偏大,导致在大电流的应用中器件性能不佳。
发明内容
为了解决现有技术中存在的不足,本实用新型提供了一种大电流半导体功率器件,所述大电流半导体功率器件能够增大了器件源极引脚与PCB板的接触面积,使得在焊接时能够顺利爬锡,提高了PCB板之间焊接的牢固性与可靠性,从而提高了器件在系统应用中的电流能力。
根据本实用新型提供的技术方案,一种大电流半导体功率器件,所述大电流半导体功率器件包括:
引线框架,所述引线框架包括载片基岛区和引脚组件;所述引脚组件包括第一引脚,所述第一引脚包括连为一体的键合部和引出部;所述第一引脚的引出部有多个;所述第一引脚还包括连接部,第一引脚的引出部两两通过所述连接部相连;
半导体芯片,所述半导体芯片设于所述载片基岛区中,所述半导体芯片通过键合件与引脚组件连接;
和封装树脂。
进一步地,每个所述第一引脚引出部的宽度范围为0.5mm~3mm,长度范围为0.65mm~10mm;第一引脚的相邻两个引出部之间的距离范围为0.5mm~3mm。
进一步地,所述引脚组件还包括第二引脚,所述第二引脚包括连为一体的键合部和引出部;且所述第二引脚与所述第一引脚由所述封装树脂隔离。
进一步地,所述封装树脂将半导体芯片、键合件以及引脚组件盖封在引线框架上,且所述第一引脚和第二引脚的引出部从所述封装树脂中外露。
进一步地,第二引脚引出部的宽度范围为0.5mm~3mm,长度范围为0.65mm~10mm。
进一步地,所述半导体芯片包括相对的第一主面和第二主面,半导体芯片的第一主面贴在引线框架的载片基岛区上,第二主面包括第一电极和第二电极,所述第一电极通过键合件与第一引脚的键合部连接,第二电极与第二引脚的键合部连接。
进一步地,半导体芯片包括MOSFET芯片,MOSFET芯片的第一主面贴在引线框架的载片基岛区上,所述MOSFET芯片第二主面设有栅极和源极,所述MOSFET芯片的源极为半导体芯片的第一电极,MOSFET芯片的栅极为半导体芯片的第二电极。
进一步地,半导体芯片包括IGBT芯片和FRD芯片,IGBT芯片的第一主面和FRD芯片的第一主面均贴在引线框架的载片基岛区上;
所述IGBT芯片的第二主面设有栅极和发射极,所述GBT芯片的发射极为半导体芯片的第一电极,所述GBT芯片的栅极为半导体芯片的第二电极;
所述FRD芯片的第一主面为阴极,所述FRD芯片第二主面为阳极,所述FRD芯片的阳极为半导体芯片的第一电极。
进一步地,所述连接部连接第一引脚相邻的两个引出部中间,多个所述第一引脚的引出部呈梳齿状并列排布。
进一步地,所述引线框架的厚度范围为0.3~1.3mm。
从以上所述可以看出,本实用新型提供大电流半导体功率器件,与现有技术相比具备以下优点:所述连接部增大了器件源极引脚与PCB板的接触面积,提高了器件再系统应用中的电流能力。第一引脚的引出部和连接部的结构设计使得本实用新型在与PCB焊接的时候,锡膏能够顺利爬到第一引脚梳齿内部和侧边,加强了管脚和PCB板的结合,避免焊接不牢的问题。
附图说明
图1为本实用新型第一方面中第一种实施例的结构示意图。
图2为本实用新型第一方面中第一种实施例的结构示意图。
图3为本实用新型第一方面中第二种实施例的结构示意图。
图4为本实用新型第一方面中连接部的第一种实施例的结构示意图。
图5为本实用新型第一方面中连接部的第二种实施例的结构示意图。
图6 为本实用新型第一方面中连接部的第三种实施例的结构示意图。
图7本实用新型第一方面中截面的第一种实施例的结构示意图。
图8本实用新型第一方面中截面的第二种实施例的结构示意图。
100. 引线框架,110. 载片基岛区,120. 第一引脚,131. 键合部,132. 引出部,133. 连接部,140. 第二引脚,200. 半导体芯片,210. 第二主面,300. 键合件,400. 封装树脂。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是,下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
作为本实用新型的第一方面的第一种实施例,提供的大电流半导体功率器件,所述大电流半导体功率器件包括:
引线框架100,如图1和图2所示,所述引线框架100包括载片基岛区110和引脚组件;所述引脚组件包括第一引脚120,所述第一引脚120包括连为一体的键合部131和引出部132;所述第一引脚120的引出部132有多个;所述第一引脚120还包括连接部133,第一引脚120的引出部132两两通过所述连接部133相连;具体地,如图3和图5所示,所述连接部133连接第一引脚120相邻的两个引出部132中间,多个所述第一引脚120的引出部132呈梳齿状并列排布。
半导体芯片200,所述半导体芯片200设于所述载片基岛区110中,所述半导体芯片200通过键合件300与引脚组件连接;
封装树脂400,所述封装树脂400将半导体芯片200、键合件300以及引脚组件盖封在引线框架100上,且所述第一引脚120和第二引脚140的引出部132从所述封装树脂400中外露。
可以理解的是,所述连接部133增大了器件源极引脚与PCB板的接触面积,提高了器件再系统应用中的电流能力。
作为本实用新型的第一方面的第二种实施例,提供的大电流半导体功率器件,所述大电流半导体功率器件包括:
引线框架100,如图1和图2所示,所述引线框架100包括载片基岛区110和引脚组件;所述引脚组件包括第一引脚120,所述第一引脚120包括连为一体的键合部131和引出部132;所述第一引脚120的引出部132有多个;所述第一引脚120还包括连接部133,第一引脚120的引出部132两两通过所述连接部133相连;具体地,如图4所示,所述连接部133连接第一引脚120相邻的两个引出部132前端,多个所述第一引脚120的引出部132呈梳齿状并列排布。
半导体芯片200,所述半导体芯片200设于所述载片基岛区110中,所述半导体芯片200通过键合件300与引脚组件连接;
封装树脂400,所述封装树脂400将半导体芯片200、键合件300以及引脚组件盖封在引线框架100上,且所述第一引脚120和第二引脚140的引出部132从所述封装树脂400中外露。
可以理解的是,所述连接部133增大了器件源极引脚与PCB板的接触面积,提高了器件再系统应用中的电流能力。
作为本实用新型的第一方面的第三种实施例,提供的大电流半导体功率器件,所述大电流半导体功率器件包括:
引线框架100,如图1和图2所示,所述引线框架100包括载片基岛区110和引脚组件;所述引脚组件包括第一引脚120,所述第一引脚120包括连为一体的键合部131和引出部132;所述第一引脚120的引出部132有多个;所述第一引脚120还包括连接部133,第一引脚120的引出部132两两通过所述连接部133相连;
半导体芯片200,所述半导体芯片200包括相对的第一主面和第二主面210,半导体芯片200的第一主面贴在引线框架100的载片基岛区110上,第二主面210包括第一电极和第二电极,所述半导体芯片200包括MOSFET芯片,MOSFET芯片的第一主面贴在引线框架100的载片基岛区110上,所述MOSFET芯片第二主面210设有栅极和源极,所述MOSFET芯片的源极为半导体芯片200的第一电极,MOSFET芯片的栅极为半导体芯片200的第二电极。所述MOSFET芯片的源极通过键合件300与第一引脚120的键合部131连接,第二电极与第二引脚140的键合部131连接;MOSFET芯片的栅极与第二引脚140的键合部131连接。
封装树脂400,所述封装树脂400将半导体芯片200、键合件300以及引脚组件盖封在引线框架100上,且所述第一引脚120和第二引脚140的引出部(132)从所述封装树脂400中外露。
作为本实用新型的第一方面的第四种实施例,提供的大电流半导体功率器件,所述大电流半导体功率器件包括:
引线框架100,如图1和图2所示,所述引线框架100包括载片基岛区110和引脚组件;所述引脚组件包括第一引脚120,所述第一引脚120包括连为一体的键合部131和引出部132;所述第一引脚120的引出部132有多个;所述第一引脚120还包括连接部133,第一引脚120的引出部132两两通过所述连接部133相连;
半导体芯片200,所述半导体芯片200包括相对的第一主面和第二主面210,半导体芯片200的第一主面贴在引线框架100的载片基岛区110上,第二主面210包括第一电极和第二电极,所述半导体芯片200包括IGBT芯片和FRD芯片,所述IGBT芯片的第二主面210设有栅极和发射极,所述GBT芯片的发射极为半导体芯片200的第一电极,所述GBT芯片的栅极为半导体芯片200的第二电极, IGBT芯片的发射极连接第一引脚120的键合部131,栅极连接第二引脚140的键合部131;
所述FRD芯片的第一主面为阴极,所述FRD芯片第二主面210为阳极,所述FRD芯片的阳极为半导体芯片200的第一电极。FRD芯片的阳极连接第一引脚120的键合部131。如图6所示IGBT芯片的发射极与第一引脚120的键合部131连接的键合件300为金属片,IGBT芯片的栅极与第二引脚140的键合部131连接的键合件300为金属引线,FRD芯片的阳极与第一引脚120的键合部131连接的键合件300为金属片。
从上述本实用新型的第一方面第一种实施例至第四种实施例,所述引脚组件还包括第二引脚140,所述第二引脚140包括连为一体的键合部131和引出部132;且所述第二引脚140与所述第一引脚120由所述封装树脂400隔离。每个所述第一引脚120引出部132的宽度范围为0.5mm~3mm,长度范围为0.65mm~10妈妈;第一引脚120的相邻两个引出部132之间的距离范围为0.5mm~3mm。第二引脚140引出部132的宽度范围为0.5mm~3mm,长度范围为0.65mm~10mm。所述引线框架的厚度范围为0.3 mm ~1.3mm。
作为本实用新型的第二方面,提供一种利于焊接的大电流半导体功率器件制造方法的第二种实施例,所述利利于焊接的大电流半导体功率器件制造方法第一种实施例具体包括以下步骤:
第一步:选取半导体芯片200和联排引线框架100,所述联排引线框架100包含多个并列连接排布的引线框架100;该半导体芯片200包括是MOSFET芯片;
第二步:将半导体芯片200的第一主面贴装在所述联排引线框架100中的每个引线框架100的载片基岛区110;即将MOSFET芯片的第一主面贴装在所述联排引线框架100中的每个引线框架100的载片基岛区110;
第三步:半导体芯片200的电极对应连接第一引脚120的键合部131和第二引脚140的键合部131;即将MOSFET芯片的源极连接第一引脚120的键合部131,栅极连接第二引脚140的键合部131;MOSFET芯片的源极与第一引脚120的键合部131连接的键合件300为金属片,MOSFET芯片栅极与第二引脚140的键合部131连接的键合件300为金属引线。
第四步:封装树脂400将半导体芯片200、键合件300、第一引脚120的键合部131以及第二引脚140的键合部131盖封在引线框架100上,且所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露;
第五步:将所述包括有封装树脂400的联排引线框架100进行封装树脂400的高温固化;
第六步:对所述联排引线框架100上未被封装树脂400包裹的引线框架100进行电镀,所述电镀使用的金属材料包括锡;
第七步:将所述联排引线框架100上每一颗已经过包封的引线框架100进行切筋成型,切割去除引线框架100上的框架连接区,确保引出部132和第二引脚140的引出部132的长度范围为0.65mm~10mm;
第八步:对上述每颗独立的器件单元进行指定参数的测试,并对满足测试规范要求的器件在其封装树脂400表面进行激光打字。
可以理解的是,其一,第一引脚120的键合部131与第二引脚140的键合部131被封装树脂400包裹,所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露,并且所述第一引脚120的引出部132和第二引脚140的引出部132结构的设计使得和PCB焊接的时候锡膏顺利爬到梳齿内部和侧边,加强了管脚和PCB板的结合,避免焊接不牢的问题。其二,第一引脚120的连接部将第一引脚120的引出部132两两相连增大了器件源极引脚与PCB板的接触面积,提高了器件再系统应用中的电流能力。
所属领域的普通技术人员应当理解:以上所述仅为本实用新型的具体实施例而已,并不用于限制本实用新型,凡在本实用新型的主旨之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种大电流半导体功率器件,其特征在于,所述大电流半导体功率器件包括:
引线框架(100),所述引线框架(100)包括载片基岛区(110)和引脚组件;所述引脚组件包括第一引脚(120),所述第一引脚(120)包括连为一体的键合部(131)和引出部(132);所述第一引脚(120)的引出部(132)有多个;所述第一引脚(120)还包括连接部(133),第一引脚(120)的引出部(132)两两通过所述连接部(133)相连;
半导体芯片(200),所述半导体芯片(200)设于所述载片基岛区(110)中,所述半导体芯片(200)通过键合件(300)与引脚组件连接;
和封装树脂(400)。
2.如权利要求1所述的大电流半导体功率器件,其特征在于,每个所述第一引脚(120)引出部(132)的宽度范围为0.5mm~3mm,长度范围为0.65mm~10mm;第一引脚(120)的相邻两个引出部(132)之间的距离范围为0.5mm~3mm。
3.如权利要求1所述的大电流半导体功率器件,其特征在于,所述引脚组件还包括第二引脚(140),所述第二引脚(140)包括连为一体的键合部(131)和引出部(132);且所述第二引脚(140)与所述第一引脚(120)由所述封装树脂(400)隔离。
4.如权利要求3所述的大电流半导体功率器件,其特征在于,所述封装树脂(400)将半导体芯片(200)、键合件(300)以及引脚组件盖封在引线框架(100)上,且所述第一引脚(120)和第二引脚(140)的引出部(132)从所述封装树脂(400)中外露。
5.如权利要求3所述的大电流半导体功率器件,其特征在于,第二引脚(140)引出部(132)的宽度范围为0.5mm~3mm,长度范围为0.65mm~10mm。
6.如权利要求3所述的大电流半导体功率器件,其特征在于,所述半导体芯片(200)包括相对的第一主面和第二主面(210),半导体芯片(200)的第一主面贴在引线框架(100)的载片基岛区(110)上,第二主面(210)包括第一电极和第二电极,所述第一电极通过键合件(300)与第一引脚(120)的键合部(131)连接,第二电极与第二引脚(140)的键合部(131)连接。
7.如权利要求6所述的大电流半导体功率器件,其特征在于,半导体芯片(200)包括MOSFET芯片,MOSFET芯片的第一主面贴在引线框架(100)的载片基岛区(110)上,所述MOSFET芯片第二主面(210)设有栅极和源极,所述MOSFET芯片的源极为半导体芯片(200)的第一电极,MOSFET芯片的栅极为半导体芯片(200)的第二电极。
8.如权利要求6所述的大电流半导体功率器件,其特征在于,半导体芯片(200)包括IGBT芯片和FRD芯片,IGBT芯片的第一主面和FRD芯片的第一主面均贴在引线框架(100)的载片基岛区(110)上;
所述IGBT芯片的第二主面(210)设有栅极和发射极,所述GBT芯片的发射极为半导体芯片(200)的第一电极,所述GBT芯片的栅极为半导体芯片(200)的第二电极;
所述FRD芯片的第一主面为阴极,所述FRD芯片第二主面(210)为阳极,所述FRD芯片的阳极为半导体芯片(200)的第一电极。
9.如权利要求1所述的大电流半导体功率器件,其特征在于,所述连接部(133)连接第一引脚(120)相邻的两个引出部(132)中间,多个所述第一引脚(120)的引出部(132)呈梳齿状并列排布。
10.如权利要求1所述的大电流半导体功率器件,其特征在于,所述引线框架的厚度范围为0.3 mm ~1.3mm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920813483.5U CN209785910U (zh) | 2019-05-31 | 2019-05-31 | 大电流半导体功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201920813483.5U CN209785910U (zh) | 2019-05-31 | 2019-05-31 | 大电流半导体功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN209785910U true CN209785910U (zh) | 2019-12-13 |
Family
ID=68788443
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201920813483.5U Active CN209785910U (zh) | 2019-05-31 | 2019-05-31 | 大电流半导体功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN209785910U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164832A (zh) * | 2019-05-31 | 2019-08-23 | 无锡电基集成科技有限公司 | 大电流半导体功率器件 |
-
2019
- 2019-05-31 CN CN201920813483.5U patent/CN209785910U/zh active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110164832A (zh) * | 2019-05-31 | 2019-08-23 | 无锡电基集成科技有限公司 | 大电流半导体功率器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
US9230891B2 (en) | Semiconductor device | |
CN209804635U (zh) | 利于焊接的大电流半导体功率器件 | |
CN109727943A (zh) | 一种具有低热阻的半导体器件封装结构及其制造方法 | |
CN111524868A (zh) | 一种引线框架和金属夹片的组合结构及铆接装片工艺 | |
CN209785910U (zh) | 大电流半导体功率器件 | |
CN216145614U (zh) | 智能功率模块 | |
CN112885804A (zh) | 贴片式光伏旁路模块及其封装工艺 | |
CN110164832A (zh) | 大电流半导体功率器件 | |
CN212033002U (zh) | 一种qfn封装导热焊盘及具有其的qfn封装结构 | |
CN209896055U (zh) | 一种多基岛引线框架及电源转换模块的qfn封装结构 | |
CN114628375A (zh) | 一种压接式半导体子模组及模块 | |
CN209804633U (zh) | 一种散热效果好的二极管 | |
CN218632028U (zh) | 半导体封装结构 | |
CN111082306A (zh) | 一种半导体激光阵列及其封装方法 | |
CN220627806U (zh) | 一种新型封装结构的功率模块 | |
CN218299797U (zh) | 一种多芯片合封的半导体封装结构 | |
CN218039187U (zh) | 一种应用于平面型功率器件的封装结构 | |
CN110164831A (zh) | 利于焊接的大电流半导体功率器件及其制造方法 | |
CN218918871U (zh) | 一种垂直型mosfet芯片的封装结构 | |
CN215600362U (zh) | 一种复合二极管的贴片式三极管封装结构 | |
CN213340380U (zh) | 一种半导体器件封装结构 | |
CN220895500U (zh) | 一种半导体功率模块 | |
CN218585980U (zh) | 一种新型半导体封装结构 | |
CN220856562U (zh) | 一种平面型sic芯片结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |