CN110164831A - 利于焊接的大电流半导体功率器件及其制造方法 - Google Patents

利于焊接的大电流半导体功率器件及其制造方法 Download PDF

Info

Publication number
CN110164831A
CN110164831A CN201910470952.2A CN201910470952A CN110164831A CN 110164831 A CN110164831 A CN 110164831A CN 201910470952 A CN201910470952 A CN 201910470952A CN 110164831 A CN110164831 A CN 110164831A
Authority
CN
China
Prior art keywords
pin
lead
welding
conducive
bonding part
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910470952.2A
Other languages
English (en)
Inventor
朱袁正
朱久桃
叶鹏
杨卓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Electric-Based Integrated Technology Co Ltd
Original Assignee
Wuxi Electric-Based Integrated Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Electric-Based Integrated Technology Co Ltd filed Critical Wuxi Electric-Based Integrated Technology Co Ltd
Priority to CN201910470952.2A priority Critical patent/CN110164831A/zh
Publication of CN110164831A publication Critical patent/CN110164831A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明涉及半导体器件，尤其是一种具有一种利于焊接的大电流半导体功率器件及其制造方法，属于半导体器件封装技术领域。所述利于焊接的大电流半导体功率器件包括：引线框架，所述引线框架包括载片基岛区和引脚组件；所述引脚组件包括第一引脚，所述第一引脚包括键合部和引出部；半导体芯片，所述半导体芯片设于所述载片基岛区中，所述半导体芯片通过键合件与第一引脚的键合部连接；封装树脂，所述封装树脂将半导体芯片、键合件以及引脚组件盖封在引线框架上，且所述第一引脚的引出部从所述封装树脂中外露。所述利于焊接的大电流半导体功率器件有大电流能力、低热阻、低寄生电感，且易于PCB焊接，使得电流能力更强。

Description

利于焊接的大电流半导体功率器件及其制造方法
技术领域
本发明涉及半导体器件，尤其是一种具有一种大电流半导体功率器件及其制造方法，属于半导体器件封装技术领域。
背景技术
电子产品正朝着便携式、小型化、网络化和多媒体化方面发展，功率半导体封装也随之从通孔向表面安装封装发展。半导体功率器件的表面封装结构大多采用引线框架封装方式，即将划片后的芯片通过焊接材料焊接在引线框架上，再用金属材料连接引线框架的引脚和芯片表面，实现电性连通，最后用树脂材料密封，部分引线框架的引脚露出树脂材料外，作为焊接电极，封装后的产品在应用过程中通过回流焊的方式焊接在PCB上。
随着便携系统的复杂度提升，要求组成系统的单个元器件越来越小，因而会经常使用QFN/DFN (Quad Flat No-Lead/Dual Flat No-Lead)封装。QFN/DFN封装体积小，封装密度提升，并要求大电流能力，QFN/DFN封装伸出树脂材料外的焊接电极，小而短且截面为未电镀部分，导致在SMT过程中和PCB的焊接性能较差，焊接位置位于塑封体的侧面和底面，会造成视觉检测系统难于识别。
半导体功率器件封装中重点考虑的问题包括高热耗散，低寄生电感，半导体器件和周围电路之间的低电阻。在大电流应用中，功率器件的电流能力往往取决于封装引线框架上键合的引线根数以及引脚与PCB板之间的焊接面积。上述提到的QFN/DFN封装，其引脚电流能力小，与PCB版之间的焊接面积小，热阻偏大，导致在大电流的应用中器件性能不佳。
发明内容
为了解决现有技术中存在的不足，本发明提供一种利于焊接的大电流半导体功率器件，所述利于焊接的大电流半导体功率器件有大电流能力、低热阻、低寄生电感，且易于PCB焊接，使得电流能力更强。
根据本发明提供的技术方案，作为本发明的第一方面，提供一种利于焊接的大电流半导体功率器件，所述利于焊接的大电流半导体功率器件包括：
引线框架，所述引线框架包括载片基岛区和引脚组件；所述引脚组件包括第一引脚和第二引脚，所述第一引脚和第二引脚均分别包括键合部和引出部；
半导体芯片，所述半导体芯片设于所述载片基岛区中，所述半导体芯片通过键合件分别与第一引脚和第二引脚的键合部连接；
封装树脂，所述封装树脂将半导体芯片、键合件以及引脚组件盖封在引线框架上，且所述第一引脚和第二引脚的引出部从所述封装树脂中外露。
进一步地，所述半导体芯片包括相对的第一主面和第二主面，半导体芯片的第一主面设于在引线框架的载片基岛区，半导体芯片第二主面通过键合件与引脚组件连接。
进一步地，所述半导体芯片包括IGBT芯片与FRD芯片，或MOSFET芯片。
进一步地，所述MOSFET芯片的第一主面为漏极，第二主面设有栅极和源极；所述MOSFET芯片的源极连接第一引脚的键合部，栅极连接第二引脚的键合部。
进一步地，所述IGBT芯片的第一主面为集电极，第二主面设有栅极和发射极，IGBT芯片的发射极连接第一引脚的键合部，栅极连接第二引脚的键合部；
所述FRD芯片的第一主面为阴极，第二主面为阳极，FRD芯片的阳极连接第一引脚的键合部。
进一步地，所述第二引脚与所述第一引脚由所述封装树脂隔离。
进一步地，所述第一引脚的引出部有多个，多个所述第一引脚的引出部呈梳齿状；所述第一引脚还包括连接部，第一引脚的引出部两两通过所述连接部相连。
进一步地，第二引脚引出部以及每个第一引脚引出部的宽度范围为0.5mm~3mm，长度范围为0.65mm~；第一引脚的相邻两个引出部之间的距离范围为0.5mm~3mm。
进一步地，所述键合件为金属引线或金属片。
作为本发明的第二方面，提供一种利于焊接的大电流半导体功率器件的制作方法，所述利于焊接的大电流半导体功率器件的制作方法具体包以下步骤：
第一步：选取半导体芯片和联排引线框架，所述联排引线框架包含多个并列连接排布的引线框架；
第二步：将半导体芯片的第一主面贴装在所述联排引线框架中的每个引线框架的载片基岛区；
第三步：半导体芯片的电极对应连接第一引脚的键合部和第二引脚的键合部；
第四步：封装树脂将半导体芯片、键合件以、第一引脚的键合部以及第二引脚的键合部盖封在引线框架上，且所述第一引脚的引出部和第二引脚的引出部从所述封装树脂中外露；
第五步：将所述包括有封装树脂的联排引线框架进行封装树脂的高温固化；
第六步：对所述联排引线框架上未被封装树脂包裹的引线框架进行电镀；
第七步：将所述联排引线框架上每一颗已经过包封的引线框架进行切筋成型；
第八步：对上述每颗独立的器件单元进行指定参数的测试，并对满足测试规范要求的器件在其封装树脂表面进行激光打字。
从以上所述可以看出，本发明提供的利于焊接的大电流半导体功率器件与制造方法，与现有技术相比具备以下优点：
一、本发明属于贴片式封装的半导体功率器件，与电路板之间的连接更容易满足电子设备大规模自动化生产的需求。
二、本发明与PCB电路板连接时，第一引脚引出部和第二引脚引出部超出封装树脂，且超出长度大于0.5mm，使得易于焊接，且易于焊接质量的检测。
附图说明
图1为本发明第一方面中第一种实施例的结构示意图。
图2为本发明第一方面中第一种实施例的结构示意图。
图3为本发明第一方面中第二种实施例的结构示意图。
图4为本发明第一方面中连接部的第一种实施例的结构示意图。
图5为本发明第一方面中连接部的第二种实施例的结构示意图。
图6 为本发明第一方面中连接部的第三种实施例的结构示意图。
图7本发明第一方面中截面的第一种实施例的结构示意图。
图8本发明第一方面中截面的第二种实施例的结构示意图。
100. 引线框架，110. 载片基岛区，120. 第一引脚，131. 键合部，132. 引出部，133. 连接部，140. 第二引脚，200. 半导体芯片，210. 第二主面，300. 键合件，400. 封装树脂。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是，下面描述中使用的词语“前”、“后”、“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本作为本发明的第一方面，提供一种利于焊接的大电流半导体功率器件的第一种实施例，所述利于焊接的大电流半导体功率器件第一种实施例包括：
引线框架100，如图1和图2所示，所述引线框架100包括载片基岛区110和引脚组件；所述引脚组件包括并排设置的第一引脚120和第二引脚140，所述第一引脚120和第二引脚140均分别包括连为一体的键合部131和引出部132，且所述第二引脚140与所述第一引脚120由所述封装树脂400隔离；所述第一引脚120的引出部132有多个，多个所述第一引脚120的引出部132呈梳齿状；所述第一引脚120还包括连接部133，第一引脚120的引出部132两两通过所述连接部133相连，所述连接部133的设置方式包括如图4~图6三种。
半导体芯片200，如图1和图2所示，所述半导体芯片200包括相对的第一主面和第二主面210，半导体芯片200的第一主面焊接在引线框架100的载片基岛区110，半导体芯片200的第二主面210通过键合件300与第一引脚120的键合部131连接，以及第二引脚140的键合部131连接。具体地，如图1和图2所示，所述半导体芯片200为MOSFET芯片，所述MOSFET芯片的第一主面为漏极，第二主面210设有栅极和源极；所述MOSFET芯片的源极连接第一引脚120的键合部131，栅极连接第二引脚140的键合部131。如图1和图2所示，MOSFET芯片的源极与第一引脚120的键合部131连接的键合件300为金属片，MOSFET芯片栅极与第二引脚140的键合部131连接的键合件300为金属引线。
封装树脂400，如图1、图7和图8所示，所述封装树脂400将半导体芯片200、键合件300、第一引脚120的键合部131与第二引脚140的键合部131盖封在引线框架100上，且所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露。
具体地，第一引脚120每个引出部132的宽度以及第二引脚140引出部132的宽度范围为0.5mm~3mm；第一引脚120每个引出部132的长度以及第二引脚140引出部132的长度范围为0.65mm~10mm；第一引脚120相邻两个引出部132之间的距离范围为0.5mm~3mm，第二引脚140引出部132与与其相邻的第一引脚120引出部132之间的距离范围为0.5mm~3mm。
可以理解的是，其一，第一引脚120的键合部131与第二引脚140的键合部131被封装树脂400包裹，所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露，并且所述第一引脚120的引出部132和第二引脚140的引出部132结构的设计使得和PCB焊接的时候锡膏顺利爬到梳齿内部和侧边，加强了管脚和PCB板的结合，避免焊接不牢的问题。其二，第一引脚120的连接部将第一引脚120的引出部132两两相连增大了器件源极引脚与PCB板的接触面积，提高了器件再系统应用中的电流能力。
本作为本发明的第一方面，提供一种利于焊接的大电流半导体功率器件的第二种实施例，所述利于焊接的大电流半导体功率器件第二种实施例包括：
引线框架100，如图3所示，所述引线框架100包括载片基岛区110和引脚组件；所述引脚组件包括并排设置的第一引脚120和第二引脚140，所述第一引脚120和第二引脚140均分别包括连为一体的键合部131和引出部132，且所述第二引脚140与所述第一引脚120由所述封装树脂400隔离；所述第一引脚120的引出部132有多个，多个所述第一引脚120的引出部132呈梳齿状；所述第一引脚120还包括连接部133，第一引脚120的引出部132两两通过所述连接部133相连，所述连接部133的设置方式包括如图3~图5三种。
半导体芯片200，如图3所示，所述半导体芯片200包括相对的第一主面和第二主面210，半导体芯片200的第一主面焊接在引线框架100的载片基岛区110，半导体芯片200的第二主面210通过键合件300与第一引脚120的键合部131连接，以及第二引脚140的键合部131连接。
具体地，如图3所示，所述半导体芯片200包括IGBT芯片和FRD芯片，所述IGBT芯片的第一主面为集电极，所述IGBT芯片的集电极焊接在引线框架100的载片基岛区110，第二主面210设有栅极和发射极，IGBT芯片的发射极连接第一引脚120的键合部131，栅极连接第二引脚140的键合部131；所述FRD芯片的第一主面为阴极，FRD芯片的阴极焊接在引线框架100的载片基岛区110，第二主面210为阳极，FRD芯片的阳极连接第一引脚120的键合部131。如图6所示IGBT芯片的发射极与第一引脚120的键合部131连接的键合件300为金属片，IGBT芯片的栅极与第二引脚140的键合部131连接的键合件300为金属引线，FRD芯片的阳极与第一引脚120的键合部131连接的键合件300为金属片。
封装树脂400，如图1图7和图8所示，所述封装树脂400将半导体芯片200、键合件300、第一引脚120的键合部131与第二引脚140的键合部131盖封在引线框架100上，且所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露。
具体地，第一引脚120每个引出部132的宽度以及第二引脚140引出部132的宽度范围为0.5mm~3mm；第一引脚120每个引出部132的长度以及第二引脚140引出部132的长度范围为0.65mm~10mm；第一引脚120相邻两个引出部132之间的距离范围为0.5mm~3mm，第二引脚140引出部132与与其相邻的第一引脚120引出部132之间的距离范围为0.5mm~3mm。
本作为本发明的第二方面，提供一种利于焊接的大电流半导体功率器件制造方法的第一种实施例，所述利利于焊接的大电流半导体功率器件制造方法第二种实施例具体包括以下步骤：
第一步：选取半导体芯片200和联排引线框架100，所述联排引线框架100包含多个并列连接排布的引线框架100；该半导体芯片200包括IGBT芯片和二极管芯片；
第二步：将半导体芯片200的第一主面贴装在所述联排引线框架100中的每个引线框架100的载片基岛区110；即将IGBT芯片的第一主面和二极管芯片的第一主面分别贴装在所述联排引线框架100中的每个引线框架100的载片基岛区110
第三步：半导体芯片200的电极对应连接第一引脚120的键合部131和第二引脚140的键合部131；即IGBT芯片的发射极连接第一引脚120的键合部131，栅极连接第二引脚140的键合部131，FRD芯片的阳极连接第一引脚120的键合部131；所示IGBT芯片的发射极与第一引脚120的键合部131连接的键合件300为金属片，IGBT芯片的栅极与第二引脚140的键合部131连接的键合件300为金属引线，FRD芯片的阳极与第一引脚120的键合部131连接的键合件300为金属片。
第四步：封装树脂400将半导体芯片200、键合件300、第一引脚120的键合部131以及第二引脚140的键合部131盖封在引线框架100上，且所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露；
第五步：将所述包括有封装树脂400的联排引线框架100进行封装树脂400的高温固化；
第六步：对所述联排引线框架100上未被封装树脂400包裹的引线框架100进行电镀，所述电镀使用的金属材料包括锡；
第七步：将所述联排引线框架100上每一颗已经过包封的引线框架100进行切筋成型，切割去除引线框架100上的框架连接区，确保第一引脚120的引出部132和第二引脚140的引出部132的长度范围为0.65mm~10mm；；
第八步：对上述每颗独立的器件单元进行指定参数的测试，并对满足测试规范要求的器件在其封装树脂400表面进行激光打字。
作为本发明的第二方面，提供一种利于焊接的大电流半导体功率器件制造方法的第二种实施例，所述利利于焊接的大电流半导体功率器件制造方法第一种实施例具体包括以下步骤：
第一步：选取半导体芯片200和联排引线框架100，所述联排引线框架100包含多个并列连接排布的引线框架100；该半导体芯片200包括是MOSFET芯片；
第二步：将半导体芯片200的第一主面贴装在所述联排引线框架100中的每个引线框架100的载片基岛区110；即将MOSFET芯片的第一主面贴装在所述联排引线框架100中的每个引线框架100的载片基岛区110；
第三步：半导体芯片200的电极对应连接第一引脚120的键合部131和第二引脚140的键合部131；即将MOSFET芯片的源极连接第一引脚120的键合部131，栅极连接第二引脚140的键合部131；MOSFET芯片的源极与第一引脚120的键合部131连接的键合件300为金属片，MOSFET芯片栅极与第二引脚140的键合部131连接的键合件300为金属引线。
第四步：封装树脂400将半导体芯片200、键合件300、第一引脚120的键合部131以及第二引脚140的键合部131盖封在引线框架100上，且所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露；
第五步：将所述包括有封装树脂400的联排引线框架100进行封装树脂400的高温固化；
第六步：对所述联排引线框架100上未被封装树脂400包裹的引线框架100进行电镀，所述电镀使用的金属材料包括锡；
第七步：将所述联排引线框架100上每一颗已经过包封的引线框架100进行切筋成型，切割去除引线框架100上的框架连接区，确保引出部132和第二引脚140的引出部132的长度范围为0.65mm~10mm；
第八步：对上述每颗独立的器件单元进行指定参数的测试，并对满足测试规范要求的器件在其封装树脂400表面进行激光打字。
可以理解的是，其一，第一引脚120的键合部131与第二引脚140的键合部131被封装树脂400包裹，所述第一引脚120的引出部132和第二引脚140的引出部132从所述封装树脂400中外露，并且所述第一引脚120的引出部132和第二引脚140的引出部132结构的设计使得和PCB焊接的时候锡膏顺利爬到梳齿内部和侧边，加强了管脚和PCB板的结合，避免焊接不牢的问题。其二，第一引脚120的连接部将第一引脚120的引出部132两两相连增大了器件源极引脚与PCB板的接触面积，提高了器件再系统应用中的电流能力。
所属领域的普通技术人员应当理解：以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的主旨之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种利于焊接的大电流半导体功率器件，其特征在于，所述利于焊接的大电流半导体功率器件包括：
引线框架（100），所述引线框架（100）包括载片基岛区（110）和引脚组件；所述引脚组件包括第一引脚（120）和第二引脚（140），所述第一引脚（120）和第二引脚（140）均分别包括连为一体的键合部（131）和引出部（132）；
半导体芯片（200），所述半导体芯片（200）设于所述载片基岛区（110）中，所述半导体芯片（200）通过键合件（300）分别与第一引脚（120）和第二引脚（140）的键合部（131）连接；
封装树脂（400），所述封装树脂（400）将半导体芯片（200）、键合件（300）以及引脚组件盖封在引线框架（100）上，且所述第一引脚（120）和第二引脚（140）的引出部（132）从所述封装树脂（400）中外露。
2.如权利要求1所述的利于焊接的大电流半导体功率器件，其特征在于，所述半导体芯片（200）包括相对的第一主面和第二主面（210），半导体芯片（200）的第一主面设于引线框架（100）的载片基岛区（110）上，半导体芯片（200）第二主面（210）通过键合件（300）与引脚组件连接。
3.如权利要求2所述的利于焊接的大电流半导体功率器件，其特征在于，所述半导体芯片（200）包括IGBT芯片与FRD芯片，或MOSFET芯片。
4.如权利要求3所述的利于焊接的大电流半导体功率器件，其特征在于，所述MOSFET芯片的第一主面为漏极，第二主面（210）设有栅极和源极；所述MOSFET芯片的源极连接第一引脚（120）的键合部（131），栅极连接第二引脚（140）的键合部（131）。
5.如权利要求3所述的利于焊接的大电流半导体功率器件，其特征在于，
所述IGBT芯片的第一主面为集电极，第二主面（210）设有栅极和发射极，IGBT芯片的发射极连接第一引脚（120）的键合部（131），栅极连接第二引脚（140）的键合部（131）；
所述FRD芯片的第一主面为阴极，第二主面（210）为阳极，FRD芯片的阳极连接第一引脚（120）的键合部（131）。
6.如权利要求1所述的利于焊接的大电流半导体功率器件，其特征在于，所述第二引脚（140）与所述第一引脚（120）由所述封装树脂（400）隔离。
7.如权利要求1所述的利于焊接的大电流半导体功率器件，其特征在于，所述第一引脚（120）的引出部（132）有多个，多个所述第一引脚（120）的引出部（132）呈梳齿状。
8.如权利要求7所述的利于焊接的大电流半导体功率器件，其特征在于，第二引脚（140）引出部（132）以及每个第一引脚（120）引出部（132）的宽度范围为0.5mm~3mm，长度范围为0.65mm~10mm；第一引脚（120）的相邻两个引出部（132）之间的距离范围为0.5mm~3mm。
9.如权利要求1所述的利于焊接的大电流半导体功率器件，其特征在于，所述键合件（300）为金属引线或金属片。
10.一种利于焊接的大电流半导体功率器件的制作方法，其特征在于，所述利于焊接的大电流半导体功率器件的制作方法具体包以下步骤：
第一步：选取半导体芯片（200）和联排引线框架（100），所述联排引线框架（100）包含多个并列连接排布的引线框架（100）；
第二步：将半导体芯片（200）的第一主面贴装在所述联排引线框架（100）中的每个引线框架（100）的载片基岛区（110）；
第三步：半导体芯片（200）的电极对应连接第一引脚（120）的键合部（131）和第二引脚（140）的键合部（131）；
第四步：封装树脂（400）将半导体芯片（200）、键合件（300）、第一引脚（120）的键合部（131）以及第二引脚（140）的键合部（131）盖封在引线框架（100）上，且所述第一引脚（120）的引出部（132）和第二引脚（140）的引出部（132）从所述封装树脂（400）中外露；
第五步：将所述包括有封装树脂（400）的联排引线框架（100）进行封装树脂（400）的高温固化；
第六步：对所述联排引线框架（100）上未被封装树脂（400）包裹的引线框架（100）进行电镀；
第七步：将所述联排引线框架（100）上每一颗已经过包封的引线框架（100）进行切筋成型；
第八步：对上述每颗独立的器件单元进行指定参数的测试，并对满足测试规范要求的器件在其封装树脂（400）表面进行激光打字。
CN201910470952.2A 2019-05-31 2019-05-31 利于焊接的大电流半导体功率器件及其制造方法 Pending CN110164831A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910470952.2A CN110164831A (zh) 2019-05-31 2019-05-31 利于焊接的大电流半导体功率器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910470952.2A CN110164831A (zh) 2019-05-31 2019-05-31 利于焊接的大电流半导体功率器件及其制造方法

Publications (1)

Publication Number Publication Date
CN110164831A true CN110164831A (zh) 2019-08-23

Family

ID=67630920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910470952.2A Pending CN110164831A (zh) 2019-05-31 2019-05-31 利于焊接的大电流半导体功率器件及其制造方法

Country Status (1)

Country Link
CN (1) CN110164831A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477555A (zh) * 2020-05-18 2020-07-31 佛山市蓝箭电子股份有限公司 一种凸点式搭桥功率器件的封装工艺

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870076A (ja) * 1994-08-29 1996-03-12 Matsushita Electric Works Ltd 半導体パッケージフレームの構造
CN101174602A (zh) * 2006-10-06 2008-05-07 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
CN101720504A (zh) * 2007-04-30 2010-06-02 万国半导体股份有限公司 具有凹洞板互联的半导体封装
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN206116387U (zh) * 2016-09-26 2017-04-19 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN109727943A (zh) * 2019-02-27 2019-05-07 无锡新洁能股份有限公司 一种具有低热阻的半导体器件封装结构及其制造方法
CN209804635U (zh) * 2019-05-31 2019-12-17 无锡电基集成科技有限公司 利于焊接的大电流半导体功率器件

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0870076A (ja) * 1994-08-29 1996-03-12 Matsushita Electric Works Ltd 半導体パッケージフレームの構造
CN101174602A (zh) * 2006-10-06 2008-05-07 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
CN101794760A (zh) * 2006-10-06 2010-08-04 万国半导体股份有限公司 高电流半导体功率器件小外形集成电路封装
CN101720504A (zh) * 2007-04-30 2010-06-02 万国半导体股份有限公司 具有凹洞板互联的半导体封装
CN103824834A (zh) * 2014-03-03 2014-05-28 无锡新洁能股份有限公司 一种具有改进型封装结构的半导体器件及其制造方法
CN206116387U (zh) * 2016-09-26 2017-04-19 无锡新洁能股份有限公司 一种大电流功率半导体器件的封装结构
CN109727943A (zh) * 2019-02-27 2019-05-07 无锡新洁能股份有限公司 一种具有低热阻的半导体器件封装结构及其制造方法
CN209804635U (zh) * 2019-05-31 2019-12-17 无锡电基集成科技有限公司 利于焊接的大电流半导体功率器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111477555A (zh) * 2020-05-18 2020-07-31 佛山市蓝箭电子股份有限公司 一种凸点式搭桥功率器件的封装工艺

Similar Documents

Publication Publication Date Title
KR940007757Y1 (ko) 반도체 패키지
CN110429075B (zh) 高密度多侧面引脚外露的封装结构及其生产方法
CN109727943A (zh) 一种具有低热阻的半导体器件封装结构及其制造方法
CN209804635U (zh) 利于焊接的大电流半导体功率器件
CN209357719U (zh) 一种具有低热阻的半导体器件封装结构
JP2017139290A (ja) 樹脂封止型半導体装置
CN118099148A (zh) 一种基于分离支架设计的rgb灯珠及其制作方法
CN110164832A (zh) 大电流半导体功率器件
CN110164831A (zh) 利于焊接的大电流半导体功率器件及其制造方法
CN209785910U (zh) 大电流半导体功率器件
CN104112811B (zh) 一种led的封装方法
CN214588813U (zh) 一种反折弯内绝缘产品的封装结构
CN118265440A (zh) 一种大功率霍尔器件封装工艺
CN102832190B (zh) 一种倒装芯片的半导体器件及制造方法
CN212033002U (zh) 一种qfn封装导热焊盘及具有其的qfn封装结构
CN210245488U (zh) 非接触式上下芯片封装结构
CN206789535U (zh) 一种电力电子器件的扇出型封装结构
CN205984972U (zh) 一种引线框架结构
CN211017068U (zh) 一种半导体封装结构
CN220604667U (zh) 一种无框式大功率mos封装模块及电路结构
CN219998218U (zh) 一种clip形式的mosfet芯片封装结构
CN216015357U (zh) 一种低内阻超薄型功率器件的封装结构
CN216902923U (zh) 封装结构
CN218827099U (zh) 一种引线框架结构及封装结构
CN221812091U (zh) 一种无引脚半导体金属焊线封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination